JPS59131978A - グラフィックス表示装置 - Google Patents
グラフィックス表示装置Info
- Publication number
- JPS59131978A JPS59131978A JP58202943A JP20294383A JPS59131978A JP S59131978 A JPS59131978 A JP S59131978A JP 58202943 A JP58202943 A JP 58202943A JP 20294383 A JP20294383 A JP 20294383A JP S59131978 A JPS59131978 A JP S59131978A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- display
- display device
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
- G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Document Processing Apparatus (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の技術分野〕
本発明は全体としてコンピュータグラフィックス装置に
関し、更に詳しくいえは図形情報の表示ヲ行い、ポスト
コンピュータから表示装置へ生データが転送された時に
、ホストコンピュータの関与を最小限にして、表示され
ている情報に対して種々の操作を加えることを可能にす
るためのコンピュータグラフィックス表示装置に関する
。 コンピュータグラフィックス情報を表示するためにこれ
まで使用されている種々の表示装置には次のようなもの
がある。 〔従来技術〕 ランダムΦストローク０リフレッシュ表示装似−この種
の表示装置ｕにおいては、１１線や弧などとして図形を
描く命令リストは表示メモリ内に保持さね、全体のリス
トはメモリからし°「１出されて、リストの座標からス
クリーンの座標へ超高速ロジックによって変換される。 次に、名、ｒＩｌ線や弧は直紡座標に１日って電子ビー
ムを直接偏向させる。ことにより表示スクリーン上に描
かｉ］、リスト全体は１秒間に４０〜６０回の割合で周
期的に描かれるのが普通である。表示されている（−Ｈ
報の選択的な消去と、変更とはｉｌｉ低リスリスト集す
ることによって行われる。これらの表示装置は変換）・
−ドウエアを用いることによってズーム鶴２作や、パン
操作を行うことが」７げ［７ば司ｉヒである。この技術
は実施に費用がかかりすぎ、描くべき画像の複雑さに制
限があることが大きな欠点で、後者Ｖ１、表示のちらつ
きで目視での使用に耐えなくなるまでのＩｉ！＋ｉ像リ
ストの長さをどれ位にできるかを決める実用−Ｅの制限
となる。 ＥＫ視型蓄積管表表示侃−この種の表示装置では螢光体
が被覆された双安定メタリーン上に電子ビームが画１黴
を１１接描き、その画像ｄ′高電圧消去パルスがスクリ
ーンに加えられて全ての螢光体を非咄込み状態
関し、更に詳しくいえは図形情報の表示ヲ行い、ポスト
コンピュータから表示装置へ生データが転送された時に
、ホストコンピュータの関与を最小限にして、表示され
ている情報に対して種々の操作を加えることを可能にす
るためのコンピュータグラフィックス表示装置に関する
。 コンピュータグラフィックス情報を表示するためにこれ
まで使用されている種々の表示装置には次のようなもの
がある。 〔従来技術〕 ランダムΦストローク０リフレッシュ表示装似−この種
の表示装置ｕにおいては、１１線や弧などとして図形を
描く命令リストは表示メモリ内に保持さね、全体のリス
トはメモリからし°「１出されて、リストの座標からス
クリーンの座標へ超高速ロジックによって変換される。 次に、名、ｒＩｌ線や弧は直紡座標に１日って電子ビー
ムを直接偏向させる。ことにより表示スクリーン上に描
かｉ］、リスト全体は１秒間に４０〜６０回の割合で周
期的に描かれるのが普通である。表示されている（−Ｈ
報の選択的な消去と、変更とはｉｌｉ低リスリスト集す
ることによって行われる。これらの表示装置は変換）・
−ドウエアを用いることによってズーム鶴２作や、パン
操作を行うことが」７げ［７ば司ｉヒである。この技術
は実施に費用がかかりすぎ、描くべき画像の複雑さに制
限があることが大きな欠点で、後者Ｖ１、表示のちらつ
きで目視での使用に耐えなくなるまでのＩｉ！＋ｉ像リ
ストの長さをどれ位にできるかを決める実用−Ｅの制限
となる。 ＥＫ視型蓄積管表表示侃−この種の表示装置では螢光体
が被覆された双安定メタリーン上に電子ビームが画１黴
を１１接描き、その画像ｄ′高電圧消去パルスがスクリ
ーンに加えられて全ての螢光体を非咄込み状態
【ζ仄す
゛までその映像を蓄積する。この表示装Ｕけ非常に抜雑
な画像を表示でき、良好な曲線を発生でき、映像のちら
つきも問題とならない。この表示装讐番コ゛過去イμ］
年間にわたって低価格のグラフィックス装置−として好
んで使用されている。この釉の表示装置の欠点としてｄ
１蓄積されている映鐵のズーム操作゛またはパン操作を
ｈえないこと、映像を蓄積【７ている螢光体の選択的消
去を行えないことなどがある。また、螢光体を用いたこ
の釉の蓄積管は、輝度が低いために映ｆＪを良く観察す
るためにｋま周囲を暗くする８嵌があることと、表示ス
クリーンの船に中心部と周辺部に劣化が生ずるために１
年に１回または２回交換する必要があることの２つの欠
点もある。蓄’ｆｔＭ ’Ｍの交換は高くつき、３年間
の交換費用は表示装置全体の最初の購入価枯の８０〜２
００％にも達することになる。 プラズマパネル装鯖−プラズマパネルは最もモー通には
５１２個×５１２個のマトリックスに配列される超小型
のネオンガス放電管より成り、上記のような表示管よシ
もはるかに明るい画像を表示するものである。しかし、
このプラズマパネル表示装置は蓄積されている映像をズ
ーミングしたりパンしたりすることができない。限定さ
れた選択消去が可能であることを除いて、プラズマパネ
ル表示装置は、各ネオン管がそのオン／オフ状態を記憶
し、画像の復籍さに対する制限やフリッカが目立たない
という面で、蓄積管表示装Ｕに類似する。 ５１２Ｘ５１２本のラスターでは曲線が多少粗雑になる
が、この種の表示装置を図形表示に用いた際の最も大き
な欠点は、パネル上にカーソル（標識記号）を設ける手
段がないことである。これに対して従来の全ての表示装
置にはカーソルを設けることができる。 走査変換メモリ装置−この技術は間接観測蓄積管を利用
するもので、画像は電荷により半導電性表面上に描かれ
る。それから充電面上を読取シビームでラスターパター
ンで掃引し、読取りビームノ出力がテレビジョンモニタ
装置に与えられる。 この走査変換技術の主な用途はヨーロッパの標準テレビ
ジョン信号（走査線が６（）０本以上）をＮＴＳＣ方式
棒準テ１／ビジョン信号（走査線が５２５本）へ変換す
ることであった。この表示装置は直視型蓄積管とはとん
ど同様に動作し、非常に枚雑なｒｉＩＩＩ像を表示でき
る。良好４品質の曲線を発生でき、種々の度合の灰色を
表示できる。 １９７３年υ来少くとも２種類のこの釉の装置が導入さ
れており、両方ともに１秒間に６０フイールド／３０フ
レームの飛越し走査映像技術を利用している。ズーム操
作とパン操作も可能であるが、この走査変換器の実効解
像度が約３００ドツト・スクエアであるから、ズーム操
作とパン操作の程度は制限される。上記の解像度では大
きなズーミングを行うにけ粗すぎる。これと比較して、
直視型蓄積管の解像度はこの種の表示装置の約２〜４倍
程度ある。この表示装置では選択消去を限定的に行うこ
とができ、映像カーソルを映像に混合させることができ
るが、カーソルが蓄積表面上に書込まれず、ビームの莱
束と、輝度偏向と、糸巻形ひずみ誤差のような多くの変
Ｕが互いに加わり合ってカーソルの位置が狂うから、カ
ーノＡ、の位置に１１３〜５％のｂ’ｔ、 Ｖ誤差が生
ずることになる。ズーム操作の時に１カーソル酌ｉ′嗣
差は史に大さくなる。［ケルファクタ（Ｋｅｌｌ ｆａ
ｃｔｏｒ ） Ｊとし１丁知られている効果である水平
線のちらつきもこの柚の表示装Ｕに固有のものである。 部列ラスター表示妓買−この表示装置Ｕ″目（集積回路
、ＣＣＤＸ＠気バブル索イその他の技術を用いる）シフ
トレジスタや、研シテイスクまたけ磁気ドラムその他の
回転装置ｄのよう４回転計Ｍ列メモリから作られる直列
デジタルメモリを用いる。この表示装置で用いられるビ
デオ１１制御ユニットは構成が比較的簡単であるが、わ
１在■］販さノ１ている装置ｕはバｙ操作、ズーム操作
あるいｋま分割スクリーン操作を行うことはでさない。 表示される画像は非常に複紺にできるが、その佃１格は
蓄積管表示装Ｕよりも少し高い。この表ボ装厄用の代表
的なドツトマトリックスは単一の２５６ Ｘ ２５６の
ラスターで、ィ０望によっては、価格は高くなるが、５
１２Ｘ５１２のラスターも得ら７＋、 ４＋ 、この表
ＩＴ” 装置１：、１’ −（： １１排仙的論理和（
以上ｘＯ１ｔという）の１↓能存しに限定さノ′１゜た
選択的消去を行うことが１゛さる。価格は２・〜３倍と
々るがカラー表万くも行うことができる。カーソルと両
縁の間にｆ曾訂誤差がほとんどない良好なカーソルを・
設を）ることかできる３、この表示装ｈ′は直列メモリ
の崗々のビットの呼出しに時間を要するからドツト書込
み速度が低く、Ｎ像亀が低い〃・ら曲綜−ニ１非常に粗
くなる。この表ント：装晶でＶ」”分割スクリーン、ズ
ーム、パン、ＸＯＲなどの操作ができない。 ランタムアクセス・フスター衣示装置−この釉の表示装
Ｍｉｊ全体と１．て償列うスター表示装りにＭＡ似する
が、ラスターを記憶するために磁気コアメ七り、４ｔ＜
１責回路メモリのようなフンダムアクセス・テジタルメ
モリを用いる。ランダムアクセスメモリのコストが低い
ことを主な理由としで、この神の表示装置は現在のとこ
ろ実用化されている。 この種の表示装ｈＪの地型的Ａ椋式は２５６ Ｘ ２５
６ビツトであるが、５１２Ｘ５１２ビツトやカラー表示
も実現可能である。この種の表示装備の主な利点はドツ
ト書込み速度と消去速度が高いことである。 この種の表示装置のその他の性能は直列ラスター表示装
置とほぼ同一であって、分割スクリーン、ズーム、パン
あるいはＸ０１ｔなどの操作のできる装備はまだ市販さ
れていない。 以上あけた種類の表示装置に関連する米国特許には＠
３３９６３７７ 、３８３６９０２ 、３９０６４８０
号などがある。 〔発明の概要〕 本発明の第１の目的は分割（スプリット）スクリーン−
分割映像表示−が可能なグラフィック表示装置を提供す
るものである。分割スクリーンとはラスターメモリの情
報の一部をＣＲＴの表示面の一部に拡大して或は拡大し
ないで表示すると同時にＣＲＴの表示面の残部にラスタ
ーメモリの他の領炒にある情報を表示する方式をいう。 本発明は上計：目的を達成するために、名ビデオ走査線
の一部分（又はＭｈの走査線群のうちの１つのクループ
であってすべての走査線ではない）でビクセルメモリの
一部のｔε」九（之からデータを読み出して第１の映像
を形成１〜、一方も走有線の残りの部分（又は全走査腺
群の残りのグループ）でデータをラスターメモリの別の
信１域から敵ｒみ出して第２の映像を形成し、とＪＩｒ
：）異なる複Ｖの映像を同時にＣＲ’ｆ’に表示するも
のであ乙。 −ま友、従来のクラフィックス装動において、（ＪＴ表
７［＜面に既に第１の図形が表示されており、この第１
の図形に第２のシ１形を結合ｆ＝Ｊ加した場合、２つの
図形の接合境界には第１の図形の外郭線かその一＆１残
留し、結合した図形が上記の夕１郭紐で分割された状態
で表示される。−まだ、この状態から−・−力の図形を
除去すると、残留していた夕１郭線も消去され残った図
形の外郭綜にギャップが生じる欠点がある。したがって
、本発明の第２の目的は枚数の図形を結合した場合に結
合境界線が残留せずに合ＪＲさｉ′＋だ１つの図形とし
て表示さ）１５、且つ合成図りしから前に付加した図形
を消去しても残留する図形は完全な夕１郭線を有するよ
うに表示するクランイック表示器Ｕを提供することにあ
る。本発明は上記の目的を速成するために、新たなグラ
フィックデータを既に表示さ７′１１いるデータに伺加
する賜自にはルｊたなビクセノ１データと既に表示され
ている吠イｙのラスターメモリ内のビクセルデータとで
排他り晶埋和処理を行うもので凌、す、１つ付加された
データを映像から削除するには同様に２つのビクセルデ
ータのυト他論理オ［１処理を行うものである。 以下、本発明を図面に示す実施ｆ１０を用いて詳細に説
明する。 〔実施例〕 まず第１図を参照する。この図にはプログラムされたホ
ストコンピュータ１０と、このコンピュータ１０に組合
わされるグラフィックス入力装置１２と、入力用キーボ
ード１４と、本発明の一実施例に従って作られた表示制
御装部１６とを含むコンピュータグラフィックス装置ｄ
が示されている。 ホストコンピュータ１０と、それに組合わされる人力様
器は、１台またはそれυ土の表示制御装Ｕ１ｕを駆動Ｊ
るために入力制御信号に応名出来且つこの入力制何１・
１６号しく一対応する信号組・を発生できるものであハ
はどのような周知の様器であってもよい。図示の一実施
例においては、表示器ｄ通報の隘４−線管（ＣＲＴ）装
置１７１８であるが、表示制餉１訣Ｍ１６によって発生
されたラスター出力に応募できる標準のテレビジョンモ
ニタを用いるとともできる。 Ｃｉ＜’ｌ’１８に加えて、表示制州１装［１６ｉ１コ
ンピユータチヤンオルアタ゛ブタ２０と、マイクロ制御
ユニット（ＭＣＴＪ）２２と、ラスターメモリ（ｎＭｇ
′ＰＷｉ ）制御ユニット２４と、ビデオ制御ユニット
ｆｆｃＵ）２６と、ラスターメモリ（ＲＭＥＭ）ｌとを
倉む。 チャンネルアダプタ２０の機能はホス；・コンピュータ
１０とＭＣＩＴ２２およびそれぞれのデータバス３０．
３２の間のインターフェースである。ホス］・コンピュ
ータ１０から受ける軸＠目、表示すべき全てのグラフィ
ックスに対して一１゛に用いらＪｔている１１〜１定様
式−（：ある。チャンネルアダプタ２０がデータを表示
制御装−１６で使用できるＪ４うにするだめに必要な調
整を行えるように作らｔｌているから、ホストコンピュ
ータとしてどのようなｆ！４ｍのコンピュータを用いる
かということけ問題で＆Ｊない。 ＭＣＵ２２はチャンネルアダプタ２０を介してホストコ
ンピュータ１０゛から情報を堀り、その情報を、それ自
体で利用できるか、ＲλＩＥＭ制御ユニット２４とＶＣ
Ｕ２６へ送ることができる情報へ変換する。 また、ＭＣＵ２２は機能制御情報を発生して、それを送
シ出す機能も呆す。この機能制御情報はＲ五ＩＥＭ制御
ユニット２４にＲＭＥＭ２８への表示情報の曹込みを行
わせる。更に、ＭＣＵ２２はＶＣＵ２Ｂへ都令も送って
、ＶＣＵ２６にＲＭＥＭ２８からの４に報読出しと、そ
の情報のＣＲＴ１８への送シ出しとの開始を行わせる。 ＶＣＵ２６Ｕ：ビデオスコープの曹込みが終シになった
ことを示し、かつよシ多くの情報を要求するために、Ｍ
ＣＵ２２へ割込み信号を送る機能も有する。 この実施例では、ＲＭＥＭ２ｇは２０４８ Ｘ ２０４
８のランダムアクセスメモリ（ＲＡＭ） −１： 、た
とえ−°グラフィックス人力装置ｄ１２で描くことがで
きるよりなりラフイックドキュメントに含まれているデ
ータに１対１の対応をするデータのピットを貯えるよう
になっている。いい力・えれば、ＲＭＥλ１２ａ内の各
蓄積場Ｄｉを入力装ｆｌ１２の特定のａ所（で対応さ−
けることができる。しかし、後で指摘するように、この
実′ＪＪ、口例Ｔけｌ尤ＭＥＭ２８の−・部ｔ１文字数
字、細々の注釈、命令などのような非図形４＊報のため
にとっておかれ為。１六、貯えられている情報の変換、
すなわち、移動、ズーム、回転などの動作をホストコン
ピュータ１０で行うことができる。第２ａ図（ラスター
メモリボード・マツプ対列香月を示す図）ｉ−よひ第２
ｂ図（ラスターメモリ会マツプ対ボート番号）に示すよ
うに、ＲＭＥＭ ２８ ）；ｊ、１６枚の）」、−用′
ア１／イに分割され、各ホードは５１２Ｘ５１２のメモ
リユニットより成っている。実除にＶｌ、それらのメモ
リユニットは、１６枚のボード上に形成したランダムア
クセスメモリであり、名ボードけ５１２ Ｘ ５１２蓄
積モジユールとして構成され、１６枚のモジュールから
なる正方形マトリックスとし、てアドレスされるように
配列されている。このようなａｔによって、このメモリ
は表示スベキグラフィックス情報のマツプに多少９Ａ
似−ｊ−るものと考えることができる。 ＲＭ Ｅ ｈｆ ！ＩＪ ｉ１１ユニット２４の主な様
ｈｈはＲ避五４２Ｂにグラフィックス缶軸を切込むこと
であり、ビデオ制御ユニット２６の主な機能はＲＭＥＭ
２８に貯えられている情報を読出して、その情報をＣ
ＲＴｌＢでいくつかのモードのうちの任沿のモードで表
示させることである。ＲＭＥＭｆｂｌＩ御ユニツＩ・２
４はある動作を実行させるように指示する悄龜を、凌）
る数のデータバイトの形でＭＣＵ２２から受け、それか
らバス３４に含まれているＸとＹのアドレス線を介して
ＲＭＥＭ２Ｂをアドレスし、ＲＭＥＭ２８内の特定のビ
ットをアドレスして「１」または「０」を書込み、ある
いはＲＭＥＭ２Ｂのそのヒツト揚出に現在貯えられてい
るデータ補数を排他的オア機能によってとる（ＸＯＲ’
ｌ ）。ＲＩＩＪＦＭ制御ユニット２４からＲＭＥＭ２
８へのデータの転送行データバス３６を介して行われる
。ＲＭＥＭ２Ｂのアドレスすべき特定のブロックｋ」バ
ス３８を通じて伝えられる７１、−１’選択によって示
もノーする。 ビデオｆｉｉ１１伺１ユニット２６はＲＭＥＭ２８ｔｊ
′庁゛よれている情報を読出［７７、選択さ−Ｆした形
式で表示する。 データｄ並列に受けられ、ＣｒｔＴｌＢへ入力させるた
めに直列の形に変換さＪする。分割およびメームｆｌｉ
ｌｌ？Ｍｉ情報Ｈマイクロｆｔ＋ｌｌ伺ｌユ＝ ツ）
２２からＶＣ（ｒ ２６へ送らｔ］、その情報に応じて
ユニット２２はＲＭＥＭ２８内の指定されたデータを選
択し、そのデータをＣＲＴｌＢへ送って表示さぜる。前
６ピしたように、ＲＭＥＭ２８内の必らゆるビットはＣ
ＲＴ １ ＢのスクリーンＶＣ表示すべきＪビットを通
常穴すが、ＲＭＥＭ２８に貯えられているあらゆるビッ
トがＣＲＴｌＢのスクリーン上のいくつかのデータ位置
を表すように表示を改変できる。こうすることによって
、貯えられている情報の拡大すなわちメームを実際に行
うことがで籾る。ビデオ制御ユニット２６は格子イー号
とカーソル信号も発生して、カーソルをスクリーン上の
いくつかに分割されでいる表示上に位Ｕさせることがで
きるようにする。 ＶＣＵ２６はＲＭ Ｅ Ｍ制御ユニッＩ・２４に消去制
御信号を与える。 ＣＲＴｌＢはラスター走査非飛越しモードで動作でき、
約９８類のレベルの灰色モードを表示できる。 しかし、本発明では６独類の灰色レベルだけを用いる。 すなわち、背景に１うのレベル、格子に２つのレベル、
カーソルに１つのレベル、データに１つのレベル、分割
のマージンに１つのレベルがそれぞれ割当てられる。こ
れらの灰色レベルはＣＲＴｌＢに加えられる種々のアナ
ログ電圧によりもちろん制御される。表示スクリーンの
ドツト解像度は水平線に沿って４１６ドツトであり、垂
直方向に３１２本の水平線である。 以下に順次説明する本発明の新規な特徴の中には、ＲＭ
ＥＭ２８に含まれているデータのうちから選択した部分
を元のクラフィックス情報と１対１の尺度で、あるいけ
任意の拡大率で表示できる性能と（ここで説明している
実施例には含まれていないが、縮小表示も可能である）
、ＣＲＴｌＢのスクリーン上の表示をＲＭＥＭ２Ｂに含
まれているデータ￥１．順次パンさせて出現させる性能
と、元の情報をす１うことなしにグラフィックス情報に
伺加データを電ね合わせることができる性能と、表示さ
れるデータに尺度が一致する背景格子を同時に表示でき
る性能と、変史を行うたびに表示全体を消して再書込み
する必要なしに、表示されているグラフィックステータ
を変更したり、別の表示を付加できる性ｉ［：とが含ま
れる。 本発明の表示装＆ Ｉｔ；ｒ 、いかなるコンピュータ
・グラフィックス装置ｄと共に使用できる本質的にはア
ドオン（ａｄａ−ｏｎ）装置で凌、って、本発明の表示
装置はいかなるグラフィックス装置で使用されるデータ
様式を取り出１−で、この様式を一般に使用される直視
型蓄積管−ヒシ（二ではなく、ＣＲＴのスクリーンで表
示できる特定の様式に変換できるのである。また、この
表示装置は情報を拡大制御することもでき、そのために
たとえばデータをスクリーン上で水平方向、垂直方向下
向きに分割でき、まｋはスクリーンの区画に分割できる
。本発明はデータの容易な修正と、グラフィックスの全
体のしイアウドを横切って、表示された「窓」をパンす
ることを可能とする。また、本発明の表示装Ｕは窓と等
価のものを非常に大きなデータベースを中心として動か
すことも可能とする。その窓をｉｔたな位置へ動かすた
めの蒲令はビデオ制御ユニット内のアドレスレジスタを
進マぜ、メモリの新しい部分を読出させてスクリーン上
に表示させる。これは大きなステップで行うことができ
、あるいは非常に小さなステップで行うことができ、そ
れによりデータベース全体にわたって連続的に動いて見
えるようにしてパン動作を行わせる。 チャンネルアダプタ２０はホストコンピュータ１０に対
するインターフェースとしての機能と、ＭＣＵ ２２と
ＲＭＥＭ制御ユニット２４およびビテオ制徊ｌユニット
２６に対するバッファとしての機能とを呆す。ホストコ
ンピュータ１０はデータチャンネルを通じて情報を２進
メツセージの形で送るが、ＭＣＵ２２はデータを認識で
きるようにプログラムされ、選択された分割と適切なズ
ーム倍率でＲＭＥＭ２Ｂの選択された領域内のデータを
表示するようにＣＲＴ１８をセットさせることが？″き
る。 ン欠に、データはＲＬｉ Ｅλ’祐１１忙１１ユニツ）
・２４を介してｌ七Ｍ Ｅ ＦＪハ１に入力され、ビデ
オｆｌｉｌ制御ユニット２６＆、ｉＲＭＥＭ２８を柄え
ずｔ先出して、そのデータのゴ釈択部分なＣ１ｔＴ１８
に表示する。 データが１村ｊｉＥＭ２Ｂに入Ｊ１られると、′Ｐ、Ｉ
ＣＵ２２Ｑ」そのフーータＶ（対し７てそわり上の働き
かに″）シを行わず、ビテオＳｔｉ制御ユニット２６か
余分の情報を必要とする時には、（”：Ｒ１’の可トレ
ースの間にλｆＣＵ２２の動４′１−を中断塾ぜて必伎
な情報を要求する。そわからＭＣＵ２２ ｉｌその情報
を処ＮしてＶＣＵ２６を更新させる。ＭＣＵ２６へのロ
ードに続いて、ＭＣＴＪ２２ｉｔ ＲＭ Ｅ Ｍ制御ユ
ニット２４に制御ｌ情報を仕納できる。たとえＶよ、あ
る位＠Ｘ−Ｙまで行ってそこにあるキャラクタの線をひ
くことを都令するデータをホストコンピュータ１０から
表示装Ｖ）へ入力さぜるものとすると、その情報けλｆ
ｃＴＪ２２によって消化されて、それに苅応する命令が
ｌ Ｍ Ｅ Ｍ制御ユニツ］・２４へ与えらノする。そ
うするとこのユニット２４番士動作中と々ってその機能
を行い、その命令が完了されるまでＲλＩＥＭ２Ｂにデ
ータを入力させる。 後で詳しく説明するように、データは次のような２種類
のモードでＲＭＥ［Ｂに入力させることができる。１つ
のモードはメモリ内に線をひくことであり、もう１つの
モードはメモリ内にデータのソリッドブロックをひくこ
とで、このモードはジグザグ動作モードとして識別され
る。このジグザグモードは文字数字情報を入力させるた
めに主として用いられる。しかし、このジグザグモード
は任意のｍ類のデータの長方形ブロックをひくために使
用することもできる。たとえば、ＲＭＥＭ制御ユニット
はメモリの領域を、Ｘ方向にＰピット、Ｙ方向にＱビッ
ト、ジグザグに制御するように設定できる。 次に第３図を参照する。この図にはチャンネルアダプタ
２０の主な動作部品がブロック図で示されておシ、それ
らの部品は直りメモリ呼出しくＤＭＡ）アドレスレジス
タ５０と、コンピュータチャンネル制御ユニット５２と
、双方向データノ（ツフア卦よび制御ユニット５４と、
データバック７５６と、三状態データバッファ５８と、
装置ηデコー ドユニット６０と、バッファ６２とであ
る。前記り。 たようｔ（、チャンネルアダプタ２０け衣７ド装置に用
いられる特定の袖知のホストコンピュータに適合するよ
うに設計される。ＤＭＡアドレスレジスタ５（Ｎ：１コ
ンピユ一タＤＭＡアドレスバス１１を介してホストコン
ピュータ１ （ｌに結合さｉする。チャンネル制御ユニ
ット５２と、双方向データバッファおよび制御ユニット
５４とは、コンピュータデータおよびＩ１０制軸バス１
３によってホストコンピュータ１０に結合される。外部
ＣＰｔＪアドレスバス３０は装−デコードユニット６０
を介してチャンネルアダプタ２０に結合され、外部ＣＰ
Ｕデータバス３２はデータバッファ５６と三状態データ
バッファ５８を介してチャンネルアダプタ２０に結合さ
れる。チャンネルアダプタ２０はバッファ６２とバス３
３とを介してＭＣＵ２２にも結合される。 ユニット５０，５２．５４はホストコンピュータからデ
ータを受けて、そのデータをＭＣＵ２２へ入力させるの
に適当な書式に：に侯する機能と、ＭＣＵ２２からのデ
ータをホストコンピュータのデータ書式に変換する桓ｔ
ｈＬとを主としで実行する。Ｄλ１人アドアドレスレジ
スタ５０って、本発明の装ｍｌｔ」、ホストコンピュー
タ１０の動作を妨け々いように、サイクル／メチ−リン
グ技術（ｃｙｃｌｅ／ｓｔｅａｌｌｎｇｔｅａｈｎｌｑ
ｕｅ）を用いてホストコンピュータ１０とデータのやシ
とシを行うことができる。こうすることによって、ホス
トコンピュータが本発明の表示装置と常に結合状態にあ
ることが防かれる。その結果、ホストコンピュータ１０
は１６台１での表示装置を同時かつ容易に取シ扱うこと
ができることに々る。 データのやりとシを行うためにし１１、ホストコンピュ
ータ１０はそのメモリの特定の場所に１に報を単に置き
、表示装置にその賜Ｆ９［を知らせるだけでよい。そう
すると、本発明の装ｆＭ＆ｊホストコンヒュータのメモ
リと定期的に交信して、その情報を更新したり使用した
りできる。こうすることによって、ポストコンピュータ
を本発明の装置に組合わせて使用すると同時に、他の装
置Ｌｔにも糾合わせてその装−゛に（Ｕ・用できること
になる。仇っ１、コンビュータナヤンネル制御ユニット
５２ ハ２ 台ノコンピュータの指名によシ指揮される
ロジックで主とし″（−構成゛され、ｙｃｌＪ２２＆・
らホストコンビシータ１０に結合さｉｔているバスを制
側１するように機能する。このようにすると、ホストコ
ンビシー・−タ１０が他の内部目的のためにバス１３を
用いている時に、本発明の表示装Ｕがぞのバス１３を使
用することが１ｆｆｌｌ止される。−＆ｆｃ、コンビュ
ータナヤンネルｓ＋＋ ｍ＋＋ユニソ！・Ｓ２Ｕホスト
コンピユータ１０がｌｙｉ ＣＵバスの動作を妨けるこ
とを防ぐ。 三状態データバツンア５８は、データを゛転送しない時
に送信端またけ受信端に負衝をかけることなしに、同じ
バスによってデータの送出と受（ｉｂを行えるようにす
る装置である。 装り−テコートユニット６０は、ＭＣＩ）２２がある指
定されたｉｂ作をｂえるようにするように、ブヤンネル
アタ゛ンタに入れられるデータと、ブヤンネルアダプタ
から取出されるデータとを佇弓するために動作するとと
もに、情報がある特定の装置へ送られてきたことをその
装置に知らせるようにも動作する。また、ユニット６０
け情報を送り出すことをある特定の装置に知らせるよう
にも動作する。 バッファ６２は双方データバッファ５４とともに動作し
て、三状態バッファ５８がホストコンピュータ１０とＭ
ＣＵ２２との間でデータを転送させるために作動できる
か否かを決定する。双方向データバッファ５４は入来し
たデータがコンピュータのチャンネル制御ユニット５２
のためのものであるか否かについても決定し、もしそう
であれにそのデータをユニット５２に直接入れたり、Ｄ
ＭＡアドレスレジスタ５０に入れたシ、あるいは双方向
データバッファへ入れる。ユニット５４は１組の三状態
バッファと、種々のｆｔ１ｌＪ ｅ４ｉロジックおよび
蓄積レジスタとで構成さｉする。 第４図にはＭＣＵ２２の主な部品がブロック図で示され
ている。このユニット２２け３つのバッファ７０，７２
．７４を含む。これらのバッファは中央処理ユニッ）
（ＣＰＵ） ７６のレベル変換器およびアイソレータと
して機能するとともに、ＣＰＵ ７６からの外部からひ
き起された擾乱を分＾ηさせるようにも４表能する。こ
こで説明している実施例では、ＣＰＴＴ７６はインｆル
（ＩＮ’ｌ’ＥＬ）８０８０ｖイクロプロセツサで構成
されるが、その他の適当な種類のマイクロブロセツツ、
マイクロコンピュータ、ミニコンピユータ、コンピュー
タや、結線された論理回路をも使用できる。この時に考
慮すべき事はピクチャー修正の速度対コンピュータの速
度である。 状約ランチ１８は一連の市販されているラツチンク装置
より成ｆｉ、ＣＰＵデータバスのモニタに用いられる。 ＣＰＵメモリ読出し／書込み（Ｒ／Ｗ ）および更新ユ
ニット８０は、ＣＰＵデータバスとＣＰＨの状態のモニ
タと、外部メモリの制御器をモニタするために用いられ
るいくつかの集積回路で構成される。たとえば、ＣＰＵ
がそのメモリからある特定の情報バイトをとシ出す必豐
が生じたとすると、ＣＰＵはその情報を双方向データバ
ッファ８２およびデータバス３２を介して、続出し／書
込みおよび更新ユニット８０へ送る。その情報はデータ
バス３２を介してＣＰＵメモリ８４にも送られ、そのメ
モリから希望する情報を読出させて、その情報をデータ
バス３２と双方向データバッファ８２とを介してＣＰＵ
７６へ送シ、そこで消化される。 ＣＰＵ７６のある特定のサイクル期ＴＩ（この期間は前
記インテル８０８０マイクロコンピユータ・システムマ
ニュアル（１９７５年１月）にお−いて定められ 。 ている）の間にＣＰＵ７６がメモリ８４からの情報を必
要とする場合には、その情報はデータ語で出力され、Ｒ
／Ｗおよび更新ユニット８０はデータバス３２に同時に
送シ出されたアドレスを介してメモリ８４へ行く。それ
からユニット８０はメモリ８４０バイトの１つをアドレ
スし、それらのバイトを双方向バス３２と双方向データ
バッファ８２とを介してＣＰＵ７６へ送る。そうすると
ＣＰＵ７６はその情報を内部で消化し、そのサイクル期
間中はその動作を続ける。メモリ８４はタイナミックＲ
ＡＭであるからリフレッシュせねはならない。このリフ
レッシュはユニット８０に含まれているリフレッシュロ
ジックによって、リフレッシュアト【／スレラスタ８６
の自答を増加させて、メモリアト【／スマルチプレクサ
８８がレジスタ８６の出力を選択するようにマルチプレ
クサ８８を作動させることにより行われる。レジスタ８
６のその出力はメモリ８４をもう１回ザイクルさせる。 いいかえれば、要求されたデータのＣＰＵ７Ｂへのあら
ゆるＴ１人力に続いて、Ｒ／Ｗおよびリフレッシュユニ
ット８０はメモリ８４をリフレッシュさせる。 メモリ８４はＣＰＵ７６により常に読出されているが、
メモリ８４Ｈザイクル分割式にリフレッシュユニット８
０によってもリフレッシュされる。このリフレッシュ動
作をどれ位迅速に行うかの仕様は、メモリとして使用さ
れる特定のＲＡＭによって指示される。 メモリアドレスマルチプレクサ８８は外部のＣＰＵアド
レスバスとメモリアドレス線を優先的に結合するが、メ
モリ８４を定期的にリフレッシュせねはならないから、
メモリ８４への入力端子からアドレスバスを周期的に切
り離し、その代りにリフレッシュアドレスレジスタ８０
をそれに結合させるために何らかの方法があるに違いな
い。このことは線８９に与えられたリフレッシュ信号に
応じてアドレスマルチプレクサ８８が演する役割である
。リフレッシュアドレスレジスタ８６は０から６４まで
増大するレジスタ列より成シ、絶えず循環してＣＰＵメ
モリ８４をリフレッシュする。玉状態アドレスバッファ
９０はＣＰＵ７６がそのメモリ８４の中の特定の場所を
アドレスすることを可能にするが、ＣＰＵ７６がアドレ
スバス３０を通じて外部信号をロードされることが阻止
される。 ＲＭＥＭ制御ユニット２４の主な部品を嬉５ａ図にブロ
ック図で示す。それらの部品はＣＰＵデータバッファ１
００と、動作中論理ユニット１０２と、装置デコーダ１
０４と、バッファ１０６と、破線１０８で囲まれている
サブアセンブリとである。このサブアセンブリの中には
ＲＭＥＭ制御レジスタと、読取−修正−書込み制御ロジ
ックとが一般に含まれる。 また、ＲＭＥＭ制御ユニット２４には１６対１ビツトマ
ルチプレクサ１１０と、アドレスレジスタ１１２ト、リ
フレッシュアドレスレジスタ１１４ト、１６者択一すな
わち１６消去ユニツト１１６と、玉状態データバッファ
１１８と、玉状１に！２対１マルチプレクサ１２０も含
′まれる。ザブアセンブリ１０Ｂはジク゛ザク′および
ビット流ｆｉｉｌＪ御論理ユニッ１１２２と、８分目ｔ
ｊｌｌ ？１１４ルジスタ１２４と、Ｘ−Ｙアドレスレ
ジスタ計数割切１−ニット１２６ど、データ方向バッフ
ァレジスタ１２８とデータ方向シフトレジスタ１３０と
、曹込み制御レジスタ１３２と、ビット変更子ＲＯＭ１
３４とが含゛まれる。 データバッファ１００はどのユニッ【・における擾乱も
他のユニットに加えられないように、ＣＰＵ７６をＲＭ
Ｅλ１制御ユニット２４から単に分＾「させるだけであ
る。ＤＪ作中論理ユニット１０２Ｆｉ１０２Ｆｉから、
ユニット２４へのデータ送出を同期させるためにプログ
ラミング機能を実行する。動作しているＣＰＵプログラ
ムは、データのあるビットまたはある数のビットを何ら
かの′＋９方で変更することをＲＭ ＥＭ制御ユニット
２４に命令し、そのプログラムがその命令を与える時に
ユニット２４はそれ自身を分離できることができなりれ
ばならず、その動作が完了するまで中断されない。いい
かえれば、Ｊ 命令がひとたび発せられると、
動作中フラッグがセットされて、ユニット２４が指定さ
れた特定のビットの変更を終えるまで、ＣＰＵ７６がそ
れり土命令を出すことを阻止する。しかし、動作の終了
に続いて、動作中フラッグがリセットされてＣＰＵ７６
が命令を再び発することができるようにする。 動作中論理ユニット１０２はＣＰＵに対してＲＭＥＭ制
御ユニットの初期手順論理ユニットとして機能し、ＲＭ
ＥＭ制御ユニットが動作中であるか、またはそれ以上の
命令を受けることができるかを示す。 装置の復号ユニツ）１０４ｉｉ１台かそれ以上の市販の
デコーダを含む。それらのデコーダは外部ＣＰＵアドレ
スバス３０に接続され、それに加えられた信号を復号し
、データバス３２を介してデータを受けるために特定の
出力装面を選択する。たとえば、ユニット１０４の”４
Ｍ号された出力が実際に［出力装ｆｆＸＪであるとする
と、その出力製筒は動作可能状態にされて、データがデ
ータバス３０を介して加えられる。いいかえれば、この
極月動作によって、Ｃ１）ＴＪが全ての必要な制徊ｌ情
報をｎ、ｒｖｉＥＭ市制御ユニットにロー１゛させ、か
つユニツ］・２４のそれぞれのｔｂｌｌφ１；ｌ／シス
ター！ ｆｃ ｉＪ：アト“レスレジスタヘロードする
ことが可能にされる。 ここで歓明【７ている実施例で用いられる特定のり号構
成を第１衣に示す。 第 ｌ 衣 一ドする ロード一ノ“る。 ｘ−Ｙアドレスレジスタからは２４ビツトバス１１３が
出され、８ビツトバスが玉状態バッファ１１８に入る。 ビデオ制御ユニット２６内の同様な玉状態バッファによ
って、ＲＭＥＭ２８と交信するために同じ線を使用でき
ることになる。２対１マルチプレクサ１２ｏｍ三状態装
置で、ｘ−ｙアｌ゛レスレジスタ１１２から七ノ１を駆
動する１２本の線を有し、６本の線が更新アドレスレジ
スタ１１４からの入力である。バス１４０は両方向へ延
びる約３０本の綜を含む。そのうちの４１１１本かの線
はＲＭＥＭ制御ユニット２４からビデオ制御ユニット２
６へ与えられる制御信号を取り級い、他の倒木かの線は
ＲλｆｆＥＭ制御ユニットへ戻されるＲＭＥλ１制御信
飼を取り扱う。バス１４０は、ＲＭＥＭ制御ユニットと
ビデオ制御ユニットで共通に使用されるバス１４２の使
用のし先１−位を定める。 バス１４４！″ｔ７綜バスであって、ＲＭＥＭのうちレ
ジスタ１１２によりアドレスされる部分を選択する。 このレジスタ１１２はＲＭＥＭ２８内の１６ビツト長飴
ヲアｌ−’レスする。１６文１１ヒツトマルチフレク３
９− サ１１０はデータ出力ビットセレクタと１７で機能［７
，１６ビツト語のうちの特定のビットを変更するために
選択可能にする。実行できる変更の柚類は、（１）通常
の表示モードでは白い背景上の熱いドツトと「７て示さ
れる「１」状態をビットにとらせることと、（２）ドラ
１を背景の色にさせる［消去−１（背νか白であれば、
ドツトは白いドラ］・にｈるか消失するかである）と、
（３）スクリーンが現在熊いスポットを有する時はドツ
トをＸＯＲすること（黒いスポットのＸＯＲ，論理「１
」はそのスポットを白論理「０」にし、これとは逆にス
ポットが白い時は、そのスポットＨ’、 ＸＯＲされて
白いスポットは黒くされる）。それらの１込み制御は第
２表に示されているようにしてコード化されるビット変
更子ＲＯＬ１１３４により婁行墳れる。 ７１２、−７−″ 一７″′− ４０− 第 ２ 表 菌２表でｒＺＺＭＪとして示されている欄は書込み制御
ｌ／レジスタ３２の［３−１出力端子に生する信号の１
理状態を表し、ｒＤ／１１７Ｊけシフトレジスタ１３０
から紗１１１を介してＲＯＭ１３４へ入力される信号を
表し、１”Ｄａｔａ Ｉｎｊはマルチプレクサ１１０か
ら線１０７に与えられる信号を表し、ｒＢ１ｔ２Ｊと「
８口０」は書込み制＠４ルジスタ１３２の最下位ビット
位置からの信号入力を表す。［ＤａｔａＯｕｔＪ欄はＲ
ＯＭ１３４により紳１０９へ出力される変更されたデー
タ出力を表す。初めの１６個のコードは非ジグザク七−
ド動作に対応し、次の１６個のコードはジグザグモード
動作に対応する。 通常の曹込みモードで動作している時は、ＲＯＭ１３４
はマルチプレクサ１１０からその線１１１７に与えられ
たデータをとり、そのコードと書込み制御レレジスタ１
３２から受けたコードによって、そのデータ線が１０９
にあるデータを変更するか、そのデータを全く無視する
〃−を決定し、「１」また４ｄ ｒＯＪを発生し、あ不
いはデータ入力を調べて、それとは逆である変更された
データ出力を送シ出す、すなわち、その変更されたデー
タはＸＯＨされる。 ジグザグモードで動作する時は、メモリ内に含まれてい
るデータの全体のブロックを変更できる。 このジグザグモードによって、その左上隅でアドレスす
る必要があるだけであるデータの特定のブロックの変更
を可能にする。ひとたびアドレスされると、ジグザグモ
ード制御用の電子回路は、ブロックの左上隅を識別する
ある特定のＸ −Ｙ場所でメモリのアドレスをスタート
させ、かつ、指定されたＸカウントの終シに達するまで
Ｙ方向にカウントダウンし、それからＸ方向に１だけＸ
カウントを増加させ、指定されたＸカウントになる壕で
カウントをＹ方向に増大させ、Ｘカウントを１だけ増大
させ、Ｙ方向にカウントダウンさせる等の動作を、ブロ
ックのＹ長とＹ長が共になくなるまでくり返えさせる。 ブロックのＹ長とＹ長がなくなった時には動作は停止さ
せられる。 たとえば、ジグザグモードブロックを用いて文１
字Ａを小さな寸法、たとえば５×７ヒツトで作る
ことができ、または表示スクリーン全体の寸法で作るこ
ともできる。しかし、文字数字コード化されｆ（１’ｊ
ＯＭチップを用いるものとすると、５×７マトリツクス
は表示スクリーン全体を占めるように拡張することば容
易にはでれない。 従つ゛て、本発明マ゛は文字社字の寸法についての市１
１限は４い。唯一の制限は、貯えられている数字がたと
λけ３×３ピツトというように非常に小さいものとする
と、キャラクタを適切に描くことが困難なことである。 従って、スクリーン上に描かれる文字舷・字キャラクタ
の寸法につい°Ｃはほぼ完全な自由が許され、そのため
にＭＣＵの制御プログラムがそれらのキャラクタの発生
を割合に容易にするものである。このモードでは、黒い
長方形を描キ、かつてマトリックスキャラクタデータに
対してＸＯＲの操作な細すことにより、白地に黒いキャ
ラクタを発生したり、黒地に白いキャラクタを発生する
ために同じデータを用いることができる。 本発明のＸＯＲ操作ができることによるもう１つの利虚
１、キャラクタ線または陰をつけられたブロックが別の
紛または別の図の上に書かれる時に、そのキャラクタを
消去すると他の線または他の図が再び現われることであ
る。たとえば、図面中の倒木かの線の上にテキストが重
なシ合うようにして、テキストを図面の上に鰺くことを
選択できる。 これによるＩＱ−の影響は綜がデータを横切る場合にそ
のデータが補われることである。しかし、テキストをど
けると元の図が元の形で杓び構成される。これは本発明
の大きな利点でを・る。 データ方向バッファレジスタ１２８は保持レジスタであ
って、レジスタ１３０内の情報を破壊することなしに使
用および再使用可能とする。そのレジスタは、データ方
向シフトレジスタ１３０へＣＰＵにより１回だけロード
できるが何回も使用できるようにするように、ビット流
モードでの動作のために必要とされる。 ジグザグおよびビット流制御ロジック１２２は８ビツト
レジスタ１２１と、別の８ビツトレジスタを含む。レジ
スタ１２１はデータバッファ１００からＹ長を受け、別
のレジスタはバッファ１０口からＹ長を受ける。これら
２つのレジスタの組合わせはジグザクモード−１１作で
カバーすべき最大面積を示す。 いいかえれば、Ｘ方向とＹ方向にど１１だ（〕の面積が
あるかを示す。ジン゛ザグ励作が始まる時には貯えられ
ているデ〜りの上左隅から動作がスタートする。 レジスタ１２３に含まれている情報は二重の目的を果す
。ジグザグモードではレジスタ１２３はジグザグブロッ
クのＹ長を与えるが、ビット流モードではこのレジスタ
は情報のどれだけのビットを変更すべきかを示す。たと
えは、レジスタ１２３内の１カウントによって情報のた
だ１つのビットが変更され、その後でＣＰＵ２２に動作
が完了したことを知らせる。同様に、８カウントの場合
には８ビツトが変更され、そしてＣＰＵ２２に動作が完
了したことが知らされる。 Ｘ−Ｙアドレスレジスタカウント制御ユニット１２６に
は、ジグザグおよびビット流側（ｉ１１ユニット１２２
と８分円制御レジスタ１２４とから情報がロードされる
。ユニット１２２をユニット１２６に結合するバス１２
７けジグザグモードＹ上昇線と、ジクザグモードＹ下財
線と、シブタフモー１’Ｘ上昇線とを含むＹ上、Ｍ心）
：１高１７ベルにされた時にカウント制御ユニット１２
６がＸレジスタを上方へカウントするように指示ｌ〜、
Ｙ下トａ ＆ｐ ｉｔ、 ｙ：１ ＋・ベルにされた時
にＸレジスタを下方゛ヘカウン１するようにレジスタに
指示し、Ｘ上昇ｗ ｉｔ篩１／ベルにされた時にＸレジ
スタを上方へカウントするようにレジスタに指示する。 ジグ巾りモードにはＸ下降はない。 ８分円制御レジスタ１２４にＶＪ’、 ％ ｌＩｉ制御
ナコードユニット１０４から綜１１９を介して受けた制
仰仙号に応じて、データバス３３を介【７てデータがロ
ードされる。このレジスタの下６桁のビットは装ｂ′が
ジグザクモードで動作してい衣い時に制御する。 すなわち、Ｘ−Ｙ７ドレスレジスタ１１２がどのように
カウントするかを示す。たとえば、レジスタ１１２はＹ
上列方向、Ｘ下降方向、Ｘ上昇方向、Ｘ下降方向にカウ
ントする。 ｌ／レジスタ２４の最上位のヒツトは綜１２５に出力さ
れ、そのビットがセットされた時は、そのビットはユニ
ット１２２をビット流モードで動作肯ぜる。 レジスタ１２４からの別のビット出力＆−］：Ｘ上Ｊｆ
、 ／下降（ＸＩｌ、／Ｉ））ビット１゛、このビット
はセット／クリヤさＪｌだ時にレジスタが上列、／下降
方向にカウントすることを示す。ピッ１−ＸＡＯがセッ
トされた時は、そのビットはバス１１１に「０」があれ
ばレジスタ１２４内のＸ（１／’ｆ）ビットの状態に応
じてＸレジスタを士昇カウント、または下降カウントさ
せる。 すなわち、ビットＸＡＯはＸＵ／Ｄにより示されるよう
にＸＡＯはバス１１１に存在するｒＯＪに対する作用を
意味する。こｉｔとは逆に、ビットＸＡ１ ｋ：ＩＸＵ
／Ｄにより示されるように、バス１１１に存在する［１
−１に対する作用を意味する。両方のビットがセットさ
れると、ＸＵ／Ｄの状態に応じてＸレジスタに作用させ
る指令が常に色る。ＹＵ／Ｄ ｉ、Ｊ、ビットＸＡＯと
ＸＡＩがＸＵ／Ｄに対して持っているのと同じ制御機能
を、ピッ）ＹＡＯとＹＡｌに対して有する。 この機能の目的けＲＭＥＭ２８内の独特のビットをアド
レス可能とすることではなく’、ＣＰＵ２２ のｉ＋＋
ｍｌプログラムが、ＲＭＥＭ内のある数のピッ）全変
更することを望んでおり、かつ特定のアドレスでスター
ト１−２でそこから任意の方向へ行くことを望むことを
示すことができるようにする。これはそれ」２Ｊ上のＸ
アドレスとＹアトｔ／スを与えることなしに、任意に接
続される図を描くことを可能とする。従って、Ｘ、Ｙ座
標の再ロードにけ３２個のデータビットを要するのに対
して、上記の方法は１つのデータビットを使用するだけ
であるから、十分な時間がとられる。このように、８分
円制御レジスタ１２４はデータ方向レジスタ１３０に組
合わされて、ＸＵ／Ｄとそれに組合わされるＸ作用とＹ
Ｕ／Ｄおよびそれに組合わされるＸ作用との制御のｉ
下に、ｘ−ｙアドレスレジスタのカウントを行
えるようにし、かつ書込み制御器のｔｌｊｉ御の下に上
記の作用によって到達した場所でレジスタ１３２はビッ
トを変更する。 スキラフパターン制御ユニツｌ−１３８はアドレス入力
とデータ入力に応答して信号を発生し、その信号を線１
１５を介してユニット１１６に与える。その信号は指定
されたパターンにおけるＲＭＥＭピッ □ト変更動作を
禁止する。動作はＲＭＥＭ２Ｂに曹込むべき広範な＃類
の破線の発生を簡単にする。４諌株的な図に破綜を使用
することがその４Ｌすな用途の１つの応用である。別の
応用はプリント回路板の一ト面図と下面図に赴いて一致
する２本の線である。抜者が２柚類のパターンとして掻
かれる場合には、２本の線の重なり合いは重なり合つで
いない２本の線とけ区別される。 要約すれば、１ＪＳｂ図に示されているスキップパター
ン制御ユニット１３８は８ビツトメモリユニツト１５０
を含む。このユニット１５０はその中に一連の７ビツト
カウント値としてパターンを有する。 それらのカウント値は呼出されて、あふれたカウント値
はカウンタ１５２にロードされる。あぶれが生ずると、
メモリの８番目のビットが調べられ、そのビットが「１
」の時はパターンを終らせ、レジスタ１５４内のスキッ
プパターンメモリアト【／スがＭＣＴＴ ２２によりロ
ードされた値へ戻される。８番目のビットが「０」の時
はレジスタ１５４は１だけ増加させられ、新たなカウン
ト値がカウンタ１５２にロードされる。 ユニット１１６への禁止入力（線１１５土の）が、スギ
ラフパターンスタートアドレスをし・ジスタ１５４にロ
ードさせる時に、Ｐ１ｒｃＵ２２によシ県止されないよ
うにセットされる。その靭で、カウントのあらゆるあふ
れによってｉ面理ユニット１５６６１゜［１」に等しい
８番目のビットが現わｉするまで、禁止信号フリップフ
ロップ１５８をオン−オフさせられる。この動作パター
ンはＭＣＵ２２が新しいスタートアドレスをセットする
まで続けられる。ＲλＩＥＭビットの変更のあらゆる企
てに対してカウンタ１５２ｔ、ｉ：１ずつカウント値を
増加させられる。 従って、スキップパターンメモリに一連のカウント値を
持たせることによシ（その最稜の１つは「１」に蝉しい
８番目のビットである）、失われたビットの可変モジュ
ロを有するＲＭＥｂｉ ２ Ｂに線を書込むことが可能
であることかわかる。この動作の結果を第２ｆ図に示さ
れているスキップパターンメモリ値に対して第２ｅ図に
示されている。 ＲＭ Ｅ Ｍから図面を消去し、かつ部分的に消去され
ている重なっている図を持つ問題を解決するために、モ
ジーＩロ２ス八ツブ技術を紹込むことができる。との技
術では偶数（゛または奇数）の蓄積場所に番）を占めて
いる一連のドツトと［７て紗を１くことができる。もし
これが行われると、その綜＆：Ｊ１、奇数（−よｆｃ
＆Ｊ偶数）の蓄積場所だけに書込−まれている別の重な
り合っている線とは、決してぶつからない。 ｉ：ｇｓｂ図に示されているように、ＭＣ口がバス３３
を介（７てモジュロ２保持レジスタ１６０にロードしテ
、偶数ス代ツブ（剰余−〇）、奇数スキップ（剰余−１
）を作り、またはスキップを行なわない。 １１３１１３上のＸ、Ｙアドレスを用いてマルチプレッ
クスユニット１６２１１．、８分円制御レジスタ１２４
により綜１６４に与えられるＸ−Ｙメージャー信号の値
に従って、Ｘ軸またｄＹ軸を主軸として選択する。モジ
ュロ２剰余ロジツク１６６は主軸値を２で割り、Ｌ／レ
ジスタ６０の出力と比較させるためにその剰余を出力す
る。比較器１６８は、剰余がレジスタ１６０により求め
られた値となった時に、モジュロ禁止信号を線１６９に
与える。このモジュロ分止信号はゲート１７０において
スキップパターン禁止信号とともに論理和操作される。 この手法はモジュロＮ＝３．４等に容易に拡張できる。 本発明は回路のレイアウトが両面に行われるような、プ
リント回路板の股引のレイアウトのためにしばしば用い
られる。この特徴は、プリント回路板の両側の線をぶつ
かシ合うことなしに単一の表示で示すことを可能にする
点で、特別の応用性を有する。 １ 更に詳しくいえは、プリント回路の上
面に偶数の蓄積場所を割当て、下面に奇数の蓄積場所を
割てることにより、上側と下側との回路線を一致させる
ことができ、各回路線は他方の回路線に影曽を及ばずこ
となしに独立に変更または消去できる。 プリント回路板の同じ側のワイヤは交差したり一致した
りすることはないから、これはプリント回路板の設計に
対する非常に適切な応用である。この特徴はモジュロ演
算を用いることにより３つまたはそれ以上の側面に対し
ても一般化できる。 ＲＭ Ｅ ＭＦｉ二次元であり、かつ本発明は直線の線
分で描かれる棒線側を取シ扱うから（円でさえも直綜紗
分で描かれる）、Ｘ方向またはＹ方向を、より大きなデ
ルタ距離を用いることノ？ｌりで、主軸として選択され
る１、更に詳しくいえば、線分の端々’ｉ”’ｏ 、
Ｙｏｋ Ｊ：ひＹｌ、Ｙｌとすると、ｌｘ、、−ｘ、ｌ
≧１Ｙｏ−ｙ’１１−Ｃあれは主軸ｄ、Ｘ軸である。上
ｉ輌の式が成立しなけわばＹ軸が主軸となる。偶数点ま
たは奇鶴虞のＸギツプか主軸に清う飴に対して行われる
。この動作の結果を縞９図に示す。この図には、スキッ
プのない応用と、偶数スキップの応用と、奇数スギツブ
の応用とをそれそＪ１示す長方形と線が場所Ａ、Ｂ、Ｃ
に描かれている。 第６図にはビデオ制御ユニット２６の、種々のタイミン
グｉｉｌ制御ブロックの多くを除いて、主な部品がブロ
ックで示されている。ビデオ制御ユニット２６の機能は
ＲＭＥ八１へ８をアドレスし、それからデータを胱出し
、並列データの１６ビツトをと９、それをＩＵ列の形に
変換し、それからビデオ混合掠１５１を介してＣＲ１’
１Ｂを駆動することである。 ビデオｉｊ！Ｉ御ユニット２６は表示装置用の基準発振
器と同期回路どを含む。第６図の中央部の￥６振器↓よ
びビテオＩＬ＋］期回路１５５＆Ｊ： ４ ｏム・市２
の発振器と、いくつかの〃・ろ、り直線的なノノウンタ
とを′バーむ。これらのカウンタし１発振器の出力を指
定さｉｌ、ｔｃ釉々の水平掃引イ６−乞周波鶴と、砥偵
輻引イ６−弓周波Ｖと、タイミング周波Ｖとに力周する
。これらの１ｄ月周波砂は非飛越しラスター走査でＣＲ
Ｔ“を動作さぜるｔ（めに必要である。たとえ番よ、Ｃ
ＲＴのスクリーンを横切って０−かれる台紐に対して装
置は４１６個のビット（置床）を発生ぜねけならす、〃
一つスクリーンの上から１まで３１２本の水平線かある
。この画素数はＲＭＥＭ２８の特定の領域にふいて１対
１の外観を作る。従って、要するに１対１のズームモー
ドではＲＭ Ｅ Ｍの走査される領域内のデータのあら
ゆるビットはＣＲＴのスクリー〉・土に発光させられ、
または発光させられないドツトに一致する。 ＲΔ４Ｅλ１から読出されたヒラ） Ｆ［、ＲＤ、１Ｅ
Ｍ銃出し／書込み制御およびタイミンタユニット１５７
の制ｊ＋’ｌｌＯ下にバッファレジスタ１５９に入れら
れる。ユニット１５７けそれ、にイψ用され、る躬、定
のナツプの仕様に１ｉｆ：つて、ＲＭ Ｅ ｈｌの呼出
し、を制御１する。ユニット１５７がデータを受ける準
備ができるたびに、ユニノｌ−１５７４ｊ）・ラフアレ
ジス２１５日へ入力させるロード信号を発生する。そし
て、レジスタ１５９がロード塾ＪｌてｆＮｉｌ定芒れ六
稜で、ユニット１５７ｔ、Ｊ、先入先出（Ｆ’ＩＦＯ）
ユニット１６１に入力さぜる桁送り信号を・発生する。 、ＦＩＦＯ１６１は桁送り１８号を受けた時し【二バッ
ファレジスタ１５９から１６ビツトを受けて、それらの
ビットを新たなデータブロックがＦＩＦＯユニット１６
１に入力される速さとは独立に増り出すことができるよ
うに、それらのビットをレジスタの出力端へ自動的に伝
播させる。実時間では、その間にスクリーンからデータ
を取９出し、かつスクリーンにデータを読込壕なけれは
ならない、１：うな独自の時間間隔があるから、この場
合には」二す己のような一１１作が要求され、る。しか
シフ、それと同時に、ＰＩＦ’０ユニット１６１が表示
線の間に空になら４いように、胎をノ・ソファ１５９へ
絶えず再ロードせねばならｋい。あるひま時間をとるこ
とをみとめるｌｉ’ＩＦＯユニットの特性により、デー
タの入力と出力の曲に衝突が起るどのよりなり］能性も
なくす。 ビデオドツトクロック発生器１７５はドツトごとでのデ
ータ耽出しを制御して、表示される名水平ｍを発生する
。ビデオドツトクロック発生器１７５は選択されたズニ
ムの関数としてＦＩＦＯユニット１６１の出力を実時間
で発生させ、更にドツトデユーティサイクル制御信号を
発生して、その信号を綜１６３を介してゲート１７１に
与える。ビデオドツトクロック発生器１７５は同期回路
１５５からバス１５３を介して加えられる信号によって
駆動される。 ビットカウンタ１７９けクロック発生器１１５の出力に
応じてＦＩＦＯユニット１６１からの桁送り出力を発生
してそれをバッファレジスタ１７３へ入力させる。線１
６５に与えられたヒツトカウンタ出力は、ズーム制御Ｒ
ＯＭ１８０が垂ｉｋ方向で行うのと同じ機能を、水平方
向で行う。すなわち、たとえば２倍のズーミンクに対し
て、水平方向ずＡわちＸ方向のドツト（メモリ内の）は
２４ｆｌ・１のドツトに拡大されるから、１／ジスタ１
１３の中のデータは他のドツト時刻のだひごとＩｔ’ｄ
だけ桁送りで出力させられる。 同様に１，１３Ｊ１１６３に与えらり、にドツトｆ ニ
ー テ（＠Ｊイクル（＠’Ｍは、ズ・−ム制御］！＋ｘ
む０Ｍ１８０が垂＋ｔｉ方向で行う４１ｅ ｈ’Ｑと回
し、機能を、水平方向で杓う。すなわち、２倍のズー・
ムでドツトチューティタイクルが５０９ｂの場・１には
、ある特定のドツトだけが１つのドツト期間の間に六示
を認められる。 ｈウンタ１７９か零にセットされているとすると、コン
バータ１８３目その中に含まｔでいる１６ビツトのうち
の最下位のビットをまず出力さセる。−２このことは、
ある特定のフレームが飴の境界の土に落ちた時にはＡノ
セットがないことを意味する。 しか１−１この装置がＲＭ Ｅ Ｍを通ってビデオ表示
を滑らかに走査−（゛きなシフれけなら４いものとする
と、その装置＆、−１’、 ＷＨＯ境界を横切れる性能
を持だなりればｋらず、それＱよ１拓初めの飴に関する
限りし１オフセットを基にしてのみ実行できる。 このことし１、ビデオ混合器１５１へ送られるデータか
選択された特定のビットとともにスメートせねけならず
、そのビット！：１語にお＆７るＭ初のしツトでしｌ必
ずしもなく、外りの１６ビツ）・語も同様に直列に表示
せねばならないことを実際にＣ１童味する。それから次
の１６ビツト語がＦ Ｉ ＦＯ１６１から受けられ、分
割がＸ−Ｙ分割ロジック１７８で指定されているビット
カウントに達するまでビットは直列に表示される′。こ
の動作は名Ｘ分割（１つまたは２つが許される）と各ビ
デオ線についてくり返えされる。 データ制御ロジック１７７ｉ、ズーム制御ＲＯＭ１８θ
からの禁止信号と、ビデオドットクロツク発生器１１５
からのドツトチューティサイクル信刊ととの制御の下に
、コンバータ１８３の出力をケート制御器る。ビデオハ
ラシンクロジック１８５ハテータ制御ロジック１７７の
データ出力を、同期回路１５５により発生された１０Ｍ
Ｈｚの信号でゲート制御する。 ズーム制御ＲＯＭ１８０は垂直方向に表示され２テータ
を制御するために用いられ、読出されたデータをスクリ
ーン上の１対１の１゛ツ） （ｒ′Ｉ置装外の何かに一
致させる作用を有する。たとえばＲＯＭ１８０を」メモ
リ内の１１固のドツトをスクリーン上で３個のドツト １８０ｉ１ＶＬｊ−１ひＶ２（７’）開側１メモリ１７
２ 、 １７４からのｔ￥ ４ｂｉ （ ｉｌｉｌｌｌ
ｌｌｔ＋’？ｔ ：！ ）と、発振器ヒデＪｊ’．−よ
び回期回路１５５の垂泊腺カウンタからの別の入力群と
、Ｖｌ−Ｖ２１２出し／咄込み制御ユニツ１１７６によ
！ノ発生される別の人力群と、モジュロ３カカンタ１１
１からの史に別の入力群とを得る。ズーム制側ＩＲＯＭ
１８０に入るバスは、任意の倍率のス゛ームｆ指定でき
るように、そのアドレスレジスタを設定する。すなわチ
、ズームＲＯＡ’１１８０は８ビットアドレスを入力さ
ぜる。この８ヒツｌ− ｉ．ｔ （ ｆｉｉ制御ｍ１２
からの）ズーム値３ビツトと、ドツトデユーティサイク
ル１ビット（制御語２からの１００％１ｆｃは５０％）
と、モジュロ３カウンタ１７１からの２ヒツトと、垂直
線カウンタの下位の２ビツトとで構成される。 ＲＯＭ１８０け制御１目的のために２つの出力を有する
。そのうちの１つは「禁止データ」と呼ばれ、その槙能
ｔｊズーム／ドットデューテイザイクルの関数として線
ごとにＦＩＦＯテータデーを禁止することである。たと
えば、チューティサイクルが５０％の時の２倍のズーム
は仙の腺を全て禁止する。 ２倍の×−ムはメモリ内のドツトが７Ｊ（平方向と垂直
方向とに２蘭のドツトに拡大さ１１ることを意味し、５
０％ドットテユーテイザイクルはドツトが水平方向と垂
直方向において１つのドツト期間中だけオンであること
を意味するから、「禁止データ」線は他の全ての線への
ＦＩＦＯテータデー力を禁止する。前記した例に対して
は、表示すべきデータが水平方向と垂直力向において２
ビツト位置に拡大されているから、Ｙアドレスは全ての
線で増大することは杵されず、１本おきの線ごとに増大
することが許される。 しかし、問題の１つは、メモリ内の１個のドツトをスク
リーン上でＸ，Ｙ方向における２ビツト位置に対応させ
るものとすると、非常に大きなドツトが得られる結呆と
なる。従って、ズーム制御ロジックはズーム倍率を指定
し、かつ最適なドツトチューティサイクルを別々に定め
るレジスタを含む。いいかえれば、２つの通常ドツト期
間またｋｔｆＣ−だ１つのドツト期間の間、ドツトをオ
ン状態にさせるために選択可能な範囲が設けられる。こ
のり方は２つの肋間以上に明らかに拡張できる。 ちょうど１期間たけドツトがオンと在るようにセットさ
れるものとすると、１個の１゛ツトが再生される。たと
えけ、単一ドツトデューテイサイクルの時に水平面＋ｖ
ｉ！か２倍×−ムに拡大されたとすると、そのドラ１Ｊ
元の線よりも２倍長いドツト列として現わねる。しかシ
フ、２ドツトチユーチー「サイクルが選択されるものと
すると、より大きなドツトが合体されて元の線よシ幅と
長さが２倍の実線として抄１われる。基本的には、メー
ムｆｔｉ制御ロジックのこの機能は実際には、この拡大
された情報をどのようにして表すのか、といえる。それ
は基本的には１００％のデユーティサイクルで発生され
るものとして表すべきか、４たは他の５０％のデユーテ
ィサイクルで発生されるものとして表すべきなのか、内
部構造としては、ズーム制御器はそのような機能の実行
を可能にさせる多数のロジックを含む。 紀３表 ｖ１メモリーｆ ｆｃｉｔ Ｖ２メモリ飴割当槙３表に
示されているように、Ｖ１メモリ１７２とｖ２メモリ１
１４のための特定の語群割当を用いることにより、ある
釉の動作を行うことができる。 更に群しくいえは、Ｘ、Ｙアドレスを指定でき、それら
のアドレスにおいて装置はＲＭＥＭにおけるＷｆ出しと
、データの表示を開始する。第１の制御語（アドレス肯
４）が与えられてデータを逆フィールドで表示させ、あ
るいＵ： ＲＮｉＥＭ ２’８からの情報を消去させ、
またはその場所では線の残りが■２で指定され不ような
分割を行わされ、制御語の下５桁のビットが１６ビツト
のＲＭ Ｅ Ｍ語を何語表示すべきかを指定する。１倍
の時にはどのような種類のズーム表示も行われず、スク
リーンを横切って４１６個のドツトが表示される。そし
て、ＲＭＥＭ語は１６トツトに一致するから、スクリー
ンを横切る１本の線上にＲＭＥＭ語が２６飴（２６Ｘ１
６−４１６ ）表示される。しかし、２倍ズームを右う
と、数１３すなわち２６を２で割った数が挿入される。 この装置はスクリーン上にカーソルを設けることもでき
る。そのカーソルにはアドレス（ｆｆｌｆ５．６で表示
されているようにＸカウントとＸカウントで与えられる
。７粗目と８番目のアドレス位置はスクリーンをＸとＹ
に分割する。それらの語は、ＸとＹＩＣＮする値を、た
とえば敷２５６がＸ分割。たゎにヵえらゎ、イ。＃Ｋｉ
ｉ’ＬＸ／ＩＪ−＾□メモリの制御の丁に２５６ビツト
走査されているものとすると、スクリーンからは数ビッ
トの間表示が消去され、それから制御器がｖ１メモリか
らｖ２メモリへ切り換えて、メモリの全く異なる部分か
らの情報を、独立して選択されたズーム倍率と、ドツト
デユーティサイクルと、正常／逆フィールドと、カーソ
ルと、背景格子とで線の残シの部分の上に表示させるこ
とができるように、セットさせることができる。各水平
帰線が終ると制御器はｖ１メモリへ戻す。 ■１とｖ２の制御メモリは全く同じＸ−Ｙアドレッシン
グ性能を有し、両者ともにＸ−Ｙアドレスレジスタ１８
４を介して動作する。しかし、■２メモリは別のＸ分割
発生能力は持たない。従って、許されているものは■１
メモリ内に１組のＸ−Ｙアドレスを持つこと、Ｘ分割を
用意すること、そしてそのＸ分割装置に達した時に出力
を■２メモリ゛までスキン７゛させることである。との
■？メモリ＆：１：ＶｌメモリでのＸ、Ｙのアドレスと
は異乃、る独自のＸ、Ｙのアドレスを持つ。このことは
、Ｖ１メモリは表示の１つの部分の走査を制御し、■２
メモリＦＪ表示の別の部分の走査を制御することを意味
する。そして、データの表される部分Ｉ；ｉＲＭＥＭの
釉々の部分からとることができる。これと同じことがＹ
分割についてもあてはまる。Ｙ方向には３１２本の紐が
あり、′たとえばアドレス飴８のために第４２香目の線
が選ばれたとすると、この紛４２の後の期間は表示ｔｒ
ｉスクリーンから消去され、割込みロジック１８２を介
してＹ分割に達したことをＭＣＵ２２に知らせる。そう
するとＭＣＵ２２はＶｌ。 ■２のメモリに新しいデータを再ロードさせる。 その新しいデータはＸ分割またけ前記動作のいずれかを
求めることができ、そうするとスクリーン上トでの表示
が行われるようになって、別のＹ分割まで、あるいは表
示フレートの終シ（垂泊帰細）まで走査が続けられる。 Ｙの時に別の割込み信号が割込みロジック１８２を介し
てＭＣＵ２２へ送られる。アドレス９は制御語２である
。この飴は４つのカーソル延長ビットすなわちＹオフセ
ット、Ｙ８、Ｘオフセット、Ｘ８と、ドツト寸法（ＤＳ
）制御語と、ズーム制御語とを含む。ドツト寸法とズー
ムとは１対１の倍率の表示を与えることもできれは、前
記したようにズームとドツト寸法その他の任意の組合わ
せを与えることもできる。従って、他の語においては、
ｖｌと■２の制御メモリは、希望の動作の選択と実行を
行うことを可能にするために必要な全ての情報を含む。 Ｘ−Ｙ分割ロジック１７８はｖ１制御メモリ１７２とｖ
２制御メモリ１７４とからの入力と、発振器１５２から
のいくつかのクロック・信号と、ｖ１／ｖ２読出し／書
込み制御器１７６からのいくつかの読出し／書込み制御
信号とを受ける。このロジック１７８は種々のカウンタ
を含み、それらのカウンタは■１制御メモリまたは■２
制御メモリからのＶ１／Ｖ２読出し／書込み制御選択情
報によって制御さＪする。Ｘ−Ｙ分割ロジック１７８は
Ｙ分割のための信号も発生ずる。この信号は１本の紳１
Ｂ（＋を介して割込みロジック１８２に結合される。Ｙ
分割の間はＭＣＴＴ２２け割込み線によりフラッグ制御
でき、かつλ４ＣＴＪ２２はＶｌ／Ｖ２制御メモリにＮ
ロードするのに十分すぎるほどの時間を有する。 Ｖ１／Ｖ２制御メモリを用いる理由Ｆ１Ｘ分割のためで
ある。Ｘ分割は非常に高速の応答を要する実時間動作で
ある。たとえば、Ｘ方向の線上の４１６個のドツトを走
査するのに要する時間は約５０マイクロ秒にすぎない。 ＣＰＵはほとＸ７ど何事でも行うのに少くとも５マイク
ロ秒要するからＸ分割のためにＣＰＵからデータを直接
と９出すことけ不１」能であることは明白である。従っ
て、ｖ１／■２制御メモリはＭＣＴＪ２２をわずられせ
ることなしにＸ分割を行う。しかし、Ｙ分割の場合には
ＭＣＵ２２がその機ｉトを実行するのに十分な時間があ
り、割込みロジック１８２からの割込信号はＭＣＴＪ２
２がその機能を実行することを１−す。割込みロジック
１８２け発振器１５５により発生される匝直帰紳信号に
よシ励振され、垂直帰線期間中は全くの無駄時間の時に
ＭＣＵ２２を７ラツク制御する。従って、帰線期間中に
画像全体を変更できるように、ＭＣＵ２２はＶｌ／Ｖ２
制御メモリを改装するのに十分な時間を有する。このよ
うに、１フレ一ム期間中および帰線期間中にメモリ内の
１個所または２個所の場所を、メモリ内の全く異なる１
組の場へ完全に切り換えられることを示すことができる
。そのような切り換えが小さな増分で行われるものとす
ると、その効果はメモリを横切る低速走査の錯覚を作る
こと、あるいはメモリを横切る「ボートホール」の動き
である。これは走査モードである。 本発明のいくつかの特徴の中には、背景格子とカーソル
を発生する能力と、背足格子とカーソルとをＣＲＴのス
クリーンに同時に表示できる能力がある。背景格子は格
子信号発生器１９８により発生される２つのドツト列と
、ＣＲＴｌＢのスクリーンに大きな格子と小さな格子と
を現わすよりなアレイとで構成される。その格子の輝度
は表示される映像の輝度よりも低いが、その映像に対し
て直接の位ｔｗｉｔ Ｈ係を持つ。 格子を形成するために、格子信号発生器１９８は大格子
形成パルス列と小格子形成パルス列とを発生する。２つ
のパルス列は発振ｆ！５１５５に同期させられ、かつビ
デオ混合器１５１に与えられて、そこでチータビチオに
混合されてから、ＣＲＴＩａに与えられて表示される。 カーソル側御ロジック２００は■１制御メモリ１７２と
、■２制（［１４１メモリ１１４と、発振器１５５と、
Ｖｌ−Ｖ２読出し／曹込み制御器１７６とからのイム号
に応答しでパルスを発生する。それらのパルスは混合器
１５１でチータビチオと混合されてから、特定のカーソ
ル記−号をＣＲＴｌＢのスクリーンに発生させる。カー
ソルはビデオデータ出力制御器と同期して同様に発生さ
れるから、その位置は表示されるデータに席に正しく一
致する。 本発明は先行技術ではこれまで利用できなかったいくつ
かの表示特徴を提供可能である。以下にそれらについて
説明する。 峡像表示の背景の性ａは的親型装置−や、ランダム１込
み装置にとってＦ１通常は問題ではない。【７かし、通
常のラスター型表示装置では、名水平走査で背景の線を
作る。この背景線を長い開発ていると眼が疲ねることが
ある。第２Ｃ図に示すように、その理由はスクリーンを
掃引するビームの強さが一様であるためである。通常の
データドット期間の一部のｒＬｉｊ、表示ビームを周期
的に消去させることにより、観測者の眼にかまるかに好
ましいハツシング幼芽を達成できることが本発明におい
て見出されている。この％徴によって白背原／黒データ
衣示のためにより均一な背景が得られ、ヌクリーン面に
ひかれた線をより目立たせることができる。このハツシ
ングは垂直線と水平線の両方により一様な外観を与える
。その理由は、ハラシンのために各水平線が先行するス
ペースと後続のスペースとから余分の幅をとシ込むから
である。こねに対して垂直線ｒｊぞのような拡幅作用は
受けｋい。ドツト期間の全社にわたって背景を白、デー
タドツト（ＲｈｉＥＭ内で１１）を黒で表示する仕りに
、期間の約６５％の間は全てのドツトを表示し、残りの
３５％を黒にする（第２ｄ図）。スクリーンに背景だけ
がある場合（通″Ａ〜のリーン）にｄ−、スクリーンＱ
」マット表面のように見える。この特徴が４いと、心間
が分離されている水平走査線の間のスペースははるかに
乱れてくる。 データ補足（Ｉ）ａｔａ Ｃｏｍｐｌｅｍｅｎｔｉｎｇ
（ＸＯＲｌｎｇ）従来の表光装置でｒ１ホストコンピュ
ータが画像繰り返えｌ〜描くサイクルｔ１比較的短いか
ら、ひきすきられた線に対して何らかの特殊処理を流す
必侠は々かったが、本発明でけ団１像をホストコンヒュ
ータから繰り返え１．描くサイクルｄあ−まり短くない
ために、画像の寿命は比較的良くて、画像を完全に描く
ことがする力に型費と々るから、ひかれすぎた線が除去
された時に元の線がｐｙ ′Ｏ：現わわるととが必被で
ある。本発明でけＲＭＥＭに１（黒いドツト）−また＆
１： ０ （ドツト消去）を仰込むことによって、ＲＭ
ＥＭにある特徴を伺力１佳、゛またけＲ１１Ｅ Ｍがら
嚇徴を消すことが可ｈト：となる。しかし、紀７ａ図に
示すようにある図の一方の側が別の図の土に重なってい
る時にＶｌ ｆｌ、ＩＩ限が生ずる。共通の側は２同省
かれるが、そのドツトは依然として値１を有する。しか
し、第７ｂ図に示すように、＋側の小さな長方形が消さ
れると、両方の長方形に共通のビットが全て零にセット
されて、大きな長方形の辺のうち小さ々長方形の辺と共
有されていた辺に間隙が生ずる。 本発明では、新たに描かれた図形をメペレータが望む場
所に正しく置くことができるように、その新たに描かれ
た図形を前に描かれたし１形に対してスクリーン上を動
かすことができるから、オペレータの手の動きに追従し
て書き込みと消去を繰り返えし行うことによシ新たな図
形の動きを処理できる。しかし不幸なことに、消去（第
７ｂ図）によって前から描かれていた図形からデータビ
ットがとられるから、前から描かれていた図形が見えな
くなることになる。 しかし、書込みと消去の代りに小さな長方形か図形の中
にＸＯＲ操作され（第８１Ｌ図）、；ｔｌｌｌ−いデー
タにより占められるＲＭＥＭ内の名ビットＬ１以前の［
（月゛まｌｊ：ｌ−月の（＋ＩＵに基づいて変更さする
。そうすると土から曹ねられている黒い紬が第Ｓａ図に
示ず１うしで消去される。しかし、小さな長方形を除去
するためにＸＯＲ操作が２回行われるとすると、元の大
きな長方形は第８ｂ図に示すＪ′うにその元の形にされ
、大すい長方形と小さい長方形との共有部分は最初のＸ
ＯＲ操作で背景の色にされ、２回目のＸＯＲ操作で黒色
に戻される。ＸＯＲのこの性質は数学において「等べき
元」として知られているものである。しかし、小さな長
方形が急速に消えたり現われたシした。シ、連続的に動
いたりすると、その一部が他の部分とは時間的に少しず
れて消えたシ現われたり１〜ても、その形をはっきりと
見ることができる。本発明のこの特徴の別の例を第９図
に示す。この例では余１めの画線３００がそれより前に
描かれている長方形３０２に交わっているのが示されて
いる。直線と長方形のこの交差に対しｌＸＯＲ操作を行
うと、交差部分が背京にとけ込んでしまうことに注意す
べきである。 背景格子 先に説明したように、ビデオ制御ユニット２６は表示ス
クリーン上に格子を形成するｌ゛ツト発生させるために
、ビデオに混合さ−Ｕるパルスを発生させることができ
る。こｉｌを鯖明するために、一連のそのようなドツト
が描かれてそのような格子のスクリーン上における効果
が示されている。 小さな格子を形成するためにずぺ−（の走査綜に小さな
ドツトが発生され、小さな格子の５倍の太き妊の大きな
格子を形成するために、十に：の小さなドツトよシも輝
度が少し高い］゛ツトか庫省線５本おきに発生される。 図示の格−ｆｔｉ、ｉｌ陥は単なる例示であって、任意
の格子間隔を採用できる。図では小さな格子のドラｌ−
３０４は背月の輝度よりも少し低く（背景のハツシング
はこの図に’： ｋｌ ７ｉ＜ していない）、大きな
格子のドツト３０６に１ドツト３０４よシも少し暗いレ
ベルで描かれでいることに注意されたい。 との格子の目的はスクリーン上に０・＜線の位置きめと
副長の目安とするために、方眼紙を模すためである。こ
の格子は格子発生器１９８（第６ピ１）によってＲＭ
Ｅ Ｍのし１形に同」υｊさせらｊするが、ＲＭＥＭに
１込−まＪ］かい。格子に−Ｊスクリーン上Ｃ（だけ現
ゎねる。このｊ：うな格子？；Ｌ ＩＭ＋形自杯の−白
くでなりｉしげならないから、現在のＦ９＋で一直視型
表示装置にはこの％徴は乃い。ランタム書込みリフレッ
シュ管＆−ｊビームの走行によシ制限されるから、その
ような％徴を有するために必要々余力なビーム走査を通
水は行うことはできをい。ｔなわち、格子を描くために
必要な余分な時間のために１仏のリフレッシュ速度が低
１し、そのために望ましくないちらつきが生ずることに
なるからである。また、ラスｌ −ＩＪフレッシュ表表
示Ｕにもこの」′うな特徴を持たない。走査変挾（非泊
祖型蓄Ｓ管）表示装置もこの特徴を持たず、その表示装
置にこの特徴を持たせようとすると、それらの表示装置
のメモリはアナロク蓄積管であるために、格子を、メモ
リに正しく協力さぜることができ々いという困難に直面
する。 里二せ誘−＝ＩＪ−ング（たりを１初料従来のグラフィ
ックス装置は表示装Ｕに送ることができるデータのどの
ような単一フレームでも示すことができるが、データを
他の部分へ変更させるたびにホストコンピュータが、表
示されている画像の一部を消去し、再び描くことを必要
とする。この操作にはホストコンビコータに加えられて
いるロードに応じて数秒間またはそれり上の時間を要す
る。しかし、本発明では変更すべき画像のために、ホス
トコンピュータから新たなＸＱ、ＹＱ座標対を受けるだ
けでよい。そうすると、表示装置はＲＭＥＭを横切って
最初の位置ＸＱ、ＹＱがら第２の位置ＸＱ’、ＹＱ’ま
で円滑に走査する。この場合、ホストコンピュータから
土も「：の座標情報を受ける以外何らの処理指令を受け
ることけ々い。メモリの観測される細切はＣＲＴの１フ
レ一ム期間（たとえば］フフレーム表示分の１秒）Ｋわ
ずかに１個または２個のドツトの相当する距離しか変え
られず、それにより変化が滑らかに連続して行われてい
るという錯覚を与えて、ＲＭＥＭの窓すなわち「ボート
ホール」が見えるようにする。これを更に詳しく説り」
すれけ、Ｘ−Ｙドツト・メモリであるＲ Ｍ Ｅ Ｍは
ドツト 作を行って貯えられている画像を表すことができ、表示
スクリーンし」テレビジョン受像機に似たモニタであっ
て、ＲＭＥＭを走査するテレビカメラに似た動作を実際
に行う電子装線を有する。フレーム表示は実際には次の
ように１７で行われる。す斥わち、ＲＭＥＭ２Ｂのメモ
リ１ｉ１ Ｙ ｏを水平方向に勧４出してから、次の線
まで下降し、帰線によシ承平の出発イ＼ン冒Ｘｏへ戻シ
、次の線の読出しを行う。 本発明では、ボートホールの特徴によってＲＭＥ−Ｍの
全蓄積領域の高さと幅の一部だけの表示を、任意に選択
した位ｆ＃Ｘｏ，Ｙｏから始めさせることができる。た
とえば、第１０ａ図に示されている長方形３２０がＲ１
１’ｌＥＭのＮＸＭイｌＩ！１１の蓄積場所の全体のａ
ｍ領域を表し、長方形３２２がスクリーン３２４の上に
表示すべき蓄積領域の一部を表すものとすると、そのよ
うな蓄積領塚は隅の座標Ｘｏ，Ｙｏにより示され、かつ
ｎ Ｘ ｍ個の蓄積場所をもむ。破線３２６で示さｔｌ
でいる隣括ず、４．、 （ｎ ｌＩＭを走査するために
、ホストコンピュータから髪求される叫−の情報はｌ’
ｌｊｉの勅たな座ｈｐ ｘ／、 、 ｙ６ ＣｌＮ５Ｅ
ＲＴ）である。 従妹のラスター表示装置ｂ′の典型的々ラスターメモリ
は、データを貯えるために紛気ティスクすなわち直列シ
フトレジスタを用いでいるから、上記のような特徴はそ
れらのラスター表示装置にＶ［おそらく省えられなかっ
た。そのようなラスター表示装置に、そのよう々特徴を
持たせることｄｌ、タイミングを考慮すると、す４わち
、名走査綜の終端にきてから兄の位置へ戻る時間が２０
マイクロ秒以下であるから、非常に困難である。直視型
蓄積管またはプラズマパネルではＲＭ Ｅ Ｍとスクリ
ーンは定義によって同一のものであるから、それらの表
示装置においてはポー］・ホーリンクは可能ではない。 ここで説明したＮＸＭのアレイは、蓄積場所の実際の物
理的なレイアウトが長方形マ） ＩＪラックス形である
ことを意味す、乙ものでけ々く、データのアドレシング
、胱出し、表示を行うやｐ方を示すだけのものである。 磁気ディスクすｋわち直列メモリを有する竹来のラスタ
表示装置でＱ、１、ボートポーリングを行うのか困難で
ある理由と同じ理由で、ズーＪ−操・作を行うことも非
常に困難で々・る。すなわち、そのようム直列メ％ Ｉ
Ｊは同期回転期間に固定され、増速または減速を杓うこ
とかできないからである。先に口８）、明したように、
旧税型表示装置けＲＭＥＭと表示スクリーンを有するが
、その２つけ実際には同一のものである。従って、この
種型式の装置によるズーム１可能能である。しかし、゛
本発明は、たとえば、表示距離にしてｉｉ！Ｉｉ ＠を
２倍に表示−すなわち２対１のズーミング−するのに必
要とする走査線とドツトのそれぞれの数の半分の走査線
とドツトでズーミングル簀を行う回路を有する。この結
果、全ての距離が２倍に拡大されているから、はるかに
答易な処理操作で表示スクリーン上に画像を描くことが
可能となる。ＲＭ Ｅ Ｍから名データビットを読出す
のに要する時間を変えるかまたｄ各ドツトを２回または
それ以上繰り返し読出し、且つ次の走査線へ移る前に各
走査線を２回またはそれ以上繰り返えすことによって、
走査速度を低下させることができる。本発明によれば、
希望する任意のズーム操作を行うことができる。たとλ
ば、本発明の一実施例では、１．５倍、２倍、３倍およ
び４倍のズームが選択されている。 再び第１０ａ図を参照する。この図では、蓄積領域３２
２は参照数字３２４で示されるようにＣＲＴ １ Ｂの
スクリーン上に１対１の尺度で示され、或は小さな蓄積
領域３２Ｂは４倍に拡大して表示されている。その他の
ズーム比を採用できることも明らかである。 分割スクリーン 多くの用途ではＲＭＥＭの種々の場所からのデータを同
時に表示したり、手近の操作を容易にするように同じ場
所の部分を異なる拡大率で表示することが望ましいこと
がある。本発明は分割スクリーン特徴を用いてそのよう
な同時表示を行うことを可能にするものであって、この
分割スクリーン技術では、ＲＭＥＭ２８の一部がＣＲＴ
１８のスクリーンの一部に拡大Ｌ７て、または拡大しな
いで表示でき、１１ＭＥＭ ２ （Ｉの他の部分をスク
リーンの他の部分に表示できる。 たとえば、第１（１ａ図において、ブロック３２２で示
されているＲ式ｉＦＭ領域の表示３２４Ｈ：１倍の拡大
率で１］われ、隅の小さな部分３３０か、ブロック３２
８で示′されているＲＭＥＭ ２８の小さな領域の２倍
ズームでのクローズアップを示ｔためｋｃ、割当てられ
る。この種の表示装置りを利用する隙にに、いくつかの
理由から、オペレータは表示芒ねている領域の１つを選
択的に走査う゛ることを赤望できる。データ１１ｉ秘４
の１つを走査しでも、表示されている他の領域に何の影
響も及はさないことに注意することＶｉ重要であ、る。 星印で示されているカーソルが拡大率が１の領域３２４
と、２の領域３３０に現われており、それらのカーソル
の位飯はＲＭＥＭ２Ｂ内の１個の仮想カーソル位置３３
２に一致する。 これらのカーソルによって２ベレータをユ図の中のデー
タを指すことができ、図に対するオペレータの向きを維
持する助けとなる。第１０ａ図に示すＪ′うな分割技術
の応用は、広い領域３２２内での位置を保ちつつ、図形
の細部を観察するのに楡めて有用である。 本発明のパン技術と、分割スクリーン技術とによって、
ＲＭＥＭ２８があたかも完全に独立したデータ図形をい
くつか含んでいるかのようにＲＭＥＭ２８を取扱うこと
ができ、スクリーンの各分割部分を、あたかも別々のカ
メラがそれぞれのデータ画像上にピントが合わされてい
るかのように取り扱うことができる。たとえは、第１０
ｂ図に示すように、ＲＭＥＭ２Ｂは次のような４つの領
域に分割できる、すなわち、（１）１ｆΔ両体コピー３
６０、（２）独立して描かれたｖ２倍両画像ヒー３６１
、（３）短いＭＣＵメツセージまたはオペレータあての
短いコンピュータメツセージのための文字数字領域３６
３、（４）画像コピーを消すことなしに表示すべき長い
メツセージを含む完全な文字数字ページ３６２がそれで
ある。スクリーン３６８は、し２倍のコピ−３６１０大
部分を位置３６５に、１倍コピー３６１の一部を狭いク
ローズアップ部３６４に、そして文字か字メツセージ３
６３の一部を帯状にしてスクリーンの最下部に３６６で
、それぞれ同時に示す３つの部分に力割されている。 ＭＣＨ２２は第１０ｂ図に示されているよう々表示を行
うのに要する■雑な］−カメラ操作」を行うのに必要な
速度と性能を有する。第１０ｂ図に示すよりなｌ／イア
ウ目、１本発明の好適な実Ｒｉ例で実除に利用される。 しかし、たとえば［カメラ−１を１ｆΔ・コピー３６０
の頂縁部近＜ ｒＣパンした時に複雑な問題が生じ、こ
の問題を処理するために、文字数字メツセージ領域３６
３が常に「カメラから離れている」ようにするようにＭ
ＣＵがプログラムされる。 このようにするのけ、ｉ’ｆｉｙのコピ一部分を横切っ
てメツセージ領域まで行われるパン操作は、スクリーン
の下部３６６で同じメツセージを見ているオペレータを
非常に当惑させるからである。 本発明の一実施例では、パン操作はＣＰＵメモリ８４（
第４図）に含まれている一連のマイクロコードを用いて
イ〕われ、ＣＰ ＴＪ ７６で実行されるが、加勢器、
レジスタ、比較器などを用いる第１１図に示されている
ような回路を用いることもできる。 以下の説明では可能なパン操作の一例を示すものとして
第１０ｂ図も禽照する。 データはホストコンピュータ１０のような制御ソースか
らＥＸＴ ＣＰＵデータバス３２に与えられ、Ｘｏ、ｙ
ｏ保持レジスタ４００に入れられる。１＃〈速さを制御
するデルタサイズレジスタ４０２へもデータバス３２か
らデータが入れられる。データバス３２からデータが入
れられる分割選択レジスタ４０４はスクリーン寸法メモ
リ４１４と、ＲＭＥＭ境界メモリ４１６と、外縁部メモ
リ４１８とをアドレスする。これらの回路は分割割込み
ロジック１８２（第６図）によって表示フレームごとに
１回作動させられる。通知を受けると、現在の位＆Ｘｏ
、Ｙｏが、使用する分割に応じて■１メモリ１７２また
はｖ２メモリ１７４へ、バス３２を介しで送られる。そ
れと同時に、位置ｘ（、、ｙ（、はテルタ動き比較器４
０８へ送られ、そこでＸＯ＋ＹＯ＋Ｘ５ 、ｙ（Ｓの値
トデルタの寸法とに応じて決定が行われる。本質的には
、その決矩二は、（１）分割選択レジスタ４０４により
選択されたＲＭＥＭ領域３６Ｉ】の境界の列側にＸｄ
＊ Ｙｏが々。 る場合にｄ゛動きは行われず、（２）Ｘ６ 、ｙ’Ｑ＝
ｘＱ 、ｙｉｌの時に動きは行われず、（３）それ以外
の時にはデルタサイズレジスタ４０２の動きは＋または
−の向きに行われて、Ｘｏ、Ｙｏをｘ′ｏ、ｙ９に近づ
ける。デルタの寸法は通常はｌＲＭＥＭユニットである
。 加算器４１０は４０６からのＸＯ、Ｙｏに、テルタ動き
比較器４０８により発生された符号つきのデルタを加え
る。その結釆は境界比較器および調節器４１２によって
調節される。この調節はスクリーン寸法メモリ４１４か
ら供給されるスクリーン３６４０寸法と、ＲＭＥＭ境界
メモリ４１６により供給される境界ＲＭＥＭ領埴３６０
と、外縁部メモリ４１８からの縁部情報とに基づいて行
われる。本質的には、スクリーン領域３６４によシ畏求
される寸法である長方形３６１は新しい位ＭＸ１０．Ｙ
′ｏへ動かすことができるが、長方形全体けＲＭＥＭの
副領域３６０の境界内に留゛まっていなけれにならない
。長方形３６７の任意の辺をＲＭＥＭ領域３６０の任意
の境界に重ねあわせることを許す任意の位置座標Ｘｏ、
Ｙｏが加算器４１０から与えられると、填界調１ｉｉｊ
器４１２けそのＸ０ｒｙｏを、長方形３６７をＲＭＥＭ
３６０の内部に完全に入れることを許す最も近い値に修
正する。夕ＩＱ部メモリ４１８は境界調節器４１２にＲ
λ（ＥＭ３６０の「外縁部」３７０について知らせる。 「カメラ」は夕１縁部を通り越してＶ２幅（長方形３６
７の高さ）だけ更にパンを行うことができる。 このようにする理由は、外縁を通りすぎる定められてい
ないメモリは常に背景の色だからである。 ＲＭＥＭ副領域３６０は外縁部として左、右および底の
３つの縁部を有するが、領域３６１は外縁部として左と
頂部の２つの縁部しか持た４い。調節された新たなＸＯ
、Ｙ６１ｄ現在のＸ Ｏ＋ Ｙ Ｏ位置４０６へ戻され
、次のフレーム割込みの時に割込みロジック１８２から
Ｖ１／Ｖ２ メ−ｖ＝ ＩＪ １７２ 、１７４ ヘ送
られる。 このように、各表示フレームは次の進んだ映像を示し、
画像はＸ Ｏ＋ Ｙ Ｏからｘ６．ｙ；、まで円滑に動
く。 ＲＭＥＭ２８は更に多く分割でき、その分割によって、
（１）ホストコンピュータはＲＭＥＭＯ中にズームの任
意の組合わせを描くことができ、それによりハードウェ
アで可６ｉ：！、であるものし１、上の広い紳囲・ の
ズームを行うとどができる。たとえば、第１０ｂ図に示
されている配信でＶ２倍から４倍（これは１ｔ・、−か
ら８仔、に等しい）までのズームを行うことができ、（
これに対してハードウェアによるズームは１倍から４倍
゛までである）、（２）文字数字（メツセージ、ブロン
ブト、ＸＹ表示、状態表示等）とグラフィックスとの多
くの組合わせを使用でき、（３）ＲλＩＥＭをりくつか
（おそらく１２またはそれ以」二）の領域に分割して、
動画からの別々の静止画を名領域に配置して、ぞｔらが
あたかも動いているように見えるのに中力な速さで領域
から領域へＭＣＵの制御の下にそわらの静止画を動かす
などの手法で、多くのアニメーション技術を使用できる
、ことになる。そのようなアニメーションは４８ ｔｌ
＆的なリンク機構の解析、患者の歩行状態の医学的研究
などに有用である。新しいデータフレームを消去し、ポ
ストコンピュータ１０で再び描くことをできるだけ迅速
に行うことにより、動きを長く行わせることもできる。 ここ壕での説明は白（０）または黒（１）のデータを指
定するために特定のＸ−Ｙメそり場所にＲＭＥＭ２８が
１ビツトだけ与えるという、白／黒表示装置についての
ものであった。しかし、第１２図に一部示されているよ
うに、本発明けＲＭＥＭのＸ−Ｙビット場所にＮビット
を割当てることによって２Ｎ色のカラー表示を行うよう
にするとともできる。たとえば、第１２図に示されてい
るように、ＲＭ Ｅ Ｍに２枚の同一のメモリボード５
００ 、５０２を用いることができる。これらのメモリ
ボードは２進テータを含む対応するビット場所を有し、
それらの２進テータは２つの並列−直列変換器５０６に
よって直列の形に変えられてから、２進デコーダ５０８
により復号される。 復号された情報は２Ｎ（第１２図では４）色メモリユニ
ット５１０から色信号を出力させるために用いられる。 ユニット５１００色レベルはＭＣＵ２２により選択され
る。その色信号出力は適当な多色表示器の駆動に使用す
るために、適当なカラービデオ混合器５１２に与えられ
る。たとえば、単一の表示においての、１つの分割部分
に使用するために１組の色がλ４ＣＵにより選択され、
他の組の色が他の分割部分に使用するためにＭＣＵによ
り選択される。各分割部分における変更は割込みロジッ
ク１８２からの１１号によシ同期させられる。たとえは
、赤、緑、青、白（背景）を表示器のグラフィックス部
分（縞ｉｏｂ図の３６４ 、３６５ ）のために選択す
るものとすると、異なる背景色を含む別の４色の組合わ
せを用いて、文字数字メツセージ３６６を強調さぜるこ
とかできる。゛まだ、種々の文字数字メツセージが生ず
るにつれて、緊急メツセージや優先度の商いメツセージ
を区別するために、ＭＣＵは更に異なる色を指定するこ
ともできる。この最後の技術は本発明の前記した１ピツ
）ＲＭＥＭ実施例でも有効である。 前記した実施例とこの実施例との大きな違いの１つは、
ＦＩＦＯｉｌ長が１６ビツトから３２ビツトに長くなっ
たことと、ＲＭＥＭビット修正ロジックが１ビツトから
２ビツトにふやされたことである。 例：Ｎ−２ 色＝Ａ、Ｂ、Ｃ，Ｄ Ｘ−Ｙビット割当（第１ビット−メモリボード５００、
第２ビット−メモリ ボード５０４） 色Ａ＝００（たとえば白−背鼠） 色Ｂ＝０１（たとえば赤） 色Ｃ＝１０ （たとえは緑） 色Ｄ＝１１（たとえは青） 第４表は選択された色コードの下に■（ＸＯＲ）の等べ
き元（ＸＯＲ操作を２回行い、元の色へ戻る）を示すも
のである。 第４表 Ａ＄Ｂ＝Ｂ Ｂ■Ｂ＝Ａ ｈ＠ｃ＝ｃ ｃ■Ｃ＝Ａ Ａ６９Ｄ＝Ｄ Ｄ■Ｄ＝Ａ Ｂ（ｐｃ＝Ｄ Ｄ■１１＝Ｂ Ｂ■Ｄ＝Ｃ、ＣΦＢ＝Ｂ Ｃ■Ｄ＝Ｂ Ｂ■Ｃ＝Ｃ あるいは、本発明は任意の直列データ蓄積装置を用いて
実施することもできる。この場合の唯一の制限は、ラン
ダムにアクセスできない走査線時間のあらゆる倍数に対
して、ぞのイΔ数に等しいＲＡＭ走査線蓄積！！−らが
Ｙ分割１のために必要となる。 たとえば、ル悪の場合における直列メモリ中の任意のヒ
ツトの遅れを２００μＢとすＺと、走査線１本の走査に
要する時間が５０μＳであるから、Ｙ分割を行うために
ｔま４走査紛ＲＡＭ蓄積セルが必要と々る。Ｘ分割も同
様に行うものとすると、２つの４走査線ＲＡＭ蓄稙セル
を必要とする。
゛までその映像を蓄積する。この表示装Ｕけ非常に抜雑
な画像を表示でき、良好な曲線を発生でき、映像のちら
つきも問題とならない。この表示装讐番コ゛過去イμ］
年間にわたって低価格のグラフィックス装置−として好
んで使用されている。この釉の表示装置の欠点としてｄ
１蓄積されている映鐵のズーム操作゛またはパン操作を
ｈえないこと、映像を蓄積【７ている螢光体の選択的消
去を行えないことなどがある。また、螢光体を用いたこ
の釉の蓄積管は、輝度が低いために映ｆＪを良く観察す
るためにｋま周囲を暗くする８嵌があることと、表示ス
クリーンの船に中心部と周辺部に劣化が生ずるために１
年に１回または２回交換する必要があることの２つの欠
点もある。蓄’ｆｔＭ ’Ｍの交換は高くつき、３年間
の交換費用は表示装置全体の最初の購入価枯の８０〜２
００％にも達することになる。 プラズマパネル装鯖−プラズマパネルは最もモー通には
５１２個×５１２個のマトリックスに配列される超小型
のネオンガス放電管より成り、上記のような表示管よシ
もはるかに明るい画像を表示するものである。しかし、
このプラズマパネル表示装置は蓄積されている映像をズ
ーミングしたりパンしたりすることができない。限定さ
れた選択消去が可能であることを除いて、プラズマパネ
ル表示装置は、各ネオン管がそのオン／オフ状態を記憶
し、画像の復籍さに対する制限やフリッカが目立たない
という面で、蓄積管表示装Ｕに類似する。 ５１２Ｘ５１２本のラスターでは曲線が多少粗雑になる
が、この種の表示装置を図形表示に用いた際の最も大き
な欠点は、パネル上にカーソル（標識記号）を設ける手
段がないことである。これに対して従来の全ての表示装
置にはカーソルを設けることができる。 走査変換メモリ装置−この技術は間接観測蓄積管を利用
するもので、画像は電荷により半導電性表面上に描かれ
る。それから充電面上を読取シビームでラスターパター
ンで掃引し、読取りビームノ出力がテレビジョンモニタ
装置に与えられる。 この走査変換技術の主な用途はヨーロッパの標準テレビ
ジョン信号（走査線が６（）０本以上）をＮＴＳＣ方式
棒準テ１／ビジョン信号（走査線が５２５本）へ変換す
ることであった。この表示装置は直視型蓄積管とはとん
ど同様に動作し、非常に枚雑なｒｉＩＩＩ像を表示でき
る。良好４品質の曲線を発生でき、種々の度合の灰色を
表示できる。 １９７３年υ来少くとも２種類のこの釉の装置が導入さ
れており、両方ともに１秒間に６０フイールド／３０フ
レームの飛越し走査映像技術を利用している。ズーム操
作とパン操作も可能であるが、この走査変換器の実効解
像度が約３００ドツト・スクエアであるから、ズーム操
作とパン操作の程度は制限される。上記の解像度では大
きなズーミングを行うにけ粗すぎる。これと比較して、
直視型蓄積管の解像度はこの種の表示装置の約２〜４倍
程度ある。この表示装置では選択消去を限定的に行うこ
とができ、映像カーソルを映像に混合させることができ
るが、カーソルが蓄積表面上に書込まれず、ビームの莱
束と、輝度偏向と、糸巻形ひずみ誤差のような多くの変
Ｕが互いに加わり合ってカーソルの位置が狂うから、カ
ーノＡ、の位置に１１３〜５％のｂ’ｔ、 Ｖ誤差が生
ずることになる。ズーム操作の時に１カーソル酌ｉ′嗣
差は史に大さくなる。［ケルファクタ（Ｋｅｌｌ ｆａ
ｃｔｏｒ ） Ｊとし１丁知られている効果である水平
線のちらつきもこの柚の表示装Ｕに固有のものである。 部列ラスター表示妓買−この表示装置Ｕ″目（集積回路
、ＣＣＤＸ＠気バブル索イその他の技術を用いる）シフ
トレジスタや、研シテイスクまたけ磁気ドラムその他の
回転装置ｄのよう４回転計Ｍ列メモリから作られる直列
デジタルメモリを用いる。この表示装置で用いられるビ
デオ１１制御ユニットは構成が比較的簡単であるが、わ
１在■］販さノ１ている装置ｕはバｙ操作、ズーム操作
あるいｋま分割スクリーン操作を行うことはでさない。 表示される画像は非常に複紺にできるが、その佃１格は
蓄積管表示装Ｕよりも少し高い。この表ボ装厄用の代表
的なドツトマトリックスは単一の２５６ Ｘ ２５６の
ラスターで、ィ０望によっては、価格は高くなるが、５
１２Ｘ５１２のラスターも得ら７＋、 ４＋ 、この表
ＩＴ” 装置１：、１’ −（： １１排仙的論理和（
以上ｘＯ１ｔという）の１↓能存しに限定さノ′１゜た
選択的消去を行うことが１゛さる。価格は２・〜３倍と
々るがカラー表万くも行うことができる。カーソルと両
縁の間にｆ曾訂誤差がほとんどない良好なカーソルを・
設を）ることかできる３、この表示装ｈ′は直列メモリ
の崗々のビットの呼出しに時間を要するからドツト書込
み速度が低く、Ｎ像亀が低い〃・ら曲綜−ニ１非常に粗
くなる。この表ント：装晶でＶ」”分割スクリーン、ズ
ーム、パン、ＸＯＲなどの操作ができない。 ランタムアクセス・フスター衣示装置−この釉の表示装
Ｍｉｊ全体と１．て償列うスター表示装りにＭＡ似する
が、ラスターを記憶するために磁気コアメ七り、４ｔ＜
１責回路メモリのようなフンダムアクセス・テジタルメ
モリを用いる。ランダムアクセスメモリのコストが低い
ことを主な理由としで、この神の表示装置は現在のとこ
ろ実用化されている。 この種の表示装ｈＪの地型的Ａ椋式は２５６ Ｘ ２５
６ビツトであるが、５１２Ｘ５１２ビツトやカラー表示
も実現可能である。この種の表示装備の主な利点はドツ
ト書込み速度と消去速度が高いことである。 この種の表示装置のその他の性能は直列ラスター表示装
置とほぼ同一であって、分割スクリーン、ズーム、パン
あるいはＸ０１ｔなどの操作のできる装備はまだ市販さ
れていない。 以上あけた種類の表示装置に関連する米国特許には＠
３３９６３７７ 、３８３６９０２ 、３９０６４８０
号などがある。 〔発明の概要〕 本発明の第１の目的は分割（スプリット）スクリーン−
分割映像表示−が可能なグラフィック表示装置を提供す
るものである。分割スクリーンとはラスターメモリの情
報の一部をＣＲＴの表示面の一部に拡大して或は拡大し
ないで表示すると同時にＣＲＴの表示面の残部にラスタ
ーメモリの他の領炒にある情報を表示する方式をいう。 本発明は上計：目的を達成するために、名ビデオ走査線
の一部分（又はＭｈの走査線群のうちの１つのクループ
であってすべての走査線ではない）でビクセルメモリの
一部のｔε」九（之からデータを読み出して第１の映像
を形成１〜、一方も走有線の残りの部分（又は全走査腺
群の残りのグループ）でデータをラスターメモリの別の
信１域から敵ｒみ出して第２の映像を形成し、とＪＩｒ
：）異なる複Ｖの映像を同時にＣＲ’ｆ’に表示するも
のであ乙。 −ま友、従来のクラフィックス装動において、（ＪＴ表
７［＜面に既に第１の図形が表示されており、この第１
の図形に第２のシ１形を結合ｆ＝Ｊ加した場合、２つの
図形の接合境界には第１の図形の外郭線かその一＆１残
留し、結合した図形が上記の夕１郭紐で分割された状態
で表示される。−まだ、この状態から−・−力の図形を
除去すると、残留していた夕１郭線も消去され残った図
形の外郭綜にギャップが生じる欠点がある。したがって
、本発明の第２の目的は枚数の図形を結合した場合に結
合境界線が残留せずに合ＪＲさｉ′＋だ１つの図形とし
て表示さ）１５、且つ合成図りしから前に付加した図形
を消去しても残留する図形は完全な夕１郭線を有するよ
うに表示するクランイック表示器Ｕを提供することにあ
る。本発明は上記の目的を速成するために、新たなグラ
フィックデータを既に表示さ７′１１いるデータに伺加
する賜自にはルｊたなビクセノ１データと既に表示され
ている吠イｙのラスターメモリ内のビクセルデータとで
排他り晶埋和処理を行うもので凌、す、１つ付加された
データを映像から削除するには同様に２つのビクセルデ
ータのυト他論理オ［１処理を行うものである。 以下、本発明を図面に示す実施ｆ１０を用いて詳細に説
明する。 〔実施例〕 まず第１図を参照する。この図にはプログラムされたホ
ストコンピュータ１０と、このコンピュータ１０に組合
わされるグラフィックス入力装置１２と、入力用キーボ
ード１４と、本発明の一実施例に従って作られた表示制
御装部１６とを含むコンピュータグラフィックス装置ｄ
が示されている。 ホストコンピュータ１０と、それに組合わされる人力様
器は、１台またはそれυ土の表示制御装Ｕ１ｕを駆動Ｊ
るために入力制御信号に応名出来且つこの入力制何１・
１６号しく一対応する信号組・を発生できるものであハ
はどのような周知の様器であってもよい。図示の一実施
例においては、表示器ｄ通報の隘４−線管（ＣＲＴ）装
置１７１８であるが、表示制餉１訣Ｍ１６によって発生
されたラスター出力に応募できる標準のテレビジョンモ
ニタを用いるとともできる。 Ｃｉ＜’ｌ’１８に加えて、表示制州１装［１６ｉ１コ
ンピユータチヤンオルアタ゛ブタ２０と、マイクロ制御
ユニット（ＭＣＴＪ）２２と、ラスターメモリ（ｎＭｇ
′ＰＷｉ ）制御ユニット２４と、ビデオ制御ユニット
ｆｆｃＵ）２６と、ラスターメモリ（ＲＭＥＭ）ｌとを
倉む。 チャンネルアダプタ２０の機能はホス；・コンピュータ
１０とＭＣＩＴ２２およびそれぞれのデータバス３０．
３２の間のインターフェースである。ホス］・コンピュ
ータ１０から受ける軸＠目、表示すべき全てのグラフィ
ックスに対して一１゛に用いらＪｔている１１〜１定様
式−（：ある。チャンネルアダプタ２０がデータを表示
制御装−１６で使用できるＪ４うにするだめに必要な調
整を行えるように作らｔｌているから、ホストコンピュ
ータとしてどのようなｆ！４ｍのコンピュータを用いる
かということけ問題で＆Ｊない。 ＭＣＵ２２はチャンネルアダプタ２０を介してホストコ
ンピュータ１０゛から情報を堀り、その情報を、それ自
体で利用できるか、ＲλＩＥＭ制御ユニット２４とＶＣ
Ｕ２６へ送ることができる情報へ変換する。 また、ＭＣＵ２２は機能制御情報を発生して、それを送
シ出す機能も呆す。この機能制御情報はＲ五ＩＥＭ制御
ユニット２４にＲＭＥＭ２８への表示情報の曹込みを行
わせる。更に、ＭＣＵ２２はＶＣＵ２Ｂへ都令も送って
、ＶＣＵ２６にＲＭＥＭ２８からの４に報読出しと、そ
の情報のＣＲＴ１８への送シ出しとの開始を行わせる。 ＶＣＵ２６Ｕ：ビデオスコープの曹込みが終シになった
ことを示し、かつよシ多くの情報を要求するために、Ｍ
ＣＵ２２へ割込み信号を送る機能も有する。 この実施例では、ＲＭＥＭ２ｇは２０４８ Ｘ ２０４
８のランダムアクセスメモリ（ＲＡＭ） −１： 、た
とえ−°グラフィックス人力装置ｄ１２で描くことがで
きるよりなりラフイックドキュメントに含まれているデ
ータに１対１の対応をするデータのピットを貯えるよう
になっている。いい力・えれば、ＲＭＥλ１２ａ内の各
蓄積場Ｄｉを入力装ｆｌ１２の特定のａ所（で対応さ−
けることができる。しかし、後で指摘するように、この
実′ＪＪ、口例Ｔけｌ尤ＭＥＭ２８の−・部ｔ１文字数
字、細々の注釈、命令などのような非図形４＊報のため
にとっておかれ為。１六、貯えられている情報の変換、
すなわち、移動、ズーム、回転などの動作をホストコン
ピュータ１０で行うことができる。第２ａ図（ラスター
メモリボード・マツプ対列香月を示す図）ｉ−よひ第２
ｂ図（ラスターメモリ会マツプ対ボート番号）に示すよ
うに、ＲＭＥＭ ２８ ）；ｊ、１６枚の）」、−用′
ア１／イに分割され、各ホードは５１２Ｘ５１２のメモ
リユニットより成っている。実除にＶｌ、それらのメモ
リユニットは、１６枚のボード上に形成したランダムア
クセスメモリであり、名ボードけ５１２ Ｘ ５１２蓄
積モジユールとして構成され、１６枚のモジュールから
なる正方形マトリックスとし、てアドレスされるように
配列されている。このようなａｔによって、このメモリ
は表示スベキグラフィックス情報のマツプに多少９Ａ
似−ｊ−るものと考えることができる。 ＲＭ Ｅ ｈｆ ！ＩＪ ｉ１１ユニット２４の主な様
ｈｈはＲ避五４２Ｂにグラフィックス缶軸を切込むこと
であり、ビデオ制御ユニット２６の主な機能はＲＭＥＭ
２８に貯えられている情報を読出して、その情報をＣ
ＲＴｌＢでいくつかのモードのうちの任沿のモードで表
示させることである。ＲＭＥＭｆｂｌＩ御ユニツＩ・２
４はある動作を実行させるように指示する悄龜を、凌）
る数のデータバイトの形でＭＣＵ２２から受け、それか
らバス３４に含まれているＸとＹのアドレス線を介して
ＲＭＥＭ２Ｂをアドレスし、ＲＭＥＭ２８内の特定のビ
ットをアドレスして「１」または「０」を書込み、ある
いはＲＭＥＭ２Ｂのそのヒツト揚出に現在貯えられてい
るデータ補数を排他的オア機能によってとる（ＸＯＲ’
ｌ ）。ＲＩＩＪＦＭ制御ユニット２４からＲＭＥＭ２
８へのデータの転送行データバス３６を介して行われる
。ＲＭＥＭ２Ｂのアドレスすべき特定のブロックｋ」バ
ス３８を通じて伝えられる７１、−１’選択によって示
もノーする。 ビデオｆｉｉ１１伺１ユニット２６はＲＭＥＭ２８ｔｊ
′庁゛よれている情報を読出［７７、選択さ−Ｆした形
式で表示する。 データｄ並列に受けられ、ＣｒｔＴｌＢへ入力させるた
めに直列の形に変換さＪする。分割およびメームｆｌｉ
ｌｌ？Ｍｉ情報Ｈマイクロｆｔ＋ｌｌ伺ｌユ＝ ツ）
２２からＶＣ（ｒ ２６へ送らｔ］、その情報に応じて
ユニット２２はＲＭＥＭ２８内の指定されたデータを選
択し、そのデータをＣＲＴｌＢへ送って表示さぜる。前
６ピしたように、ＲＭＥＭ２８内の必らゆるビットはＣ
ＲＴ １ ＢのスクリーンＶＣ表示すべきＪビットを通
常穴すが、ＲＭＥＭ２８に貯えられているあらゆるビッ
トがＣＲＴｌＢのスクリーン上のいくつかのデータ位置
を表すように表示を改変できる。こうすることによって
、貯えられている情報の拡大すなわちメームを実際に行
うことがで籾る。ビデオ制御ユニット２６は格子イー号
とカーソル信号も発生して、カーソルをスクリーン上の
いくつかに分割されでいる表示上に位Ｕさせることがで
きるようにする。 ＶＣＵ２６はＲＭ Ｅ Ｍ制御ユニッＩ・２４に消去制
御信号を与える。 ＣＲＴｌＢはラスター走査非飛越しモードで動作でき、
約９８類のレベルの灰色モードを表示できる。 しかし、本発明では６独類の灰色レベルだけを用いる。 すなわち、背景に１うのレベル、格子に２つのレベル、
カーソルに１つのレベル、データに１つのレベル、分割
のマージンに１つのレベルがそれぞれ割当てられる。こ
れらの灰色レベルはＣＲＴｌＢに加えられる種々のアナ
ログ電圧によりもちろん制御される。表示スクリーンの
ドツト解像度は水平線に沿って４１６ドツトであり、垂
直方向に３１２本の水平線である。 以下に順次説明する本発明の新規な特徴の中には、ＲＭ
ＥＭ２８に含まれているデータのうちから選択した部分
を元のクラフィックス情報と１対１の尺度で、あるいけ
任意の拡大率で表示できる性能と（ここで説明している
実施例には含まれていないが、縮小表示も可能である）
、ＣＲＴｌＢのスクリーン上の表示をＲＭＥＭ２Ｂに含
まれているデータ￥１．順次パンさせて出現させる性能
と、元の情報をす１うことなしにグラフィックス情報に
伺加データを電ね合わせることができる性能と、表示さ
れるデータに尺度が一致する背景格子を同時に表示でき
る性能と、変史を行うたびに表示全体を消して再書込み
する必要なしに、表示されているグラフィックステータ
を変更したり、別の表示を付加できる性ｉ［：とが含ま
れる。 本発明の表示装＆ Ｉｔ；ｒ 、いかなるコンピュータ
・グラフィックス装置ｄと共に使用できる本質的にはア
ドオン（ａｄａ−ｏｎ）装置で凌、って、本発明の表示
装置はいかなるグラフィックス装置で使用されるデータ
様式を取り出１−で、この様式を一般に使用される直視
型蓄積管−ヒシ（二ではなく、ＣＲＴのスクリーンで表
示できる特定の様式に変換できるのである。また、この
表示装置は情報を拡大制御することもでき、そのために
たとえばデータをスクリーン上で水平方向、垂直方向下
向きに分割でき、まｋはスクリーンの区画に分割できる
。本発明はデータの容易な修正と、グラフィックスの全
体のしイアウドを横切って、表示された「窓」をパンす
ることを可能とする。また、本発明の表示装Ｕは窓と等
価のものを非常に大きなデータベースを中心として動か
すことも可能とする。その窓をｉｔたな位置へ動かすた
めの蒲令はビデオ制御ユニット内のアドレスレジスタを
進マぜ、メモリの新しい部分を読出させてスクリーン上
に表示させる。これは大きなステップで行うことができ
、あるいは非常に小さなステップで行うことができ、そ
れによりデータベース全体にわたって連続的に動いて見
えるようにしてパン動作を行わせる。 チャンネルアダプタ２０はホストコンピュータ１０に対
するインターフェースとしての機能と、ＭＣＵ ２２と
ＲＭＥＭ制御ユニット２４およびビテオ制徊ｌユニット
２６に対するバッファとしての機能とを呆す。ホストコ
ンピュータ１０はデータチャンネルを通じて情報を２進
メツセージの形で送るが、ＭＣＵ２２はデータを認識で
きるようにプログラムされ、選択された分割と適切なズ
ーム倍率でＲＭＥＭ２Ｂの選択された領域内のデータを
表示するようにＣＲＴ１８をセットさせることが？″き
る。 ン欠に、データはＲＬｉ Ｅλ’祐１１忙１１ユニツ）
・２４を介してｌ七Ｍ Ｅ ＦＪハ１に入力され、ビデ
オｆｌｉｌ制御ユニット２６＆、ｉＲＭＥＭ２８を柄え
ずｔ先出して、そのデータのゴ釈択部分なＣ１ｔＴ１８
に表示する。 データが１村ｊｉＥＭ２Ｂに入Ｊ１られると、′Ｐ、Ｉ
ＣＵ２２Ｑ」そのフーータＶ（対し７てそわり上の働き
かに″）シを行わず、ビテオＳｔｉ制御ユニット２６か
余分の情報を必要とする時には、（”：Ｒ１’の可トレ
ースの間にλｆＣＵ２２の動４′１−を中断塾ぜて必伎
な情報を要求する。そわからＭＣＵ２２ ｉｌその情報
を処ＮしてＶＣＵ２６を更新させる。ＭＣＵ２６へのロ
ードに続いて、ＭＣＴＪ２２ｉｔ ＲＭ Ｅ Ｍ制御ユ
ニット２４に制御ｌ情報を仕納できる。たとえＶよ、あ
る位＠Ｘ−Ｙまで行ってそこにあるキャラクタの線をひ
くことを都令するデータをホストコンピュータ１０から
表示装Ｖ）へ入力さぜるものとすると、その情報けλｆ
ｃＴＪ２２によって消化されて、それに苅応する命令が
ｌ Ｍ Ｅ Ｍ制御ユニツ］・２４へ与えらノする。そ
うするとこのユニット２４番士動作中と々ってその機能
を行い、その命令が完了されるまでＲλＩＥＭ２Ｂにデ
ータを入力させる。 後で詳しく説明するように、データは次のような２種類
のモードでＲＭＥ［Ｂに入力させることができる。１つ
のモードはメモリ内に線をひくことであり、もう１つの
モードはメモリ内にデータのソリッドブロックをひくこ
とで、このモードはジグザグ動作モードとして識別され
る。このジグザグモードは文字数字情報を入力させるた
めに主として用いられる。しかし、このジグザグモード
は任意のｍ類のデータの長方形ブロックをひくために使
用することもできる。たとえば、ＲＭＥＭ制御ユニット
はメモリの領域を、Ｘ方向にＰピット、Ｙ方向にＱビッ
ト、ジグザグに制御するように設定できる。 次に第３図を参照する。この図にはチャンネルアダプタ
２０の主な動作部品がブロック図で示されておシ、それ
らの部品は直りメモリ呼出しくＤＭＡ）アドレスレジス
タ５０と、コンピュータチャンネル制御ユニット５２と
、双方向データノ（ツフア卦よび制御ユニット５４と、
データバック７５６と、三状態データバッファ５８と、
装置ηデコー ドユニット６０と、バッファ６２とであ
る。前記り。 たようｔ（、チャンネルアダプタ２０け衣７ド装置に用
いられる特定の袖知のホストコンピュータに適合するよ
うに設計される。ＤＭＡアドレスレジスタ５（Ｎ：１コ
ンピユ一タＤＭＡアドレスバス１１を介してホストコン
ピュータ１ （ｌに結合さｉする。チャンネル制御ユニ
ット５２と、双方向データバッファおよび制御ユニット
５４とは、コンピュータデータおよびＩ１０制軸バス１
３によってホストコンピュータ１０に結合される。外部
ＣＰｔＪアドレスバス３０は装−デコードユニット６０
を介してチャンネルアダプタ２０に結合され、外部ＣＰ
Ｕデータバス３２はデータバッファ５６と三状態データ
バッファ５８を介してチャンネルアダプタ２０に結合さ
れる。チャンネルアダプタ２０はバッファ６２とバス３
３とを介してＭＣＵ２２にも結合される。 ユニット５０，５２．５４はホストコンピュータからデ
ータを受けて、そのデータをＭＣＵ２２へ入力させるの
に適当な書式に：に侯する機能と、ＭＣＵ２２からのデ
ータをホストコンピュータのデータ書式に変換する桓ｔ
ｈＬとを主としで実行する。Ｄλ１人アドアドレスレジ
スタ５０って、本発明の装ｍｌｔ」、ホストコンピュー
タ１０の動作を妨け々いように、サイクル／メチ−リン
グ技術（ｃｙｃｌｅ／ｓｔｅａｌｌｎｇｔｅａｈｎｌｑ
ｕｅ）を用いてホストコンピュータ１０とデータのやシ
とシを行うことができる。こうすることによって、ホス
トコンピュータが本発明の表示装置と常に結合状態にあ
ることが防かれる。その結果、ホストコンピュータ１０
は１６台１での表示装置を同時かつ容易に取シ扱うこと
ができることに々る。 データのやりとシを行うためにし１１、ホストコンピュ
ータ１０はそのメモリの特定の場所に１に報を単に置き
、表示装置にその賜Ｆ９［を知らせるだけでよい。そう
すると、本発明の装ｆＭ＆ｊホストコンヒュータのメモ
リと定期的に交信して、その情報を更新したり使用した
りできる。こうすることによって、ポストコンピュータ
を本発明の装置に組合わせて使用すると同時に、他の装
置Ｌｔにも糾合わせてその装−゛に（Ｕ・用できること
になる。仇っ１、コンビュータナヤンネル制御ユニット
５２ ハ２ 台ノコンピュータの指名によシ指揮される
ロジックで主とし″（−構成゛され、ｙｃｌＪ２２＆・
らホストコンビシータ１０に結合さｉｔているバスを制
側１するように機能する。このようにすると、ホストコ
ンビシー・−タ１０が他の内部目的のためにバス１３を
用いている時に、本発明の表示装Ｕがぞのバス１３を使
用することが１ｆｆｌｌ止される。−＆ｆｃ、コンビュ
ータナヤンネルｓ＋＋ ｍ＋＋ユニソ！・Ｓ２Ｕホスト
コンピユータ１０がｌｙｉ ＣＵバスの動作を妨けるこ
とを防ぐ。 三状態データバツンア５８は、データを゛転送しない時
に送信端またけ受信端に負衝をかけることなしに、同じ
バスによってデータの送出と受（ｉｂを行えるようにす
る装置である。 装り−テコートユニット６０は、ＭＣＩ）２２がある指
定されたｉｂ作をｂえるようにするように、ブヤンネル
アタ゛ンタに入れられるデータと、ブヤンネルアダプタ
から取出されるデータとを佇弓するために動作するとと
もに、情報がある特定の装置へ送られてきたことをその
装置に知らせるようにも動作する。また、ユニット６０
け情報を送り出すことをある特定の装置に知らせるよう
にも動作する。 バッファ６２は双方データバッファ５４とともに動作し
て、三状態バッファ５８がホストコンピュータ１０とＭ
ＣＵ２２との間でデータを転送させるために作動できる
か否かを決定する。双方向データバッファ５４は入来し
たデータがコンピュータのチャンネル制御ユニット５２
のためのものであるか否かについても決定し、もしそう
であれにそのデータをユニット５２に直接入れたり、Ｄ
ＭＡアドレスレジスタ５０に入れたシ、あるいは双方向
データバッファへ入れる。ユニット５４は１組の三状態
バッファと、種々のｆｔ１ｌＪ ｅ４ｉロジックおよび
蓄積レジスタとで構成さｉする。 第４図にはＭＣＵ２２の主な部品がブロック図で示され
ている。このユニット２２け３つのバッファ７０，７２
．７４を含む。これらのバッファは中央処理ユニッ）
（ＣＰＵ） ７６のレベル変換器およびアイソレータと
して機能するとともに、ＣＰＵ ７６からの外部からひ
き起された擾乱を分＾ηさせるようにも４表能する。こ
こで説明している実施例では、ＣＰＴＴ７６はインｆル
（ＩＮ’ｌ’ＥＬ）８０８０ｖイクロプロセツサで構成
されるが、その他の適当な種類のマイクロブロセツツ、
マイクロコンピュータ、ミニコンピユータ、コンピュー
タや、結線された論理回路をも使用できる。この時に考
慮すべき事はピクチャー修正の速度対コンピュータの速
度である。 状約ランチ１８は一連の市販されているラツチンク装置
より成ｆｉ、ＣＰＵデータバスのモニタに用いられる。 ＣＰＵメモリ読出し／書込み（Ｒ／Ｗ ）および更新ユ
ニット８０は、ＣＰＵデータバスとＣＰＨの状態のモニ
タと、外部メモリの制御器をモニタするために用いられ
るいくつかの集積回路で構成される。たとえば、ＣＰＵ
がそのメモリからある特定の情報バイトをとシ出す必豐
が生じたとすると、ＣＰＵはその情報を双方向データバ
ッファ８２およびデータバス３２を介して、続出し／書
込みおよび更新ユニット８０へ送る。その情報はデータ
バス３２を介してＣＰＵメモリ８４にも送られ、そのメ
モリから希望する情報を読出させて、その情報をデータ
バス３２と双方向データバッファ８２とを介してＣＰＵ
７６へ送シ、そこで消化される。 ＣＰＵ７６のある特定のサイクル期ＴＩ（この期間は前
記インテル８０８０マイクロコンピユータ・システムマ
ニュアル（１９７５年１月）にお−いて定められ 。 ている）の間にＣＰＵ７６がメモリ８４からの情報を必
要とする場合には、その情報はデータ語で出力され、Ｒ
／Ｗおよび更新ユニット８０はデータバス３２に同時に
送シ出されたアドレスを介してメモリ８４へ行く。それ
からユニット８０はメモリ８４０バイトの１つをアドレ
スし、それらのバイトを双方向バス３２と双方向データ
バッファ８２とを介してＣＰＵ７６へ送る。そうすると
ＣＰＵ７６はその情報を内部で消化し、そのサイクル期
間中はその動作を続ける。メモリ８４はタイナミックＲ
ＡＭであるからリフレッシュせねはならない。このリフ
レッシュはユニット８０に含まれているリフレッシュロ
ジックによって、リフレッシュアト【／スレラスタ８６
の自答を増加させて、メモリアト【／スマルチプレクサ
８８がレジスタ８６の出力を選択するようにマルチプレ
クサ８８を作動させることにより行われる。レジスタ８
６のその出力はメモリ８４をもう１回ザイクルさせる。 いいかえれば、要求されたデータのＣＰＵ７Ｂへのあら
ゆるＴ１人力に続いて、Ｒ／Ｗおよびリフレッシュユニ
ット８０はメモリ８４をリフレッシュさせる。 メモリ８４はＣＰＵ７６により常に読出されているが、
メモリ８４Ｈザイクル分割式にリフレッシュユニット８
０によってもリフレッシュされる。このリフレッシュ動
作をどれ位迅速に行うかの仕様は、メモリとして使用さ
れる特定のＲＡＭによって指示される。 メモリアドレスマルチプレクサ８８は外部のＣＰＵアド
レスバスとメモリアドレス線を優先的に結合するが、メ
モリ８４を定期的にリフレッシュせねはならないから、
メモリ８４への入力端子からアドレスバスを周期的に切
り離し、その代りにリフレッシュアドレスレジスタ８０
をそれに結合させるために何らかの方法があるに違いな
い。このことは線８９に与えられたリフレッシュ信号に
応じてアドレスマルチプレクサ８８が演する役割である
。リフレッシュアドレスレジスタ８６は０から６４まで
増大するレジスタ列より成シ、絶えず循環してＣＰＵメ
モリ８４をリフレッシュする。玉状態アドレスバッファ
９０はＣＰＵ７６がそのメモリ８４の中の特定の場所を
アドレスすることを可能にするが、ＣＰＵ７６がアドレ
スバス３０を通じて外部信号をロードされることが阻止
される。 ＲＭＥＭ制御ユニット２４の主な部品を嬉５ａ図にブロ
ック図で示す。それらの部品はＣＰＵデータバッファ１
００と、動作中論理ユニット１０２と、装置デコーダ１
０４と、バッファ１０６と、破線１０８で囲まれている
サブアセンブリとである。このサブアセンブリの中には
ＲＭＥＭ制御レジスタと、読取−修正−書込み制御ロジ
ックとが一般に含まれる。 また、ＲＭＥＭ制御ユニット２４には１６対１ビツトマ
ルチプレクサ１１０と、アドレスレジスタ１１２ト、リ
フレッシュアドレスレジスタ１１４ト、１６者択一すな
わち１６消去ユニツト１１６と、玉状態データバッファ
１１８と、玉状１に！２対１マルチプレクサ１２０も含
′まれる。ザブアセンブリ１０Ｂはジク゛ザク′および
ビット流ｆｉｉｌＪ御論理ユニッ１１２２と、８分目ｔ
ｊｌｌ ？１１４ルジスタ１２４と、Ｘ−Ｙアドレスレ
ジスタ計数割切１−ニット１２６ど、データ方向バッフ
ァレジスタ１２８とデータ方向シフトレジスタ１３０と
、曹込み制御レジスタ１３２と、ビット変更子ＲＯＭ１
３４とが含゛まれる。 データバッファ１００はどのユニッ【・における擾乱も
他のユニットに加えられないように、ＣＰＵ７６をＲＭ
Ｅλ１制御ユニット２４から単に分＾「させるだけであ
る。ＤＪ作中論理ユニット１０２Ｆｉ１０２Ｆｉから、
ユニット２４へのデータ送出を同期させるためにプログ
ラミング機能を実行する。動作しているＣＰＵプログラ
ムは、データのあるビットまたはある数のビットを何ら
かの′＋９方で変更することをＲＭ ＥＭ制御ユニット
２４に命令し、そのプログラムがその命令を与える時に
ユニット２４はそれ自身を分離できることができなりれ
ばならず、その動作が完了するまで中断されない。いい
かえれば、Ｊ 命令がひとたび発せられると、
動作中フラッグがセットされて、ユニット２４が指定さ
れた特定のビットの変更を終えるまで、ＣＰＵ７６がそ
れり土命令を出すことを阻止する。しかし、動作の終了
に続いて、動作中フラッグがリセットされてＣＰＵ７６
が命令を再び発することができるようにする。 動作中論理ユニット１０２はＣＰＵに対してＲＭＥＭ制
御ユニットの初期手順論理ユニットとして機能し、ＲＭ
ＥＭ制御ユニットが動作中であるか、またはそれ以上の
命令を受けることができるかを示す。 装置の復号ユニツ）１０４ｉｉ１台かそれ以上の市販の
デコーダを含む。それらのデコーダは外部ＣＰＵアドレ
スバス３０に接続され、それに加えられた信号を復号し
、データバス３２を介してデータを受けるために特定の
出力装面を選択する。たとえば、ユニット１０４の”４
Ｍ号された出力が実際に［出力装ｆｆＸＪであるとする
と、その出力製筒は動作可能状態にされて、データがデ
ータバス３０を介して加えられる。いいかえれば、この
極月動作によって、Ｃ１）ＴＪが全ての必要な制徊ｌ情
報をｎ、ｒｖｉＥＭ市制御ユニットにロー１゛させ、か
つユニツ］・２４のそれぞれのｔｂｌｌφ１；ｌ／シス
ター！ ｆｃ ｉＪ：アト“レスレジスタヘロードする
ことが可能にされる。 ここで歓明【７ている実施例で用いられる特定のり号構
成を第１衣に示す。 第 ｌ 衣 一ドする ロード一ノ“る。 ｘ−Ｙアドレスレジスタからは２４ビツトバス１１３が
出され、８ビツトバスが玉状態バッファ１１８に入る。 ビデオ制御ユニット２６内の同様な玉状態バッファによ
って、ＲＭＥＭ２８と交信するために同じ線を使用でき
ることになる。２対１マルチプレクサ１２ｏｍ三状態装
置で、ｘ−ｙアｌ゛レスレジスタ１１２から七ノ１を駆
動する１２本の線を有し、６本の線が更新アドレスレジ
スタ１１４からの入力である。バス１４０は両方向へ延
びる約３０本の綜を含む。そのうちの４１１１本かの線
はＲＭＥＭ制御ユニット２４からビデオ制御ユニット２
６へ与えられる制御信号を取り級い、他の倒木かの線は
ＲλｆｆＥＭ制御ユニットへ戻されるＲＭＥλ１制御信
飼を取り扱う。バス１４０は、ＲＭＥＭ制御ユニットと
ビデオ制御ユニットで共通に使用されるバス１４２の使
用のし先１−位を定める。 バス１４４！″ｔ７綜バスであって、ＲＭＥＭのうちレ
ジスタ１１２によりアドレスされる部分を選択する。 このレジスタ１１２はＲＭＥＭ２８内の１６ビツト長飴
ヲアｌ−’レスする。１６文１１ヒツトマルチフレク３
９− サ１１０はデータ出力ビットセレクタと１７で機能［７
，１６ビツト語のうちの特定のビットを変更するために
選択可能にする。実行できる変更の柚類は、（１）通常
の表示モードでは白い背景上の熱いドツトと「７て示さ
れる「１」状態をビットにとらせることと、（２）ドラ
１を背景の色にさせる［消去−１（背νか白であれば、
ドツトは白いドラ］・にｈるか消失するかである）と、
（３）スクリーンが現在熊いスポットを有する時はドツ
トをＸＯＲすること（黒いスポットのＸＯＲ，論理「１
」はそのスポットを白論理「０」にし、これとは逆にス
ポットが白い時は、そのスポットＨ’、 ＸＯＲされて
白いスポットは黒くされる）。それらの１込み制御は第
２表に示されているようにしてコード化されるビット変
更子ＲＯＬ１１３４により婁行墳れる。 ７１２、−７−″ 一７″′− ４０− 第 ２ 表 菌２表でｒＺＺＭＪとして示されている欄は書込み制御
ｌ／レジスタ３２の［３−１出力端子に生する信号の１
理状態を表し、ｒＤ／１１７Ｊけシフトレジスタ１３０
から紗１１１を介してＲＯＭ１３４へ入力される信号を
表し、１”Ｄａｔａ Ｉｎｊはマルチプレクサ１１０か
ら線１０７に与えられる信号を表し、ｒＢ１ｔ２Ｊと「
８口０」は書込み制＠４ルジスタ１３２の最下位ビット
位置からの信号入力を表す。［ＤａｔａＯｕｔＪ欄はＲ
ＯＭ１３４により紳１０９へ出力される変更されたデー
タ出力を表す。初めの１６個のコードは非ジグザク七−
ド動作に対応し、次の１６個のコードはジグザグモード
動作に対応する。 通常の曹込みモードで動作している時は、ＲＯＭ１３４
はマルチプレクサ１１０からその線１１１７に与えられ
たデータをとり、そのコードと書込み制御レレジスタ１
３２から受けたコードによって、そのデータ線が１０９
にあるデータを変更するか、そのデータを全く無視する
〃−を決定し、「１」また４ｄ ｒＯＪを発生し、あ不
いはデータ入力を調べて、それとは逆である変更された
データ出力を送シ出す、すなわち、その変更されたデー
タはＸＯＨされる。 ジグザグモードで動作する時は、メモリ内に含まれてい
るデータの全体のブロックを変更できる。 このジグザグモードによって、その左上隅でアドレスす
る必要があるだけであるデータの特定のブロックの変更
を可能にする。ひとたびアドレスされると、ジグザグモ
ード制御用の電子回路は、ブロックの左上隅を識別する
ある特定のＸ −Ｙ場所でメモリのアドレスをスタート
させ、かつ、指定されたＸカウントの終シに達するまで
Ｙ方向にカウントダウンし、それからＸ方向に１だけＸ
カウントを増加させ、指定されたＸカウントになる壕で
カウントをＹ方向に増大させ、Ｘカウントを１だけ増大
させ、Ｙ方向にカウントダウンさせる等の動作を、ブロ
ックのＹ長とＹ長が共になくなるまでくり返えさせる。 ブロックのＹ長とＹ長がなくなった時には動作は停止さ
せられる。 たとえば、ジグザグモードブロックを用いて文１
字Ａを小さな寸法、たとえば５×７ヒツトで作る
ことができ、または表示スクリーン全体の寸法で作るこ
ともできる。しかし、文字数字コード化されｆ（１’ｊ
ＯＭチップを用いるものとすると、５×７マトリツクス
は表示スクリーン全体を占めるように拡張することば容
易にはでれない。 従つ゛て、本発明マ゛は文字社字の寸法についての市１
１限は４い。唯一の制限は、貯えられている数字がたと
λけ３×３ピツトというように非常に小さいものとする
と、キャラクタを適切に描くことが困難なことである。 従って、スクリーン上に描かれる文字舷・字キャラクタ
の寸法につい°Ｃはほぼ完全な自由が許され、そのため
にＭＣＵの制御プログラムがそれらのキャラクタの発生
を割合に容易にするものである。このモードでは、黒い
長方形を描キ、かつてマトリックスキャラクタデータに
対してＸＯＲの操作な細すことにより、白地に黒いキャ
ラクタを発生したり、黒地に白いキャラクタを発生する
ために同じデータを用いることができる。 本発明のＸＯＲ操作ができることによるもう１つの利虚
１、キャラクタ線または陰をつけられたブロックが別の
紛または別の図の上に書かれる時に、そのキャラクタを
消去すると他の線または他の図が再び現われることであ
る。たとえば、図面中の倒木かの線の上にテキストが重
なシ合うようにして、テキストを図面の上に鰺くことを
選択できる。 これによるＩＱ−の影響は綜がデータを横切る場合にそ
のデータが補われることである。しかし、テキストをど
けると元の図が元の形で杓び構成される。これは本発明
の大きな利点でを・る。 データ方向バッファレジスタ１２８は保持レジスタであ
って、レジスタ１３０内の情報を破壊することなしに使
用および再使用可能とする。そのレジスタは、データ方
向シフトレジスタ１３０へＣＰＵにより１回だけロード
できるが何回も使用できるようにするように、ビット流
モードでの動作のために必要とされる。 ジグザグおよびビット流制御ロジック１２２は８ビツト
レジスタ１２１と、別の８ビツトレジスタを含む。レジ
スタ１２１はデータバッファ１００からＹ長を受け、別
のレジスタはバッファ１０口からＹ長を受ける。これら
２つのレジスタの組合わせはジグザクモード−１１作で
カバーすべき最大面積を示す。 いいかえれば、Ｘ方向とＹ方向にど１１だ（〕の面積が
あるかを示す。ジン゛ザグ励作が始まる時には貯えられ
ているデ〜りの上左隅から動作がスタートする。 レジスタ１２３に含まれている情報は二重の目的を果す
。ジグザグモードではレジスタ１２３はジグザグブロッ
クのＹ長を与えるが、ビット流モードではこのレジスタ
は情報のどれだけのビットを変更すべきかを示す。たと
えは、レジスタ１２３内の１カウントによって情報のた
だ１つのビットが変更され、その後でＣＰＵ２２に動作
が完了したことを知らせる。同様に、８カウントの場合
には８ビツトが変更され、そしてＣＰＵ２２に動作が完
了したことが知らされる。 Ｘ−Ｙアドレスレジスタカウント制御ユニット１２６に
は、ジグザグおよびビット流側（ｉ１１ユニット１２２
と８分円制御レジスタ１２４とから情報がロードされる
。ユニット１２２をユニット１２６に結合するバス１２
７けジグザグモードＹ上昇線と、ジクザグモードＹ下財
線と、シブタフモー１’Ｘ上昇線とを含むＹ上、Ｍ心）
：１高１７ベルにされた時にカウント制御ユニット１２
６がＸレジスタを上方へカウントするように指示ｌ〜、
Ｙ下トａ ＆ｐ ｉｔ、 ｙ：１ ＋・ベルにされた時
にＸレジスタを下方゛ヘカウン１するようにレジスタに
指示し、Ｘ上昇ｗ ｉｔ篩１／ベルにされた時にＸレジ
スタを上方へカウントするようにレジスタに指示する。 ジグ巾りモードにはＸ下降はない。 ８分円制御レジスタ１２４にＶＪ’、 ％ ｌＩｉ制御
ナコードユニット１０４から綜１１９を介して受けた制
仰仙号に応じて、データバス３３を介【７てデータがロ
ードされる。このレジスタの下６桁のビットは装ｂ′が
ジグザクモードで動作してい衣い時に制御する。 すなわち、Ｘ−Ｙ７ドレスレジスタ１１２がどのように
カウントするかを示す。たとえば、レジスタ１１２はＹ
上列方向、Ｘ下降方向、Ｘ上昇方向、Ｘ下降方向にカウ
ントする。 ｌ／レジスタ２４の最上位のヒツトは綜１２５に出力さ
れ、そのビットがセットされた時は、そのビットはユニ
ット１２２をビット流モードで動作肯ぜる。 レジスタ１２４からの別のビット出力＆−］：Ｘ上Ｊｆ
、 ／下降（ＸＩｌ、／Ｉ））ビット１゛、このビット
はセット／クリヤさＪｌだ時にレジスタが上列、／下降
方向にカウントすることを示す。ピッ１−ＸＡＯがセッ
トされた時は、そのビットはバス１１１に「０」があれ
ばレジスタ１２４内のＸ（１／’ｆ）ビットの状態に応
じてＸレジスタを士昇カウント、または下降カウントさ
せる。 すなわち、ビットＸＡＯはＸＵ／Ｄにより示されるよう
にＸＡＯはバス１１１に存在するｒＯＪに対する作用を
意味する。こｉｔとは逆に、ビットＸＡ１ ｋ：ＩＸＵ
／Ｄにより示されるように、バス１１１に存在する［１
−１に対する作用を意味する。両方のビットがセットさ
れると、ＸＵ／Ｄの状態に応じてＸレジスタに作用させ
る指令が常に色る。ＹＵ／Ｄ ｉ、Ｊ、ビットＸＡＯと
ＸＡＩがＸＵ／Ｄに対して持っているのと同じ制御機能
を、ピッ）ＹＡＯとＹＡｌに対して有する。 この機能の目的けＲＭＥＭ２８内の独特のビットをアド
レス可能とすることではなく’、ＣＰＵ２２ のｉ＋＋
ｍｌプログラムが、ＲＭＥＭ内のある数のピッ）全変
更することを望んでおり、かつ特定のアドレスでスター
ト１−２でそこから任意の方向へ行くことを望むことを
示すことができるようにする。これはそれ」２Ｊ上のＸ
アドレスとＹアトｔ／スを与えることなしに、任意に接
続される図を描くことを可能とする。従って、Ｘ、Ｙ座
標の再ロードにけ３２個のデータビットを要するのに対
して、上記の方法は１つのデータビットを使用するだけ
であるから、十分な時間がとられる。このように、８分
円制御レジスタ１２４はデータ方向レジスタ１３０に組
合わされて、ＸＵ／Ｄとそれに組合わされるＸ作用とＹ
Ｕ／Ｄおよびそれに組合わされるＸ作用との制御のｉ
下に、ｘ−ｙアドレスレジスタのカウントを行
えるようにし、かつ書込み制御器のｔｌｊｉ御の下に上
記の作用によって到達した場所でレジスタ１３２はビッ
トを変更する。 スキラフパターン制御ユニツｌ−１３８はアドレス入力
とデータ入力に応答して信号を発生し、その信号を線１
１５を介してユニット１１６に与える。その信号は指定
されたパターンにおけるＲＭＥＭピッ □ト変更動作を
禁止する。動作はＲＭＥＭ２Ｂに曹込むべき広範な＃類
の破線の発生を簡単にする。４諌株的な図に破綜を使用
することがその４Ｌすな用途の１つの応用である。別の
応用はプリント回路板の一ト面図と下面図に赴いて一致
する２本の線である。抜者が２柚類のパターンとして掻
かれる場合には、２本の線の重なり合いは重なり合つで
いない２本の線とけ区別される。 要約すれば、１ＪＳｂ図に示されているスキップパター
ン制御ユニット１３８は８ビツトメモリユニツト１５０
を含む。このユニット１５０はその中に一連の７ビツト
カウント値としてパターンを有する。 それらのカウント値は呼出されて、あふれたカウント値
はカウンタ１５２にロードされる。あぶれが生ずると、
メモリの８番目のビットが調べられ、そのビットが「１
」の時はパターンを終らせ、レジスタ１５４内のスキッ
プパターンメモリアト【／スがＭＣＴＴ ２２によりロ
ードされた値へ戻される。８番目のビットが「０」の時
はレジスタ１５４は１だけ増加させられ、新たなカウン
ト値がカウンタ１５２にロードされる。 ユニット１１６への禁止入力（線１１５土の）が、スギ
ラフパターンスタートアドレスをし・ジスタ１５４にロ
ードさせる時に、Ｐ１ｒｃＵ２２によシ県止されないよ
うにセットされる。その靭で、カウントのあらゆるあふ
れによってｉ面理ユニット１５６６１゜［１」に等しい
８番目のビットが現わｉするまで、禁止信号フリップフ
ロップ１５８をオン−オフさせられる。この動作パター
ンはＭＣＵ２２が新しいスタートアドレスをセットする
まで続けられる。ＲλＩＥＭビットの変更のあらゆる企
てに対してカウンタ１５２ｔ、ｉ：１ずつカウント値を
増加させられる。 従って、スキップパターンメモリに一連のカウント値を
持たせることによシ（その最稜の１つは「１」に蝉しい
８番目のビットである）、失われたビットの可変モジュ
ロを有するＲＭＥｂｉ ２ Ｂに線を書込むことが可能
であることかわかる。この動作の結果を第２ｆ図に示さ
れているスキップパターンメモリ値に対して第２ｅ図に
示されている。 ＲＭ Ｅ Ｍから図面を消去し、かつ部分的に消去され
ている重なっている図を持つ問題を解決するために、モ
ジーＩロ２ス八ツブ技術を紹込むことができる。との技
術では偶数（゛または奇数）の蓄積場所に番）を占めて
いる一連のドツトと［７て紗を１くことができる。もし
これが行われると、その綜＆：Ｊ１、奇数（−よｆｃ
＆Ｊ偶数）の蓄積場所だけに書込−まれている別の重な
り合っている線とは、決してぶつからない。 ｉ：ｇｓｂ図に示されているように、ＭＣ口がバス３３
を介（７てモジュロ２保持レジスタ１６０にロードしテ
、偶数ス代ツブ（剰余−〇）、奇数スキップ（剰余−１
）を作り、またはスキップを行なわない。 １１３１１３上のＸ、Ｙアドレスを用いてマルチプレッ
クスユニット１６２１１．、８分円制御レジスタ１２４
により綜１６４に与えられるＸ−Ｙメージャー信号の値
に従って、Ｘ軸またｄＹ軸を主軸として選択する。モジ
ュロ２剰余ロジツク１６６は主軸値を２で割り、Ｌ／レ
ジスタ６０の出力と比較させるためにその剰余を出力す
る。比較器１６８は、剰余がレジスタ１６０により求め
られた値となった時に、モジュロ禁止信号を線１６９に
与える。このモジュロ分止信号はゲート１７０において
スキップパターン禁止信号とともに論理和操作される。 この手法はモジュロＮ＝３．４等に容易に拡張できる。 本発明は回路のレイアウトが両面に行われるような、プ
リント回路板の股引のレイアウトのためにしばしば用い
られる。この特徴は、プリント回路板の両側の線をぶつ
かシ合うことなしに単一の表示で示すことを可能にする
点で、特別の応用性を有する。 １ 更に詳しくいえは、プリント回路の上
面に偶数の蓄積場所を割当て、下面に奇数の蓄積場所を
割てることにより、上側と下側との回路線を一致させる
ことができ、各回路線は他方の回路線に影曽を及ばずこ
となしに独立に変更または消去できる。 プリント回路板の同じ側のワイヤは交差したり一致した
りすることはないから、これはプリント回路板の設計に
対する非常に適切な応用である。この特徴はモジュロ演
算を用いることにより３つまたはそれ以上の側面に対し
ても一般化できる。 ＲＭ Ｅ ＭＦｉ二次元であり、かつ本発明は直線の線
分で描かれる棒線側を取シ扱うから（円でさえも直綜紗
分で描かれる）、Ｘ方向またはＹ方向を、より大きなデ
ルタ距離を用いることノ？ｌりで、主軸として選択され
る１、更に詳しくいえば、線分の端々’ｉ”’ｏ 、
Ｙｏｋ Ｊ：ひＹｌ、Ｙｌとすると、ｌｘ、、−ｘ、ｌ
≧１Ｙｏ−ｙ’１１−Ｃあれは主軸ｄ、Ｘ軸である。上
ｉ輌の式が成立しなけわばＹ軸が主軸となる。偶数点ま
たは奇鶴虞のＸギツプか主軸に清う飴に対して行われる
。この動作の結果を縞９図に示す。この図には、スキッ
プのない応用と、偶数スキップの応用と、奇数スギツブ
の応用とをそれそＪ１示す長方形と線が場所Ａ、Ｂ、Ｃ
に描かれている。 第６図にはビデオ制御ユニット２６の、種々のタイミン
グｉｉｌ制御ブロックの多くを除いて、主な部品がブロ
ックで示されている。ビデオ制御ユニット２６の機能は
ＲＭＥ八１へ８をアドレスし、それからデータを胱出し
、並列データの１６ビツトをと９、それをＩＵ列の形に
変換し、それからビデオ混合掠１５１を介してＣＲ１’
１Ｂを駆動することである。 ビデオｉｊ！Ｉ御ユニット２６は表示装置用の基準発振
器と同期回路どを含む。第６図の中央部の￥６振器↓よ
びビテオＩＬ＋］期回路１５５＆Ｊ： ４ ｏム・市２
の発振器と、いくつかの〃・ろ、り直線的なノノウンタ
とを′バーむ。これらのカウンタし１発振器の出力を指
定さｉｌ、ｔｃ釉々の水平掃引イ６−乞周波鶴と、砥偵
輻引イ６−弓周波Ｖと、タイミング周波Ｖとに力周する
。これらの１ｄ月周波砂は非飛越しラスター走査でＣＲ
Ｔ“を動作さぜるｔ（めに必要である。たとえ番よ、Ｃ
ＲＴのスクリーンを横切って０−かれる台紐に対して装
置は４１６個のビット（置床）を発生ぜねけならす、〃
一つスクリーンの上から１まで３１２本の水平線かある
。この画素数はＲＭＥＭ２８の特定の領域にふいて１対
１の外観を作る。従って、要するに１対１のズームモー
ドではＲＭ Ｅ Ｍの走査される領域内のデータのあら
ゆるビットはＣＲＴのスクリー〉・土に発光させられ、
または発光させられないドツトに一致する。 ＲΔ４Ｅλ１から読出されたヒラ） Ｆ［、ＲＤ、１Ｅ
Ｍ銃出し／書込み制御およびタイミンタユニット１５７
の制ｊ＋’ｌｌＯ下にバッファレジスタ１５９に入れら
れる。ユニット１５７けそれ、にイψ用され、る躬、定
のナツプの仕様に１ｉｆ：つて、ＲＭ Ｅ ｈｌの呼出
し、を制御１する。ユニット１５７がデータを受ける準
備ができるたびに、ユニノｌ−１５７４ｊ）・ラフアレ
ジス２１５日へ入力させるロード信号を発生する。そし
て、レジスタ１５９がロード塾ＪｌてｆＮｉｌ定芒れ六
稜で、ユニット１５７ｔ、Ｊ、先入先出（Ｆ’ＩＦＯ）
ユニット１６１に入力さぜる桁送り信号を・発生する。 、ＦＩＦＯ１６１は桁送り１８号を受けた時し【二バッ
ファレジスタ１５９から１６ビツトを受けて、それらの
ビットを新たなデータブロックがＦＩＦＯユニット１６
１に入力される速さとは独立に増り出すことができるよ
うに、それらのビットをレジスタの出力端へ自動的に伝
播させる。実時間では、その間にスクリーンからデータ
を取９出し、かつスクリーンにデータを読込壕なけれは
ならない、１：うな独自の時間間隔があるから、この場
合には」二す己のような一１１作が要求され、る。しか
シフ、それと同時に、ＰＩＦ’０ユニット１６１が表示
線の間に空になら４いように、胎をノ・ソファ１５９へ
絶えず再ロードせねばならｋい。あるひま時間をとるこ
とをみとめるｌｉ’ＩＦＯユニットの特性により、デー
タの入力と出力の曲に衝突が起るどのよりなり］能性も
なくす。 ビデオドツトクロック発生器１７５はドツトごとでのデ
ータ耽出しを制御して、表示される名水平ｍを発生する
。ビデオドツトクロック発生器１７５は選択されたズニ
ムの関数としてＦＩＦＯユニット１６１の出力を実時間
で発生させ、更にドツトデユーティサイクル制御信号を
発生して、その信号を綜１６３を介してゲート１７１に
与える。ビデオドツトクロック発生器１７５は同期回路
１５５からバス１５３を介して加えられる信号によって
駆動される。 ビットカウンタ１７９けクロック発生器１１５の出力に
応じてＦＩＦＯユニット１６１からの桁送り出力を発生
してそれをバッファレジスタ１７３へ入力させる。線１
６５に与えられたヒツトカウンタ出力は、ズーム制御Ｒ
ＯＭ１８０が垂ｉｋ方向で行うのと同じ機能を、水平方
向で行う。すなわち、たとえば２倍のズーミンクに対し
て、水平方向ずＡわちＸ方向のドツト（メモリ内の）は
２４ｆｌ・１のドツトに拡大されるから、１／ジスタ１
１３の中のデータは他のドツト時刻のだひごとＩｔ’ｄ
だけ桁送りで出力させられる。 同様に１，１３Ｊ１１６３に与えらり、にドツトｆ ニ
ー テ（＠Ｊイクル（＠’Ｍは、ズ・−ム制御］！＋ｘ
む０Ｍ１８０が垂＋ｔｉ方向で行う４１ｅ ｈ’Ｑと回
し、機能を、水平方向で杓う。すなわち、２倍のズー・
ムでドツトチューティタイクルが５０９ｂの場・１には
、ある特定のドツトだけが１つのドツト期間の間に六示
を認められる。 ｈウンタ１７９か零にセットされているとすると、コン
バータ１８３目その中に含まｔでいる１６ビツトのうち
の最下位のビットをまず出力さセる。−２このことは、
ある特定のフレームが飴の境界の土に落ちた時にはＡノ
セットがないことを意味する。 しか１−１この装置がＲＭ Ｅ Ｍを通ってビデオ表示
を滑らかに走査−（゛きなシフれけなら４いものとする
と、その装置＆、−１’、 ＷＨＯ境界を横切れる性能
を持だなりればｋらず、それＱよ１拓初めの飴に関する
限りし１オフセットを基にしてのみ実行できる。 このことし１、ビデオ混合器１５１へ送られるデータか
選択された特定のビットとともにスメートせねけならず
、そのビット！：１語にお＆７るＭ初のしツトでしｌ必
ずしもなく、外りの１６ビツ）・語も同様に直列に表示
せねばならないことを実際にＣ１童味する。それから次
の１６ビツト語がＦ Ｉ ＦＯ１６１から受けられ、分
割がＸ−Ｙ分割ロジック１７８で指定されているビット
カウントに達するまでビットは直列に表示される′。こ
の動作は名Ｘ分割（１つまたは２つが許される）と各ビ
デオ線についてくり返えされる。 データ制御ロジック１７７ｉ、ズーム制御ＲＯＭ１８θ
からの禁止信号と、ビデオドットクロツク発生器１１５
からのドツトチューティサイクル信刊ととの制御の下に
、コンバータ１８３の出力をケート制御器る。ビデオハ
ラシンクロジック１８５ハテータ制御ロジック１７７の
データ出力を、同期回路１５５により発生された１０Ｍ
Ｈｚの信号でゲート制御する。 ズーム制御ＲＯＭ１８０は垂直方向に表示され２テータ
を制御するために用いられ、読出されたデータをスクリ
ーン上の１対１の１゛ツ） （ｒ′Ｉ置装外の何かに一
致させる作用を有する。たとえばＲＯＭ１８０を」メモ
リ内の１１固のドツトをスクリーン上で３個のドツト １８０ｉ１ＶＬｊ−１ひＶ２（７’）開側１メモリ１７
２ 、 １７４からのｔ￥ ４ｂｉ （ ｉｌｉｌｌｌ
ｌｌｔ＋’？ｔ ：！ ）と、発振器ヒデＪｊ’．−よ
び回期回路１５５の垂泊腺カウンタからの別の入力群と
、Ｖｌ−Ｖ２１２出し／咄込み制御ユニツ１１７６によ
！ノ発生される別の人力群と、モジュロ３カカンタ１１
１からの史に別の入力群とを得る。ズーム制側ＩＲＯＭ
１８０に入るバスは、任意の倍率のス゛ームｆ指定でき
るように、そのアドレスレジスタを設定する。すなわチ
、ズームＲＯＡ’１１８０は８ビットアドレスを入力さ
ぜる。この８ヒツｌ− ｉ．ｔ （ ｆｉｉ制御ｍ１２
からの）ズーム値３ビツトと、ドツトデユーティサイク
ル１ビット（制御語２からの１００％１ｆｃは５０％）
と、モジュロ３カウンタ１７１からの２ヒツトと、垂直
線カウンタの下位の２ビツトとで構成される。 ＲＯＭ１８０け制御１目的のために２つの出力を有する
。そのうちの１つは「禁止データ」と呼ばれ、その槙能
ｔｊズーム／ドットデューテイザイクルの関数として線
ごとにＦＩＦＯテータデーを禁止することである。たと
えば、チューティサイクルが５０％の時の２倍のズーム
は仙の腺を全て禁止する。 ２倍の×−ムはメモリ内のドツトが７Ｊ（平方向と垂直
方向とに２蘭のドツトに拡大さ１１ることを意味し、５
０％ドットテユーテイザイクルはドツトが水平方向と垂
直方向において１つのドツト期間中だけオンであること
を意味するから、「禁止データ」線は他の全ての線への
ＦＩＦＯテータデー力を禁止する。前記した例に対して
は、表示すべきデータが水平方向と垂直力向において２
ビツト位置に拡大されているから、Ｙアドレスは全ての
線で増大することは杵されず、１本おきの線ごとに増大
することが許される。 しかし、問題の１つは、メモリ内の１個のドツトをスク
リーン上でＸ，Ｙ方向における２ビツト位置に対応させ
るものとすると、非常に大きなドツトが得られる結呆と
なる。従って、ズーム制御ロジックはズーム倍率を指定
し、かつ最適なドツトチューティサイクルを別々に定め
るレジスタを含む。いいかえれば、２つの通常ドツト期
間またｋｔｆＣ−だ１つのドツト期間の間、ドツトをオ
ン状態にさせるために選択可能な範囲が設けられる。こ
のり方は２つの肋間以上に明らかに拡張できる。 ちょうど１期間たけドツトがオンと在るようにセットさ
れるものとすると、１個の１゛ツトが再生される。たと
えけ、単一ドツトデューテイサイクルの時に水平面＋ｖ
ｉ！か２倍×−ムに拡大されたとすると、そのドラ１Ｊ
元の線よりも２倍長いドツト列として現わねる。しかシ
フ、２ドツトチユーチー「サイクルが選択されるものと
すると、より大きなドツトが合体されて元の線よシ幅と
長さが２倍の実線として抄１われる。基本的には、メー
ムｆｔｉ制御ロジックのこの機能は実際には、この拡大
された情報をどのようにして表すのか、といえる。それ
は基本的には１００％のデユーティサイクルで発生され
るものとして表すべきか、４たは他の５０％のデユーテ
ィサイクルで発生されるものとして表すべきなのか、内
部構造としては、ズーム制御器はそのような機能の実行
を可能にさせる多数のロジックを含む。 紀３表 ｖ１メモリーｆ ｆｃｉｔ Ｖ２メモリ飴割当槙３表に
示されているように、Ｖ１メモリ１７２とｖ２メモリ１
１４のための特定の語群割当を用いることにより、ある
釉の動作を行うことができる。 更に群しくいえは、Ｘ、Ｙアドレスを指定でき、それら
のアドレスにおいて装置はＲＭＥＭにおけるＷｆ出しと
、データの表示を開始する。第１の制御語（アドレス肯
４）が与えられてデータを逆フィールドで表示させ、あ
るいＵ： ＲＮｉＥＭ ２’８からの情報を消去させ、
またはその場所では線の残りが■２で指定され不ような
分割を行わされ、制御語の下５桁のビットが１６ビツト
のＲＭ Ｅ Ｍ語を何語表示すべきかを指定する。１倍
の時にはどのような種類のズーム表示も行われず、スク
リーンを横切って４１６個のドツトが表示される。そし
て、ＲＭＥＭ語は１６トツトに一致するから、スクリー
ンを横切る１本の線上にＲＭＥＭ語が２６飴（２６Ｘ１
６−４１６ ）表示される。しかし、２倍ズームを右う
と、数１３すなわち２６を２で割った数が挿入される。 この装置はスクリーン上にカーソルを設けることもでき
る。そのカーソルにはアドレス（ｆｆｌｆ５．６で表示
されているようにＸカウントとＸカウントで与えられる
。７粗目と８番目のアドレス位置はスクリーンをＸとＹ
に分割する。それらの語は、ＸとＹＩＣＮする値を、た
とえば敷２５６がＸ分割。たゎにヵえらゎ、イ。＃Ｋｉ
ｉ’ＬＸ／ＩＪ−＾□メモリの制御の丁に２５６ビツト
走査されているものとすると、スクリーンからは数ビッ
トの間表示が消去され、それから制御器がｖ１メモリか
らｖ２メモリへ切り換えて、メモリの全く異なる部分か
らの情報を、独立して選択されたズーム倍率と、ドツト
デユーティサイクルと、正常／逆フィールドと、カーソ
ルと、背景格子とで線の残シの部分の上に表示させるこ
とができるように、セットさせることができる。各水平
帰線が終ると制御器はｖ１メモリへ戻す。 ■１とｖ２の制御メモリは全く同じＸ−Ｙアドレッシン
グ性能を有し、両者ともにＸ−Ｙアドレスレジスタ１８
４を介して動作する。しかし、■２メモリは別のＸ分割
発生能力は持たない。従って、許されているものは■１
メモリ内に１組のＸ−Ｙアドレスを持つこと、Ｘ分割を
用意すること、そしてそのＸ分割装置に達した時に出力
を■２メモリ゛までスキン７゛させることである。との
■？メモリ＆：１：ＶｌメモリでのＸ、Ｙのアドレスと
は異乃、る独自のＸ、Ｙのアドレスを持つ。このことは
、Ｖ１メモリは表示の１つの部分の走査を制御し、■２
メモリＦＪ表示の別の部分の走査を制御することを意味
する。そして、データの表される部分Ｉ；ｉＲＭＥＭの
釉々の部分からとることができる。これと同じことがＹ
分割についてもあてはまる。Ｙ方向には３１２本の紐が
あり、′たとえばアドレス飴８のために第４２香目の線
が選ばれたとすると、この紛４２の後の期間は表示ｔｒ
ｉスクリーンから消去され、割込みロジック１８２を介
してＹ分割に達したことをＭＣＵ２２に知らせる。そう
するとＭＣＵ２２はＶｌ。 ■２のメモリに新しいデータを再ロードさせる。 その新しいデータはＸ分割またけ前記動作のいずれかを
求めることができ、そうするとスクリーン上トでの表示
が行われるようになって、別のＹ分割まで、あるいは表
示フレートの終シ（垂泊帰細）まで走査が続けられる。 Ｙの時に別の割込み信号が割込みロジック１８２を介し
てＭＣＵ２２へ送られる。アドレス９は制御語２である
。この飴は４つのカーソル延長ビットすなわちＹオフセ
ット、Ｙ８、Ｘオフセット、Ｘ８と、ドツト寸法（ＤＳ
）制御語と、ズーム制御語とを含む。ドツト寸法とズー
ムとは１対１の倍率の表示を与えることもできれは、前
記したようにズームとドツト寸法その他の任意の組合わ
せを与えることもできる。従って、他の語においては、
ｖｌと■２の制御メモリは、希望の動作の選択と実行を
行うことを可能にするために必要な全ての情報を含む。 Ｘ−Ｙ分割ロジック１７８はｖ１制御メモリ１７２とｖ
２制御メモリ１７４とからの入力と、発振器１５２から
のいくつかのクロック・信号と、ｖ１／ｖ２読出し／書
込み制御器１７６からのいくつかの読出し／書込み制御
信号とを受ける。このロジック１７８は種々のカウンタ
を含み、それらのカウンタは■１制御メモリまたは■２
制御メモリからのＶ１／Ｖ２読出し／書込み制御選択情
報によって制御さＪする。Ｘ−Ｙ分割ロジック１７８は
Ｙ分割のための信号も発生ずる。この信号は１本の紳１
Ｂ（＋を介して割込みロジック１８２に結合される。Ｙ
分割の間はＭＣＴＴ２２け割込み線によりフラッグ制御
でき、かつλ４ＣＴＪ２２はＶｌ／Ｖ２制御メモリにＮ
ロードするのに十分すぎるほどの時間を有する。 Ｖ１／Ｖ２制御メモリを用いる理由Ｆ１Ｘ分割のためで
ある。Ｘ分割は非常に高速の応答を要する実時間動作で
ある。たとえば、Ｘ方向の線上の４１６個のドツトを走
査するのに要する時間は約５０マイクロ秒にすぎない。 ＣＰＵはほとＸ７ど何事でも行うのに少くとも５マイク
ロ秒要するからＸ分割のためにＣＰＵからデータを直接
と９出すことけ不１」能であることは明白である。従っ
て、ｖ１／■２制御メモリはＭＣＴＪ２２をわずられせ
ることなしにＸ分割を行う。しかし、Ｙ分割の場合には
ＭＣＵ２２がその機ｉトを実行するのに十分な時間があ
り、割込みロジック１８２からの割込信号はＭＣＴＪ２
２がその機能を実行することを１−す。割込みロジック
１８２け発振器１５５により発生される匝直帰紳信号に
よシ励振され、垂直帰線期間中は全くの無駄時間の時に
ＭＣＵ２２を７ラツク制御する。従って、帰線期間中に
画像全体を変更できるように、ＭＣＵ２２はＶｌ／Ｖ２
制御メモリを改装するのに十分な時間を有する。このよ
うに、１フレ一ム期間中および帰線期間中にメモリ内の
１個所または２個所の場所を、メモリ内の全く異なる１
組の場へ完全に切り換えられることを示すことができる
。そのような切り換えが小さな増分で行われるものとす
ると、その効果はメモリを横切る低速走査の錯覚を作る
こと、あるいはメモリを横切る「ボートホール」の動き
である。これは走査モードである。 本発明のいくつかの特徴の中には、背景格子とカーソル
を発生する能力と、背足格子とカーソルとをＣＲＴのス
クリーンに同時に表示できる能力がある。背景格子は格
子信号発生器１９８により発生される２つのドツト列と
、ＣＲＴｌＢのスクリーンに大きな格子と小さな格子と
を現わすよりなアレイとで構成される。その格子の輝度
は表示される映像の輝度よりも低いが、その映像に対し
て直接の位ｔｗｉｔ Ｈ係を持つ。 格子を形成するために、格子信号発生器１９８は大格子
形成パルス列と小格子形成パルス列とを発生する。２つ
のパルス列は発振ｆ！５１５５に同期させられ、かつビ
デオ混合器１５１に与えられて、そこでチータビチオに
混合されてから、ＣＲＴＩａに与えられて表示される。 カーソル側御ロジック２００は■１制御メモリ１７２と
、■２制（［１４１メモリ１１４と、発振器１５５と、
Ｖｌ−Ｖ２読出し／曹込み制御器１７６とからのイム号
に応答しでパルスを発生する。それらのパルスは混合器
１５１でチータビチオと混合されてから、特定のカーソ
ル記−号をＣＲＴｌＢのスクリーンに発生させる。カー
ソルはビデオデータ出力制御器と同期して同様に発生さ
れるから、その位置は表示されるデータに席に正しく一
致する。 本発明は先行技術ではこれまで利用できなかったいくつ
かの表示特徴を提供可能である。以下にそれらについて
説明する。 峡像表示の背景の性ａは的親型装置−や、ランダム１込
み装置にとってＦ１通常は問題ではない。【７かし、通
常のラスター型表示装置では、名水平走査で背景の線を
作る。この背景線を長い開発ていると眼が疲ねることが
ある。第２Ｃ図に示すように、その理由はスクリーンを
掃引するビームの強さが一様であるためである。通常の
データドット期間の一部のｒＬｉｊ、表示ビームを周期
的に消去させることにより、観測者の眼にかまるかに好
ましいハツシング幼芽を達成できることが本発明におい
て見出されている。この％徴によって白背原／黒データ
衣示のためにより均一な背景が得られ、ヌクリーン面に
ひかれた線をより目立たせることができる。このハツシ
ングは垂直線と水平線の両方により一様な外観を与える
。その理由は、ハラシンのために各水平線が先行するス
ペースと後続のスペースとから余分の幅をとシ込むから
である。こねに対して垂直線ｒｊぞのような拡幅作用は
受けｋい。ドツト期間の全社にわたって背景を白、デー
タドツト（ＲｈｉＥＭ内で１１）を黒で表示する仕りに
、期間の約６５％の間は全てのドツトを表示し、残りの
３５％を黒にする（第２ｄ図）。スクリーンに背景だけ
がある場合（通″Ａ〜のリーン）にｄ−、スクリーンＱ
」マット表面のように見える。この特徴が４いと、心間
が分離されている水平走査線の間のスペースははるかに
乱れてくる。 データ補足（Ｉ）ａｔａ Ｃｏｍｐｌｅｍｅｎｔｉｎｇ
（ＸＯＲｌｎｇ）従来の表光装置でｒ１ホストコンピュ
ータが画像繰り返えｌ〜描くサイクルｔ１比較的短いか
ら、ひきすきられた線に対して何らかの特殊処理を流す
必侠は々かったが、本発明でけ団１像をホストコンヒュ
ータから繰り返え１．描くサイクルｄあ−まり短くない
ために、画像の寿命は比較的良くて、画像を完全に描く
ことがする力に型費と々るから、ひかれすぎた線が除去
された時に元の線がｐｙ ′Ｏ：現わわるととが必被で
ある。本発明でけＲＭＥＭに１（黒いドツト）−また＆
１： ０ （ドツト消去）を仰込むことによって、ＲＭ
ＥＭにある特徴を伺力１佳、゛またけＲ１１Ｅ Ｍがら
嚇徴を消すことが可ｈト：となる。しかし、紀７ａ図に
示すようにある図の一方の側が別の図の土に重なってい
る時にＶｌ ｆｌ、ＩＩ限が生ずる。共通の側は２同省
かれるが、そのドツトは依然として値１を有する。しか
し、第７ｂ図に示すように、＋側の小さな長方形が消さ
れると、両方の長方形に共通のビットが全て零にセット
されて、大きな長方形の辺のうち小さ々長方形の辺と共
有されていた辺に間隙が生ずる。 本発明では、新たに描かれた図形をメペレータが望む場
所に正しく置くことができるように、その新たに描かれ
た図形を前に描かれたし１形に対してスクリーン上を動
かすことができるから、オペレータの手の動きに追従し
て書き込みと消去を繰り返えし行うことによシ新たな図
形の動きを処理できる。しかし不幸なことに、消去（第
７ｂ図）によって前から描かれていた図形からデータビ
ットがとられるから、前から描かれていた図形が見えな
くなることになる。 しかし、書込みと消去の代りに小さな長方形か図形の中
にＸＯＲ操作され（第８１Ｌ図）、；ｔｌｌｌ−いデー
タにより占められるＲＭＥＭ内の名ビットＬ１以前の［
（月゛まｌｊ：ｌ−月の（＋ＩＵに基づいて変更さする
。そうすると土から曹ねられている黒い紬が第Ｓａ図に
示ず１うしで消去される。しかし、小さな長方形を除去
するためにＸＯＲ操作が２回行われるとすると、元の大
きな長方形は第８ｂ図に示すＪ′うにその元の形にされ
、大すい長方形と小さい長方形との共有部分は最初のＸ
ＯＲ操作で背景の色にされ、２回目のＸＯＲ操作で黒色
に戻される。ＸＯＲのこの性質は数学において「等べき
元」として知られているものである。しかし、小さな長
方形が急速に消えたり現われたシした。シ、連続的に動
いたりすると、その一部が他の部分とは時間的に少しず
れて消えたシ現われたり１〜ても、その形をはっきりと
見ることができる。本発明のこの特徴の別の例を第９図
に示す。この例では余１めの画線３００がそれより前に
描かれている長方形３０２に交わっているのが示されて
いる。直線と長方形のこの交差に対しｌＸＯＲ操作を行
うと、交差部分が背京にとけ込んでしまうことに注意す
べきである。 背景格子 先に説明したように、ビデオ制御ユニット２６は表示ス
クリーン上に格子を形成するｌ゛ツト発生させるために
、ビデオに混合さ−Ｕるパルスを発生させることができ
る。こｉｌを鯖明するために、一連のそのようなドツト
が描かれてそのような格子のスクリーン上における効果
が示されている。 小さな格子を形成するためにずぺ−（の走査綜に小さな
ドツトが発生され、小さな格子の５倍の太き妊の大きな
格子を形成するために、十に：の小さなドツトよシも輝
度が少し高い］゛ツトか庫省線５本おきに発生される。 図示の格−ｆｔｉ、ｉｌ陥は単なる例示であって、任意
の格子間隔を採用できる。図では小さな格子のドラｌ−
３０４は背月の輝度よりも少し低く（背景のハツシング
はこの図に’： ｋｌ ７ｉ＜ していない）、大きな
格子のドツト３０６に１ドツト３０４よシも少し暗いレ
ベルで描かれでいることに注意されたい。 との格子の目的はスクリーン上に０・＜線の位置きめと
副長の目安とするために、方眼紙を模すためである。こ
の格子は格子発生器１９８（第６ピ１）によってＲＭ
Ｅ Ｍのし１形に同」υｊさせらｊするが、ＲＭＥＭに
１込−まＪ］かい。格子に−Ｊスクリーン上Ｃ（だけ現
ゎねる。このｊ：うな格子？；Ｌ ＩＭ＋形自杯の−白
くでなりｉしげならないから、現在のＦ９＋で一直視型
表示装置にはこの％徴は乃い。ランタム書込みリフレッ
シュ管＆−ｊビームの走行によシ制限されるから、その
ような％徴を有するために必要々余力なビーム走査を通
水は行うことはできをい。ｔなわち、格子を描くために
必要な余分な時間のために１仏のリフレッシュ速度が低
１し、そのために望ましくないちらつきが生ずることに
なるからである。また、ラスｌ −ＩＪフレッシュ表表
示Ｕにもこの」′うな特徴を持たない。走査変挾（非泊
祖型蓄Ｓ管）表示装置もこの特徴を持たず、その表示装
置にこの特徴を持たせようとすると、それらの表示装置
のメモリはアナロク蓄積管であるために、格子を、メモ
リに正しく協力さぜることができ々いという困難に直面
する。 里二せ誘−＝ＩＪ−ング（たりを１初料従来のグラフィ
ックス装置は表示装Ｕに送ることができるデータのどの
ような単一フレームでも示すことができるが、データを
他の部分へ変更させるたびにホストコンピュータが、表
示されている画像の一部を消去し、再び描くことを必要
とする。この操作にはホストコンビコータに加えられて
いるロードに応じて数秒間またはそれり上の時間を要す
る。しかし、本発明では変更すべき画像のために、ホス
トコンピュータから新たなＸＱ、ＹＱ座標対を受けるだ
けでよい。そうすると、表示装置はＲＭＥＭを横切って
最初の位置ＸＱ、ＹＱがら第２の位置ＸＱ’、ＹＱ’ま
で円滑に走査する。この場合、ホストコンピュータから
土も「：の座標情報を受ける以外何らの処理指令を受け
ることけ々い。メモリの観測される細切はＣＲＴの１フ
レ一ム期間（たとえば］フフレーム表示分の１秒）Ｋわ
ずかに１個または２個のドツトの相当する距離しか変え
られず、それにより変化が滑らかに連続して行われてい
るという錯覚を与えて、ＲＭＥＭの窓すなわち「ボート
ホール」が見えるようにする。これを更に詳しく説り」
すれけ、Ｘ−Ｙドツト・メモリであるＲ Ｍ Ｅ Ｍは
ドツト 作を行って貯えられている画像を表すことができ、表示
スクリーンし」テレビジョン受像機に似たモニタであっ
て、ＲＭＥＭを走査するテレビカメラに似た動作を実際
に行う電子装線を有する。フレーム表示は実際には次の
ように１７で行われる。す斥わち、ＲＭＥＭ２Ｂのメモ
リ１ｉ１ Ｙ ｏを水平方向に勧４出してから、次の線
まで下降し、帰線によシ承平の出発イ＼ン冒Ｘｏへ戻シ
、次の線の読出しを行う。 本発明では、ボートホールの特徴によってＲＭＥ−Ｍの
全蓄積領域の高さと幅の一部だけの表示を、任意に選択
した位ｆ＃Ｘｏ，Ｙｏから始めさせることができる。た
とえば、第１０ａ図に示されている長方形３２０がＲ１
１’ｌＥＭのＮＸＭイｌＩ！１１の蓄積場所の全体のａ
ｍ領域を表し、長方形３２２がスクリーン３２４の上に
表示すべき蓄積領域の一部を表すものとすると、そのよ
うな蓄積領塚は隅の座標Ｘｏ，Ｙｏにより示され、かつ
ｎ Ｘ ｍ個の蓄積場所をもむ。破線３２６で示さｔｌ
でいる隣括ず、４．、 （ｎ ｌＩＭを走査するために
、ホストコンピュータから髪求される叫−の情報はｌ’
ｌｊｉの勅たな座ｈｐ ｘ／、 、 ｙ６ ＣｌＮ５Ｅ
ＲＴ）である。 従妹のラスター表示装置ｂ′の典型的々ラスターメモリ
は、データを貯えるために紛気ティスクすなわち直列シ
フトレジスタを用いでいるから、上記のような特徴はそ
れらのラスター表示装置にＶ［おそらく省えられなかっ
た。そのようなラスター表示装置に、そのよう々特徴を
持たせることｄｌ、タイミングを考慮すると、す４わち
、名走査綜の終端にきてから兄の位置へ戻る時間が２０
マイクロ秒以下であるから、非常に困難である。直視型
蓄積管またはプラズマパネルではＲＭ Ｅ Ｍとスクリ
ーンは定義によって同一のものであるから、それらの表
示装置においてはポー］・ホーリンクは可能ではない。 ここで説明したＮＸＭのアレイは、蓄積場所の実際の物
理的なレイアウトが長方形マ） ＩＪラックス形である
ことを意味す、乙ものでけ々く、データのアドレシング
、胱出し、表示を行うやｐ方を示すだけのものである。 磁気ディスクすｋわち直列メモリを有する竹来のラスタ
表示装置でＱ、１、ボートポーリングを行うのか困難で
ある理由と同じ理由で、ズーＪ−操・作を行うことも非
常に困難で々・る。すなわち、そのようム直列メ％ Ｉ
Ｊは同期回転期間に固定され、増速または減速を杓うこ
とかできないからである。先に口８）、明したように、
旧税型表示装置けＲＭＥＭと表示スクリーンを有するが
、その２つけ実際には同一のものである。従って、この
種型式の装置によるズーム１可能能である。しかし、゛
本発明は、たとえば、表示距離にしてｉｉ！Ｉｉ ＠を
２倍に表示−すなわち２対１のズーミング−するのに必
要とする走査線とドツトのそれぞれの数の半分の走査線
とドツトでズーミングル簀を行う回路を有する。この結
果、全ての距離が２倍に拡大されているから、はるかに
答易な処理操作で表示スクリーン上に画像を描くことが
可能となる。ＲＭ Ｅ Ｍから名データビットを読出す
のに要する時間を変えるかまたｄ各ドツトを２回または
それ以上繰り返し読出し、且つ次の走査線へ移る前に各
走査線を２回またはそれ以上繰り返えすことによって、
走査速度を低下させることができる。本発明によれば、
希望する任意のズーム操作を行うことができる。たとλ
ば、本発明の一実施例では、１．５倍、２倍、３倍およ
び４倍のズームが選択されている。 再び第１０ａ図を参照する。この図では、蓄積領域３２
２は参照数字３２４で示されるようにＣＲＴ １ Ｂの
スクリーン上に１対１の尺度で示され、或は小さな蓄積
領域３２Ｂは４倍に拡大して表示されている。その他の
ズーム比を採用できることも明らかである。 分割スクリーン 多くの用途ではＲＭＥＭの種々の場所からのデータを同
時に表示したり、手近の操作を容易にするように同じ場
所の部分を異なる拡大率で表示することが望ましいこと
がある。本発明は分割スクリーン特徴を用いてそのよう
な同時表示を行うことを可能にするものであって、この
分割スクリーン技術では、ＲＭＥＭ２８の一部がＣＲＴ
１８のスクリーンの一部に拡大Ｌ７て、または拡大しな
いで表示でき、１１ＭＥＭ ２ （Ｉの他の部分をスク
リーンの他の部分に表示できる。 たとえば、第１（１ａ図において、ブロック３２２で示
されているＲ式ｉＦＭ領域の表示３２４Ｈ：１倍の拡大
率で１］われ、隅の小さな部分３３０か、ブロック３２
８で示′されているＲＭＥＭ ２８の小さな領域の２倍
ズームでのクローズアップを示ｔためｋｃ、割当てられ
る。この種の表示装置りを利用する隙にに、いくつかの
理由から、オペレータは表示芒ねている領域の１つを選
択的に走査う゛ることを赤望できる。データ１１ｉ秘４
の１つを走査しでも、表示されている他の領域に何の影
響も及はさないことに注意することＶｉ重要であ、る。 星印で示されているカーソルが拡大率が１の領域３２４
と、２の領域３３０に現われており、それらのカーソル
の位飯はＲＭＥＭ２Ｂ内の１個の仮想カーソル位置３３
２に一致する。 これらのカーソルによって２ベレータをユ図の中のデー
タを指すことができ、図に対するオペレータの向きを維
持する助けとなる。第１０ａ図に示すＪ′うな分割技術
の応用は、広い領域３２２内での位置を保ちつつ、図形
の細部を観察するのに楡めて有用である。 本発明のパン技術と、分割スクリーン技術とによって、
ＲＭＥＭ２８があたかも完全に独立したデータ図形をい
くつか含んでいるかのようにＲＭＥＭ２８を取扱うこと
ができ、スクリーンの各分割部分を、あたかも別々のカ
メラがそれぞれのデータ画像上にピントが合わされてい
るかのように取り扱うことができる。たとえは、第１０
ｂ図に示すように、ＲＭＥＭ２Ｂは次のような４つの領
域に分割できる、すなわち、（１）１ｆΔ両体コピー３
６０、（２）独立して描かれたｖ２倍両画像ヒー３６１
、（３）短いＭＣＵメツセージまたはオペレータあての
短いコンピュータメツセージのための文字数字領域３６
３、（４）画像コピーを消すことなしに表示すべき長い
メツセージを含む完全な文字数字ページ３６２がそれで
ある。スクリーン３６８は、し２倍のコピ−３６１０大
部分を位置３６５に、１倍コピー３６１の一部を狭いク
ローズアップ部３６４に、そして文字か字メツセージ３
６３の一部を帯状にしてスクリーンの最下部に３６６で
、それぞれ同時に示す３つの部分に力割されている。 ＭＣＨ２２は第１０ｂ図に示されているよう々表示を行
うのに要する■雑な］−カメラ操作」を行うのに必要な
速度と性能を有する。第１０ｂ図に示すよりなｌ／イア
ウ目、１本発明の好適な実Ｒｉ例で実除に利用される。 しかし、たとえば［カメラ−１を１ｆΔ・コピー３６０
の頂縁部近＜ ｒＣパンした時に複雑な問題が生じ、こ
の問題を処理するために、文字数字メツセージ領域３６
３が常に「カメラから離れている」ようにするようにＭ
ＣＵがプログラムされる。 このようにするのけ、ｉ’ｆｉｙのコピ一部分を横切っ
てメツセージ領域まで行われるパン操作は、スクリーン
の下部３６６で同じメツセージを見ているオペレータを
非常に当惑させるからである。 本発明の一実施例では、パン操作はＣＰＵメモリ８４（
第４図）に含まれている一連のマイクロコードを用いて
イ〕われ、ＣＰ ＴＪ ７６で実行されるが、加勢器、
レジスタ、比較器などを用いる第１１図に示されている
ような回路を用いることもできる。 以下の説明では可能なパン操作の一例を示すものとして
第１０ｂ図も禽照する。 データはホストコンピュータ１０のような制御ソースか
らＥＸＴ ＣＰＵデータバス３２に与えられ、Ｘｏ、ｙ
ｏ保持レジスタ４００に入れられる。１＃〈速さを制御
するデルタサイズレジスタ４０２へもデータバス３２か
らデータが入れられる。データバス３２からデータが入
れられる分割選択レジスタ４０４はスクリーン寸法メモ
リ４１４と、ＲＭＥＭ境界メモリ４１６と、外縁部メモ
リ４１８とをアドレスする。これらの回路は分割割込み
ロジック１８２（第６図）によって表示フレームごとに
１回作動させられる。通知を受けると、現在の位＆Ｘｏ
、Ｙｏが、使用する分割に応じて■１メモリ１７２また
はｖ２メモリ１７４へ、バス３２を介しで送られる。そ
れと同時に、位置ｘ（、、ｙ（、はテルタ動き比較器４
０８へ送られ、そこでＸＯ＋ＹＯ＋Ｘ５ 、ｙ（Ｓの値
トデルタの寸法とに応じて決定が行われる。本質的には
、その決矩二は、（１）分割選択レジスタ４０４により
選択されたＲＭＥＭ領域３６Ｉ】の境界の列側にＸｄ
＊ Ｙｏが々。 る場合にｄ゛動きは行われず、（２）Ｘ６ 、ｙ’Ｑ＝
ｘＱ 、ｙｉｌの時に動きは行われず、（３）それ以外
の時にはデルタサイズレジスタ４０２の動きは＋または
−の向きに行われて、Ｘｏ、Ｙｏをｘ′ｏ、ｙ９に近づ
ける。デルタの寸法は通常はｌＲＭＥＭユニットである
。 加算器４１０は４０６からのＸＯ、Ｙｏに、テルタ動き
比較器４０８により発生された符号つきのデルタを加え
る。その結釆は境界比較器および調節器４１２によって
調節される。この調節はスクリーン寸法メモリ４１４か
ら供給されるスクリーン３６４０寸法と、ＲＭＥＭ境界
メモリ４１６により供給される境界ＲＭＥＭ領埴３６０
と、外縁部メモリ４１８からの縁部情報とに基づいて行
われる。本質的には、スクリーン領域３６４によシ畏求
される寸法である長方形３６１は新しい位ＭＸ１０．Ｙ
′ｏへ動かすことができるが、長方形全体けＲＭＥＭの
副領域３６０の境界内に留゛まっていなけれにならない
。長方形３６７の任意の辺をＲＭＥＭ領域３６０の任意
の境界に重ねあわせることを許す任意の位置座標Ｘｏ、
Ｙｏが加算器４１０から与えられると、填界調１ｉｉｊ
器４１２けそのＸ０ｒｙｏを、長方形３６７をＲＭＥＭ
３６０の内部に完全に入れることを許す最も近い値に修
正する。夕ＩＱ部メモリ４１８は境界調節器４１２にＲ
λ（ＥＭ３６０の「外縁部」３７０について知らせる。 「カメラ」は夕１縁部を通り越してＶ２幅（長方形３６
７の高さ）だけ更にパンを行うことができる。 このようにする理由は、外縁を通りすぎる定められてい
ないメモリは常に背景の色だからである。 ＲＭＥＭ副領域３６０は外縁部として左、右および底の
３つの縁部を有するが、領域３６１は外縁部として左と
頂部の２つの縁部しか持た４い。調節された新たなＸＯ
、Ｙ６１ｄ現在のＸ Ｏ＋ Ｙ Ｏ位置４０６へ戻され
、次のフレーム割込みの時に割込みロジック１８２から
Ｖ１／Ｖ２ メ−ｖ＝ ＩＪ １７２ 、１７４ ヘ送
られる。 このように、各表示フレームは次の進んだ映像を示し、
画像はＸ Ｏ＋ Ｙ Ｏからｘ６．ｙ；、まで円滑に動
く。 ＲＭＥＭ２８は更に多く分割でき、その分割によって、
（１）ホストコンピュータはＲＭＥＭＯ中にズームの任
意の組合わせを描くことができ、それによりハードウェ
アで可６ｉ：！、であるものし１、上の広い紳囲・ の
ズームを行うとどができる。たとえば、第１０ｂ図に示
されている配信でＶ２倍から４倍（これは１ｔ・、−か
ら８仔、に等しい）までのズームを行うことができ、（
これに対してハードウェアによるズームは１倍から４倍
゛までである）、（２）文字数字（メツセージ、ブロン
ブト、ＸＹ表示、状態表示等）とグラフィックスとの多
くの組合わせを使用でき、（３）ＲλＩＥＭをりくつか
（おそらく１２またはそれ以」二）の領域に分割して、
動画からの別々の静止画を名領域に配置して、ぞｔらが
あたかも動いているように見えるのに中力な速さで領域
から領域へＭＣＵの制御の下にそわらの静止画を動かす
などの手法で、多くのアニメーション技術を使用できる
、ことになる。そのようなアニメーションは４８ ｔｌ
＆的なリンク機構の解析、患者の歩行状態の医学的研究
などに有用である。新しいデータフレームを消去し、ポ
ストコンピュータ１０で再び描くことをできるだけ迅速
に行うことにより、動きを長く行わせることもできる。 ここ壕での説明は白（０）または黒（１）のデータを指
定するために特定のＸ−Ｙメそり場所にＲＭＥＭ２８が
１ビツトだけ与えるという、白／黒表示装置についての
ものであった。しかし、第１２図に一部示されているよ
うに、本発明けＲＭＥＭのＸ−Ｙビット場所にＮビット
を割当てることによって２Ｎ色のカラー表示を行うよう
にするとともできる。たとえば、第１２図に示されてい
るように、ＲＭ Ｅ Ｍに２枚の同一のメモリボード５
００ 、５０２を用いることができる。これらのメモリ
ボードは２進テータを含む対応するビット場所を有し、
それらの２進テータは２つの並列−直列変換器５０６に
よって直列の形に変えられてから、２進デコーダ５０８
により復号される。 復号された情報は２Ｎ（第１２図では４）色メモリユニ
ット５１０から色信号を出力させるために用いられる。 ユニット５１００色レベルはＭＣＵ２２により選択され
る。その色信号出力は適当な多色表示器の駆動に使用す
るために、適当なカラービデオ混合器５１２に与えられ
る。たとえば、単一の表示においての、１つの分割部分
に使用するために１組の色がλ４ＣＵにより選択され、
他の組の色が他の分割部分に使用するためにＭＣＵによ
り選択される。各分割部分における変更は割込みロジッ
ク１８２からの１１号によシ同期させられる。たとえは
、赤、緑、青、白（背景）を表示器のグラフィックス部
分（縞ｉｏｂ図の３６４ 、３６５ ）のために選択す
るものとすると、異なる背景色を含む別の４色の組合わ
せを用いて、文字数字メツセージ３６６を強調さぜるこ
とかできる。゛まだ、種々の文字数字メツセージが生ず
るにつれて、緊急メツセージや優先度の商いメツセージ
を区別するために、ＭＣＵは更に異なる色を指定するこ
ともできる。この最後の技術は本発明の前記した１ピツ
）ＲＭＥＭ実施例でも有効である。 前記した実施例とこの実施例との大きな違いの１つは、
ＦＩＦＯｉｌ長が１６ビツトから３２ビツトに長くなっ
たことと、ＲＭＥＭビット修正ロジックが１ビツトから
２ビツトにふやされたことである。 例：Ｎ−２ 色＝Ａ、Ｂ、Ｃ，Ｄ Ｘ−Ｙビット割当（第１ビット−メモリボード５００、
第２ビット−メモリ ボード５０４） 色Ａ＝００（たとえば白−背鼠） 色Ｂ＝０１（たとえば赤） 色Ｃ＝１０ （たとえは緑） 色Ｄ＝１１（たとえは青） 第４表は選択された色コードの下に■（ＸＯＲ）の等べ
き元（ＸＯＲ操作を２回行い、元の色へ戻る）を示すも
のである。 第４表 Ａ＄Ｂ＝Ｂ Ｂ■Ｂ＝Ａ ｈ＠ｃ＝ｃ ｃ■Ｃ＝Ａ Ａ６９Ｄ＝Ｄ Ｄ■Ｄ＝Ａ Ｂ（ｐｃ＝Ｄ Ｄ■１１＝Ｂ Ｂ■Ｄ＝Ｃ、ＣΦＢ＝Ｂ Ｃ■Ｄ＝Ｂ Ｂ■Ｃ＝Ｃ あるいは、本発明は任意の直列データ蓄積装置を用いて
実施することもできる。この場合の唯一の制限は、ラン
ダムにアクセスできない走査線時間のあらゆる倍数に対
して、ぞのイΔ数に等しいＲＡＭ走査線蓄積！！−らが
Ｙ分割１のために必要となる。 たとえば、ル悪の場合における直列メモリ中の任意のヒ
ツトの遅れを２００μＢとすＺと、走査線１本の走査に
要する時間が５０μＳであるから、Ｙ分割を行うために
ｔま４走査紛ＲＡＭ蓄積セルが必要と々る。Ｘ分割も同
様に行うものとすると、２つの４走査線ＲＡＭ蓄稙セル
を必要とする。
第１図は本発明のコンピュータグラフィックス装置の主
な部品を示すブロック図、第２ａ、２ｂ図は第１図に示
すラスターメモリの構成を示す図、第２８，２ａ図はそ
れぞれラスター走査線と本発明の背景ハツシュ走漬線を
示し、第２ｅ、２ｆ図は本発明のスキップパターンメモ
リ特徴を示し、泥３図は第１図に示すコンピュータチャ
ンネルアダプタの主々部品を示すブロック図、第４図は
第１図に示すマイクロ制御ユニットの主４部品を示すブ
ロック図、相５＆図は峻”１図に示すラスターメモリ制
御ユニットの主な部品を示すブロック図、第５ｂ図は第
５ａ図に示ずスへ″ツブパターン制御ユニットの主な部
品を示すブロック図、紀６図は泥１図に示すビデオ制御
ユニットの主な部品を示すブロック図、わ−７ａ図とム
７７ｂ図１．加８ａ図と第８ｂ図は本発明のＸＯＲ操作
を持ったグラフィックスの変更と、ＸＯＲ操作を持った
グラフィックスの変更をそれぞれ示し、２ａ９図は本発
明のＸＯＲ操作と偶数／奇数スキップ特徴を示し、第１
０ａ図および第１０ｂ図は本発明に従って可能であるラ
スターメモリデータ場所と表示との間の可能な関係を示
し、第１１図は本発明のハードワイヤされたパン制御回
路の主な部品のブロック図、第１２図はカラービデオ信
号を発生するビデオ制御ユニットで使用する別の部品を
全体的に示すブロック図である。 １６・・ψ・表示装置、２２番・・・マイクロ制御ユニ
ット、２４舎・・・ラスターメモリ制御ユニット、２６
・・・・ビデオ制御ユニット、２８・・・・ラスターメ
モリ、５０・・・−直接メモリ呼出しアドレスレジスタ
、５２・・・・コンピュータチャンネル制御モジュール
、５８，９０゜１１８・ψ・拳玉状態データバソファ、
６０伊・・・装置テコ−トモジュール、１６・・・・Ｃ
ＰＵ。 ８０・・・・ＣＰＵメモリ読出し／書込みおよびリフレ
ッシュユニット、８４・・―・ＣＰＵメモリ、１１２・
ｅ−・アドレスレジスタ、１３８・・―・スキップパタ
ーン制御ユニット、１７０−・・・ズーム制御ＲＯＭ０ 特許出願人 エクストラツク・コーポレーション代
理人 山川政樹（ほか１名） ←−儲人 −８０３− Ｑ＋ Ｌ Ｌ−−−Ｊ
な部品を示すブロック図、第２ａ、２ｂ図は第１図に示
すラスターメモリの構成を示す図、第２８，２ａ図はそ
れぞれラスター走査線と本発明の背景ハツシュ走漬線を
示し、第２ｅ、２ｆ図は本発明のスキップパターンメモ
リ特徴を示し、泥３図は第１図に示すコンピュータチャ
ンネルアダプタの主々部品を示すブロック図、第４図は
第１図に示すマイクロ制御ユニットの主４部品を示すブ
ロック図、相５＆図は峻”１図に示すラスターメモリ制
御ユニットの主な部品を示すブロック図、第５ｂ図は第
５ａ図に示ずスへ″ツブパターン制御ユニットの主な部
品を示すブロック図、紀６図は泥１図に示すビデオ制御
ユニットの主な部品を示すブロック図、わ−７ａ図とム
７７ｂ図１．加８ａ図と第８ｂ図は本発明のＸＯＲ操作
を持ったグラフィックスの変更と、ＸＯＲ操作を持った
グラフィックスの変更をそれぞれ示し、２ａ９図は本発
明のＸＯＲ操作と偶数／奇数スキップ特徴を示し、第１
０ａ図および第１０ｂ図は本発明に従って可能であるラ
スターメモリデータ場所と表示との間の可能な関係を示
し、第１１図は本発明のハードワイヤされたパン制御回
路の主な部品のブロック図、第１２図はカラービデオ信
号を発生するビデオ制御ユニットで使用する別の部品を
全体的に示すブロック図である。 １６・・ψ・表示装置、２２番・・・マイクロ制御ユニ
ット、２４舎・・・ラスターメモリ制御ユニット、２６
・・・・ビデオ制御ユニット、２８・・・・ラスターメ
モリ、５０・・・−直接メモリ呼出しアドレスレジスタ
、５２・・・・コンピュータチャンネル制御モジュール
、５８，９０゜１１８・ψ・拳玉状態データバソファ、
６０伊・・・装置テコ−トモジュール、１６・・・・Ｃ
ＰＵ。 ８０・・・・ＣＰＵメモリ読出し／書込みおよびリフレ
ッシュユニット、８４・・―・ＣＰＵメモリ、１１２・
ｅ−・アドレスレジスタ、１３８・・―・スキップパタ
ーン制御ユニット、１７０−・・・ズーム制御ＲＯＭ０ 特許出願人 エクストラツク・コーポレーション代
理人 山川政樹（ほか１名） ←−儲人 −８０３− Ｑ＋ Ｌ Ｌ−−−Ｊ
Claims (1)
- （１）ホストコンピュータに組合わせて用いて、そのホ
ストコンピュータに含まねているグラフィックス情報の
視覚的表示を行うコンピュータグラフィックス表示装置
であって、 データバスと、 アドレスバスと、 与えられたビデオ信号に対応する可視映像を発生するた
めの表示装置と、 グラフィックスデータのビットを含む情報をホストコン
ピュータと前記データバスおよび前記アドレスバスとの
間でやシとジ式せるためのインターフェースを構成する
チャンネルアダプタと、前記データバスと前記アドレス
バスに交信するように結合されて第１と縞２の制御（ｉ
＋号を発生するマイクロ制御ユニットと、 前記表示装置によって形成すべきグラフイツタヌ峡録の
両型に対応°Ｊるグラフィックスデータのビットをぞ）
１イニれ貯えることがマ：きるＮ行Ｍ列の誉８７場Ｉツ
［γレープをもむシスターメモリと、前ｂ１−′１アド
レスバスと、前Ｈｒ２テーデースと、前記ラスターメモ
リと、前記マイクロ制仙１ユニットとに交（ｍ″′Ｃ″
きるように１〜で結合され、前記第１の制御信号’Ｉ（
Ｃ応答１〜で、ホストコンピータかラックシフイックス
テータを前記ラスターメモリに貯えさせるラスターメモ
リ制御ユニットと、前記アドレスバスと、前記データバ
スと、前記ラスターメモリと、前記表示装置と、前記マ
イクロ制御ユニットとに交信できるようにして結合され
、前記槙２の制御信号に応答し、ｎ行ｍ列の前記蓄積場
所の任意の選択されたブロックに貯えられそいるデータ
をラスター状に読出すとともに、そのデータを用いて前
記表示装置へ人力させるためのビデオ信号を発生するた
めのビデオ制御ユニットとを備え、前記ビデオ信号を受
けた前記表示装置−′は８積揚ｈ「の選択されたブロッ
ク中にあ擾わているデータに対応する画素よ構成る秋葎
を表示させられ、前記ｎ＃′ｉ前記Ｎよシ小さい整数で
あシ、前記ｍは前記Ｍ、ＩＪ小さい整数であり、前記ビ
デオ節ｊ貧１ユニットは、 前記マイクロ制御゛ユニットから受け７’ｃｉｌの組の
読出し制御命令を貯えるための縞１０制御メモリと、 前記マイクロ制御５ユニツトから受けた第２の組の続出
し制御命令を貯えるための編２０制御メモリと、 前記ラスターメ太りに貯えらノ１ているグラフィックス
データのビットを読出すための続出し器と、前記ラスタ
ーメモリの：８積場所の第１の選択されたブロックに貯
えられているデータを、前記第１の組の命令の制御の下
に、前記続出し器に読出させるための論理装置とを含み
、蓄積場所の前記第１と第２のブロックから読出された
データは前ｉＣビテオ信号に會まわ、前記表示器は前記
第１のブロックからのデータに対応する第１の映像と、
前記第２のブロックからのデータに対応する第２の映ｒ
家とを同時に表示させられることを躬仏とするコンピュ
ータクンフィックス表示器ｕ０（２）ホストコンピュー
タに相合わせて用いて、そのホストコンピュータに倉ま
れているグラフィックス情報の視覚的表示を行うコンピ
ュータグラフィックス表示装置であって、 データバスと、 アドレスバスと、 与えられたビデオ信号に対応する可視映像を発生するた
めの表示装置と、 グラフィックスデータのビットを含む情報をホストコン
ピュータと前記データバスおよび前記アドレスバスとの
間でやシとシさせるためのインターフェースを構成する
チャンネルアダプタと、前記データバスと前記アドレス
バスに交信するように結合されて縞１と菌２の制御信号
を発生するマイクロ制御ユニットと、 前記表示器Ｕによって形成すべきクラフィックス映像の
画素に対応するグラフィックスデータのビットをそれぞ
７Ｎ貯えることができる１ｑ行Ｍ列の蓄積場所アレイを
含むラスターメモリと、前記アドレスバスと、前記デー
タバスと、前記ラスターメモリと、前記マイクロ制御ユ
ニットトに交信できるようにして結合され、前記第１の
制御信号に応答して、・ホストコンピュータからのグラ
フィックスデータを前記ラスターメモリに貯えさせるラ
スターメモリ制御ユニットと、前記アドレスバスと、前
記データバスと、前記ラスターメモリと、前記表示装置
と、前記マイクロ制御ユニットとに交信できるようにし
て結合され、前記第２の制御信号に応答し、１行ｍ列の
前記蓄積場所の任意の選択されたブロックに貯えられて
いるデータをラスター状に絖出すとともに、そのデータ
を用いて前記表示器へ入力させるためのビデオ信号を発
生するためのビデオ制御ユニットとを備え、前記ビデオ
信号を受けた前記表示装置は蓄積場所の選択されたブロ
ック中に含まれているデータに対応する画素より成る映
像を表示させられ、前記ｎは前記Ｎより小さい整数であ
り、前記ｍは前記Ｍよシ小さい秘数であり、前記ラスタ
ーメモリ制御ユニットは適訳した１つの前記蓄積場所に
データを入力Ｌ、現在他のデータｒ（より占められてい
る蓄り楊Ｉツ「へのそのようなデータ入力を排他的薗理
′／ｆｎ操作さぜるための手段を含むことを特徴とする
コンピュータグラフィックス表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/650,372 US4070710A (en) | 1976-01-19 | 1976-01-19 | Raster scan display apparatus for dynamically viewing image elements stored in a random access memory array |
| US650372 | 1976-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59131978A true JPS59131978A (ja) | 1984-07-28 |
| JPS6250872B2 JPS6250872B2 (ja) | 1987-10-27 |
Family
ID=24608614
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP405277A Granted JPS5290232A (en) | 1976-01-19 | 1977-01-19 | Method of generating graphic display and computer graphic display unit |
| JP58202942A Pending JPS59131983A (ja) | 1976-01-19 | 1983-10-31 | グラフイツクス表示を発生する方法およびその装置 |
| JP58202941A Granted JPS59131982A (ja) | 1976-01-19 | 1983-10-31 | グラフイツクス表示を発生する方法およびその装置 |
| JP58202943A Granted JPS59131978A (ja) | 1976-01-19 | 1983-10-31 | グラフィックス表示装置 |
| JP61171480A Granted JPS6277683A (ja) | 1976-01-19 | 1986-07-21 | グラフイツクス表示装置 |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP405277A Granted JPS5290232A (en) | 1976-01-19 | 1977-01-19 | Method of generating graphic display and computer graphic display unit |
| JP58202942A Pending JPS59131983A (ja) | 1976-01-19 | 1983-10-31 | グラフイツクス表示を発生する方法およびその装置 |
| JP58202941A Granted JPS59131982A (ja) | 1976-01-19 | 1983-10-31 | グラフイツクス表示を発生する方法およびその装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61171480A Granted JPS6277683A (ja) | 1976-01-19 | 1986-07-21 | グラフイツクス表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4070710A (ja) |
| JP (5) | JPS5290232A (ja) |
| DE (3) | DE2760260C2 (ja) |
| FR (1) | FR2338531A1 (ja) |
| GB (1) | GB1541919A (ja) |
Families Citing this family (137)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4209852A (en) * | 1974-11-11 | 1980-06-24 | Hyatt Gilbert P | Signal processing and memory arrangement |
| US4193112A (en) * | 1976-01-22 | 1980-03-11 | Racal-Milgo, Inc. | Microcomputer data display communication system with a hardwire editing processor |
| US4319339A (en) * | 1976-06-11 | 1982-03-09 | James Utzerath | Line segment video display apparatus |
| US4190835A (en) * | 1976-09-22 | 1980-02-26 | U.S. Philips Corporation | Editing display system with dual cursors |
| US4494186A (en) * | 1976-11-11 | 1985-01-15 | Honeywell Information Systems Inc. | Automatic data steering and data formatting mechanism |
| US4094000A (en) * | 1976-12-16 | 1978-06-06 | Atex, Incorporated | Graphics display unit |
| FR2382049A1 (fr) * | 1977-02-23 | 1978-09-22 | Thomson Csf | Processeur pour terminal informatique utilisant un recepteur de television |
| USRE31736E (en) * | 1977-06-13 | 1984-11-13 | Rockwell International Corporation | Reactive computer system adaptive to a plurality of program inputs |
| US4213189A (en) * | 1977-06-13 | 1980-07-15 | Admiral Corporation | Reactive computer system adaptive to a plurality of program inputs |
| US4202041A (en) * | 1977-07-11 | 1980-05-06 | Massachusetts Institute Of Technology | Dynamically variable keyboard terminal |
| JPS5438724A (en) * | 1977-09-02 | 1979-03-23 | Hitachi Ltd | Display unit |
| JPS54120534A (en) * | 1978-03-10 | 1979-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern correcting processor |
| FR2426295A1 (fr) * | 1978-05-18 | 1979-12-14 | Thomson Csf | Generateur de symboles pour console graphique |
| FR2426292A1 (fr) * | 1978-05-18 | 1979-12-14 | Thomson Csf | Processeur pour terminal graphique |
| US4475172A (en) * | 1978-05-30 | 1984-10-02 | Bally Manufacturing Corporation | Audio/visual home computer and game apparatus |
| US4181955A (en) * | 1978-06-02 | 1980-01-01 | Mathematical Applications Group, Inc. | Apparatus for producing photographic slides |
| US4298931A (en) * | 1978-06-02 | 1981-11-03 | Hitachi, Ltd. | Character pattern display system |
| JPS54161840A (en) * | 1978-06-13 | 1979-12-21 | Nippon Telegr & Teleph Corp <Ntt> | Scale piling display process system onto pattern |
| US4209832A (en) * | 1978-06-13 | 1980-06-24 | Chrysler Corporation | Computer-generated display for a fire control combat simulator |
| IT7827086A0 (it) * | 1978-08-29 | 1978-08-29 | Sits Soc It Telecom Siemens | Disposizione circuitale per i lprelevamento di dati contenuti nella memoria dati di sistemi operativi. |
| US4296484A (en) * | 1978-10-30 | 1981-10-20 | Phillips Petroleum Company | Data display system |
| JPS6044667B2 (ja) * | 1978-12-18 | 1985-10-04 | 富士通株式会社 | デ−タ処理システムの出力制御方式 |
| US4295135A (en) * | 1978-12-18 | 1981-10-13 | Josef Sukonick | Alignable electronic background grid generation system |
| GB2038596B (en) | 1978-12-20 | 1982-12-08 | Ibm | Raster display apparatus |
| US4296476A (en) * | 1979-01-08 | 1981-10-20 | Atari, Inc. | Data processing system with programmable graphics generator |
| JPS55112642A (en) * | 1979-02-23 | 1980-08-30 | Hitachi Ltd | Display unit |
| JPS55132180A (en) * | 1979-03-31 | 1980-10-14 | Toshiba Corp | Screen expander |
| US4513390A (en) * | 1979-06-08 | 1985-04-23 | Planning Research Corporation | System for digital transmission and synthesis of integrated data |
| US4240075A (en) * | 1979-06-08 | 1980-12-16 | International Business Machines Corporation | Text processing and display system with means for rearranging the spatial format of a selectable section of displayed data |
| US4428065A (en) | 1979-06-28 | 1984-01-24 | Xerox Corporation | Data processing system with multiple display apparatus |
| JPS567418U (ja) * | 1979-06-28 | 1981-01-22 | ||
| FR2465281A1 (fr) * | 1979-09-12 | 1981-03-20 | Telediffusion Fse | Dispositif de transmission numerique et d'affichage de graphismes et/ou de caracteres sur un ecran |
| JPS5647087A (en) * | 1979-09-25 | 1981-04-28 | Tokyo Shibaura Electric Co | Cursor control system |
| GB2059727B (en) * | 1979-09-27 | 1983-03-30 | Ibm | Digital data display system |
| US4546434C1 (en) * | 1979-10-03 | 2002-09-17 | Debbie A Gioello | Method for designing apparel |
| JPS6210269Y2 (ja) * | 1979-10-17 | 1987-03-10 | ||
| JPS5667446A (en) * | 1979-11-06 | 1981-06-06 | Toshiba Corp | Editor for video information |
| JPS5667892A (en) * | 1979-11-07 | 1981-06-08 | Hitachi Ltd | Display unit |
| JPS56119185A (en) * | 1980-02-23 | 1981-09-18 | Fujitsu Fanuc Ltd | Picture display system |
| US4379308A (en) * | 1980-02-25 | 1983-04-05 | Cooper Industries, Inc. | Apparatus for determining the parameters of figures on a surface |
| GB2070399B (en) * | 1980-02-27 | 1983-10-05 | Xtrak Corp | Real time toroidal pan |
| DE3014437C2 (de) * | 1980-04-10 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zum Darstellen von alphanumerischen Zeichen an einem Bildschirm einer Anzeigeeinheit |
| JPS56164386A (en) * | 1980-05-22 | 1981-12-17 | Tokyo Shibaura Electric Co | Display unit |
| JPS5711390A (en) * | 1980-06-24 | 1982-01-21 | Nintendo Co Ltd | Scanning display indication controller |
| US4366476A (en) * | 1980-07-03 | 1982-12-28 | General Electric Company | Raster display generating system |
| JPS5772189A (en) * | 1980-10-23 | 1982-05-06 | Hitachi Ltd | Figure input/output device |
| JPS5793422A (en) * | 1980-11-29 | 1982-06-10 | Omron Tateisi Electronics Co | Dma controller |
| US5216755A (en) * | 1980-12-04 | 1993-06-01 | Quantel Limited | Video image creation system which proportionally mixes previously created image pixel data with currently created data |
| US5289566A (en) * | 1980-12-04 | 1994-02-22 | Quantel, Ltd. | Video image creation |
| US4455554A (en) * | 1980-12-30 | 1984-06-19 | International Business Machines Corporation | Proportionality in minature displays |
| US4460958A (en) * | 1981-01-26 | 1984-07-17 | Rca Corporation | Window-scanned memory |
| US4417303A (en) * | 1981-02-25 | 1983-11-22 | Leeds & Northrup Company | Multi-processor data communication bus structure |
| US4470042A (en) * | 1981-03-06 | 1984-09-04 | Allen-Bradley Company | System for displaying graphic and alphanumeric data |
| US4414628A (en) * | 1981-03-31 | 1983-11-08 | Bell Telephone Laboratories, Incorporated | System for displaying overlapping pages of information |
| EP0076259B1 (en) * | 1981-04-10 | 1989-08-16 | Ampex Corporation | Controller for system for spatially transforming images |
| GB2157126B (en) * | 1981-04-10 | 1986-05-29 | Ampex | Controller for system for spatially transforming images |
| US4430725A (en) | 1981-05-18 | 1984-02-07 | International Business Machines Corporation | Method for displaying source and destination file headers for easy comparison of proposed header changes |
| US4495490A (en) * | 1981-05-29 | 1985-01-22 | Ibm Corporation | Word processor and display |
| JPS57192989U (ja) * | 1981-05-30 | 1982-12-07 | ||
| US4493049A (en) * | 1981-06-05 | 1985-01-08 | Xerox Corporation | Shared resource clustered printing system |
| US4498079A (en) * | 1981-08-20 | 1985-02-05 | Bally Manufacturing Corporation | Prioritized overlay of foreground objects line buffer system for a video display system |
| US4398189A (en) * | 1981-08-20 | 1983-08-09 | Bally Manufacturing Corporation | Line buffer system for displaying multiple images in a video game |
| US4720783A (en) * | 1981-08-24 | 1988-01-19 | General Electric Company | Peripheral bus with continuous real-time control |
| US4566038A (en) * | 1981-10-26 | 1986-01-21 | Excellon Industries | Scan line generator |
| US4674058A (en) * | 1981-12-07 | 1987-06-16 | Dicomed Corporation | Method and apparatus for flexigon representation of a two dimensional figure |
| US4500879A (en) * | 1982-01-06 | 1985-02-19 | Smith Engineering | Circuitry for controlling a CRT beam |
| US4802019A (en) * | 1982-01-11 | 1989-01-31 | Zenji Harada | Picture processing system for selective display |
| JPS58160983A (ja) * | 1982-03-18 | 1983-09-24 | 横河電機株式会社 | Ｃｒｔ表示装置 |
| US4536856A (en) * | 1982-06-07 | 1985-08-20 | Sord Computer Systems, Inc. | Method of and apparatus for controlling the display of video signal information |
| JPS59276A (ja) * | 1982-06-25 | 1984-01-05 | Nec Corp | 画像編集回路 |
| DE3381991D1 (de) * | 1982-06-28 | 1990-12-20 | Toshiba Kawasaki Kk | Bildanzeigesteuereinrichtung. |
| US4667305A (en) * | 1982-06-30 | 1987-05-19 | International Business Machines Corporation | Circuits for accessing a variable width data bus with a variable width data field |
| DE3363586D1 (en) * | 1982-07-07 | 1986-06-26 | Joachim Frank | Apparatus for determining a coordinate position on an information display surface |
| US4590585A (en) * | 1982-08-13 | 1986-05-20 | International Business Machines | Character generator for raster printer |
| US4533910A (en) * | 1982-11-02 | 1985-08-06 | Cadtrak Corporation | Graphics display system with viewports of arbitrary location and content |
| US4587633A (en) * | 1982-11-10 | 1986-05-06 | Wang Laboratories, Inc. | Management communication terminal system |
| US5129061A (en) * | 1982-11-10 | 1992-07-07 | Wang Laboratories, Inc. | Composite document accessing and processing terminal with graphic and text data buffers |
| JPS59114631A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | 端末制御装置 |
| US5459529A (en) * | 1983-01-10 | 1995-10-17 | Quantel, Ltd. | Video processing for composite images |
| US4620287A (en) * | 1983-01-20 | 1986-10-28 | Dicomed Corporation | Method and apparatus for representation of a curve of uniform width |
| DE3315602A1 (de) * | 1983-04-29 | 1984-10-31 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Einrichtung zur erfassung und auswertung von bilddaten |
| US4549275A (en) * | 1983-07-01 | 1985-10-22 | Cadtrak Corporation | Graphics data handling system for CAD workstation |
| US4706079A (en) * | 1983-08-16 | 1987-11-10 | International Business Machines Corporation | Raster scan digital display system with digital comparator means |
| US4646261A (en) * | 1983-09-27 | 1987-02-24 | Motorola Computer Systems, Inc. | Local video controller with video memory update detection scanner |
| US4642789A (en) * | 1983-09-27 | 1987-02-10 | Motorola Computer Systems, Inc. | Video memory controller |
| DE3437896A1 (de) * | 1983-10-17 | 1985-04-25 | Canon K.K., Tokio/Tokyo | Sichtgeraetsystem |
| JPS60113395A (ja) * | 1983-11-25 | 1985-06-19 | Hitachi Ltd | メモリ制御回路 |
| JPS60113289A (ja) * | 1983-11-25 | 1985-06-19 | セイコーインスツルメンツ株式会社 | 図形表示装置用ライン・スム−ジング回路 |
| US4591998A (en) * | 1983-12-01 | 1986-05-27 | The United States Of America As Represented By The Secretary Of The Air Force | Dynamic bar pattern method |
| US4747042A (en) * | 1983-12-20 | 1988-05-24 | Ascii Corporation | Display control system |
| US4594684A (en) * | 1984-01-19 | 1986-06-10 | Rca Corporation | System and method for measuring the area and dimensions of apertures in an opaque medium |
| CA1243138A (en) * | 1984-03-09 | 1988-10-11 | Masahiro Kodama | High speed memory access circuit of crt display unit |
| US4599610A (en) * | 1984-03-21 | 1986-07-08 | Phillips Petroleum Company | Overlaying information on a video display |
| JPS60205580A (ja) * | 1984-03-30 | 1985-10-17 | オークマ株式会社 | 動画処理方法 |
| DE3586927T2 (de) * | 1984-04-20 | 1993-06-03 | Hitachi Ltd | Flaches bildschirmanzeigesystem mit integriertem eingabegeraet. |
| US4663729A (en) * | 1984-06-01 | 1987-05-05 | International Business Machines Corp. | Display architecture having variable data width |
| FR2566951B1 (fr) * | 1984-06-29 | 1986-12-26 | Texas Instruments France | Procede et systeme pour l'affichage d'informations visuelles sur un ecran par balayage ligne par ligne et point par point de trames video |
| CN1012301B (zh) * | 1984-10-16 | 1991-04-03 | 三洋电机株式会社 | 显示装置 |
| US5226119A (en) * | 1985-07-03 | 1993-07-06 | Hitachi, Ltd. | Graphic display controller |
| JPH0746308B2 (ja) * | 1985-07-24 | 1995-05-17 | 株式会社日立製作所 | 表示制御装置およびマイクロコンピュータ・システム |
| EP0228136A3 (en) * | 1985-12-30 | 1990-03-21 | Koninklijke Philips Electronics N.V. | Abstract operation-signalling from a raster scan video controller to a display memory |
| JP2523564B2 (ja) * | 1986-01-13 | 1996-08-14 | 株式会社日立製作所 | 復号・書込み・読出し手段を有する情報処理装置 |
| US5029077A (en) * | 1986-01-17 | 1991-07-02 | International Business Machines Corporation | System and method for controlling physical resources allocated to a virtual terminal |
| JPS62192867A (ja) * | 1986-02-20 | 1987-08-24 | Mitsubishi Electric Corp | イメ−ジデ−タを扱うワ−クステ−シヨン |
| US4829473A (en) * | 1986-07-18 | 1989-05-09 | Commodore-Amiga, Inc. | Peripheral control circuitry for personal computer |
| US4874164A (en) * | 1986-07-18 | 1989-10-17 | Commodore-Amiga, Inc. | Personal computer apparatus for block transfer of bit-mapped image data |
| US5103499A (en) * | 1986-07-18 | 1992-04-07 | Commodore-Amiga, Inc. | Beam synchronized coprocessor |
| US4888713B1 (en) * | 1986-09-05 | 1993-10-12 | Cdi Technologies, Inc. | Surface detail mapping system |
| US5319786A (en) * | 1987-05-20 | 1994-06-07 | Hudson Soft Co., Ltd. | Apparatus for controlling a scanning type video display to be divided into plural display regions |
| US4873652A (en) * | 1987-07-27 | 1989-10-10 | Data General Corporation | Method of graphical manipulation in a potentially windowed display |
| US4985848A (en) * | 1987-09-14 | 1991-01-15 | Visual Information Technologies, Inc. | High speed image processing system using separate data processor and address generator |
| US5109348A (en) * | 1987-09-14 | 1992-04-28 | Visual Information Technologies, Inc. | High speed image processing computer |
| US5146592A (en) * | 1987-09-14 | 1992-09-08 | Visual Information Technologies, Inc. | High speed image processing computer with overlapping windows-div |
| US5129060A (en) * | 1987-09-14 | 1992-07-07 | Visual Information Technologies, Inc. | High speed image processing computer |
| US4984152A (en) * | 1987-10-06 | 1991-01-08 | Bell Communications Research, Inc. | System for controlling computer processing utilizing a multifunctional cursor with decoupling of pointer and image functionalities in space and time |
| US4967373A (en) * | 1988-03-16 | 1990-10-30 | Comfuture, Visual Information Management Systems | Multi-colored dot display device |
| US5075675A (en) * | 1988-06-30 | 1991-12-24 | International Business Machines Corporation | Method and apparatus for dynamic promotion of background window displays in multi-tasking computer systems |
| US5058051A (en) * | 1988-07-29 | 1991-10-15 | Texas Medical Instruments, Inc. | Address register processor system |
| US5107444A (en) * | 1988-09-13 | 1992-04-21 | Computer Design, Inc. | Method and apparatus for flattening three-dimensional surfaces |
| US5448687A (en) * | 1988-09-13 | 1995-09-05 | Computer Design, Inc. | Computer-assisted design system for flattening a three-dimensional surface and for wrapping a flat shape to a three-dimensional surface |
| US5175806A (en) * | 1989-03-28 | 1992-12-29 | Computer Design, Inc. | Method and apparatus for fast surface detail application to an image |
| US5075673A (en) * | 1989-06-16 | 1991-12-24 | International Business Machines Corp. | Variable speed, image pan method and apparatus |
| US5150312A (en) * | 1989-06-16 | 1992-09-22 | International Business Machines Corporation | Animation processor method and apparatus |
| JPH02119298U (ja) * | 1990-02-15 | 1990-09-26 | ||
| EP0529121A1 (en) * | 1991-08-24 | 1993-03-03 | International Business Machines Corporation | Graphics display tool |
| JPH0489995U (ja) * | 1991-09-05 | 1992-08-05 | ||
| US5293482A (en) * | 1991-10-18 | 1994-03-08 | Supermac Technology, Inc. | Method and apparatus for partial display and magnification of a graphical video display |
| US5491494A (en) * | 1993-11-19 | 1996-02-13 | International Business Machines Corporation | Pick correlation |
| US5483258A (en) * | 1993-12-10 | 1996-01-09 | International Business Machines Corporation | Pick correlation |
| US5657047A (en) * | 1995-01-12 | 1997-08-12 | Accelgraphics, Inc. | Method and apparatus for zooming images on a video display |
| US5719890A (en) * | 1995-06-01 | 1998-02-17 | Micron Technology, Inc. | Method and circuit for transferring data with dynamic parity generation and checking scheme in multi-port DRAM |
| US6487207B1 (en) | 1997-02-26 | 2002-11-26 | Micron Technology, Inc. | Shared buffer memory architecture for asynchronous transfer mode switching and multiplexing technology |
| JP3070678B2 (ja) * | 1998-03-24 | 2000-07-31 | 日本電気株式会社 | 図形レイアウト変更システム及び図形レイアウト変更方法 |
| JP2002123488A (ja) * | 2000-10-16 | 2002-04-26 | Sony Corp | 機器制御方法と装置 |
| TWI250393B (en) * | 2004-09-10 | 2006-03-01 | Innolux Display Corp | Industrial control circuit |
| US7697011B2 (en) * | 2004-12-10 | 2010-04-13 | Honeywell International Inc. | Automatic display video positioning and scaling system |
| WO2008134655A1 (en) * | 2007-04-27 | 2008-11-06 | Mattel, Inc. | Computer fashion game with machine-readable trading cards |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US974006A (en) * | 1909-04-01 | 1910-10-25 | Alois Salcher | Controlling apparatus. |
| JPS4897439A (ja) * | 1972-03-25 | 1973-12-12 | ||
| JPS5024035A (ja) * | 1973-07-05 | 1975-03-14 | ||
| JPS5050826A (ja) * | 1973-09-05 | 1975-05-07 | ||
| US3896428A (en) * | 1974-09-03 | 1975-07-22 | Gte Information Syst Inc | Display apparatus with selective character width multiplication |
| JPS51138332A (en) * | 1975-05-12 | 1976-11-29 | Ibm | Image processor |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3011164A (en) * | 1957-07-25 | 1961-11-28 | Research Corp | Digital expansion circuit |
| US3437873A (en) * | 1967-01-20 | 1969-04-08 | Bunker Ramo | Display system sector selection and amplification means |
| US3540012A (en) * | 1967-12-26 | 1970-11-10 | Sperry Rand Corp | Crt display editing circuit |
| US3543244A (en) * | 1968-01-04 | 1970-11-24 | Gen Electric | Information handling system |
| US3659283A (en) * | 1969-05-09 | 1972-04-25 | Applied Digital Data Syst | Variable size character raster display |
| US3648245A (en) * | 1970-01-30 | 1972-03-07 | Burroughs Corp | Time-shared apparatus for operating plural display media, and display methods including paging, displaying special forms and displaying information in tabulated form |
| US3716842A (en) * | 1971-05-05 | 1973-02-13 | Ibm | System and method for the continuous movement of a sheet having graphic subject matter thereon through a window of a display screen |
| US3729714A (en) * | 1971-06-23 | 1973-04-24 | Ibm | Proportional space character display including uniform character expansion |
| US3747087A (en) * | 1971-06-25 | 1973-07-17 | Computer Image Corp | Digitally controlled computer animation generating system |
| JPS4860536A (ja) * | 1971-11-18 | 1973-08-24 | ||
| US3882446A (en) * | 1971-12-30 | 1975-05-06 | Texas Instruments Inc | Interactive horizon building, analysis and editing |
| CA1005141A (en) * | 1973-01-12 | 1977-02-08 | John E. Keener | Refresh system for information display on crt terminals to permit power source cyclic change |
| JPS49106243A (ja) * | 1973-02-09 | 1974-10-08 | ||
| US3906480A (en) * | 1973-02-23 | 1975-09-16 | Ibm | Digital television display system employing coded vector graphics |
| JPS5314375B2 (ja) * | 1973-04-02 | 1978-05-17 | ||
| JPS509256A (ja) * | 1973-05-30 | 1975-01-30 | ||
| JPS5016436A (ja) * | 1973-06-11 | 1975-02-21 | ||
| US3858198A (en) * | 1973-06-22 | 1974-12-31 | Rca Corp | Fixed format video data display employing crossed-line pattern format delineation |
| JPS51843A (ja) * | 1974-06-21 | 1976-01-07 | Hitachi Ltd |
-
1976
- 1976-01-19 US US05/650,372 patent/US4070710A/en not_active Expired - Lifetime
-
1977
- 1977-01-06 GB GB77408A patent/GB1541919A/en not_active Expired
- 1977-01-17 FR FR7701209A patent/FR2338531A1/fr active Granted
- 1977-01-19 JP JP405277A patent/JPS5290232A/ja active Granted
- 1977-01-19 DE DE2760260A patent/DE2760260C2/de not_active Expired
- 1977-01-19 DE DE2760261A patent/DE2760261C2/de not_active Expired
- 1977-01-19 DE DE19772701891 patent/DE2701891A1/de active Granted
-
1983
- 1983-10-31 JP JP58202942A patent/JPS59131983A/ja active Pending
- 1983-10-31 JP JP58202941A patent/JPS59131982A/ja active Granted
- 1983-10-31 JP JP58202943A patent/JPS59131978A/ja active Granted
-
1986
- 1986-07-21 JP JP61171480A patent/JPS6277683A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US974006A (en) * | 1909-04-01 | 1910-10-25 | Alois Salcher | Controlling apparatus. |
| JPS4897439A (ja) * | 1972-03-25 | 1973-12-12 | ||
| JPS5024035A (ja) * | 1973-07-05 | 1975-03-14 | ||
| JPS5050826A (ja) * | 1973-09-05 | 1975-05-07 | ||
| US3896428A (en) * | 1974-09-03 | 1975-07-22 | Gte Information Syst Inc | Display apparatus with selective character width multiplication |
| JPS51138332A (en) * | 1975-05-12 | 1976-11-29 | Ibm | Image processor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2701891C2 (ja) | 1987-07-09 |
| JPS619666B2 (ja) | 1986-03-25 |
| JPS5290232A (en) | 1977-07-29 |
| JPS6277683A (ja) | 1987-04-09 |
| FR2338531B1 (ja) | 1984-10-26 |
| JPS59131982A (ja) | 1984-07-28 |
| DE2760261A1 (ja) | 1985-05-02 |
| DE2760261C2 (de) | 1986-05-15 |
| JPS6250873B2 (ja) | 1987-10-27 |
| DE2701891A1 (de) | 1977-07-21 |
| JPS6250872B2 (ja) | 1987-10-27 |
| JPS59131983A (ja) | 1984-07-28 |
| FR2338531A1 (fr) | 1977-08-12 |
| JPS6361711B2 (ja) | 1988-11-30 |
| DE2760260A1 (ja) | 1985-02-28 |
| DE2760260C2 (de) | 1986-08-21 |
| US4070710A (en) | 1978-01-24 |
| GB1541919A (en) | 1979-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59131978A (ja) | グラフィックス表示装置 | |
| US4197590A (en) | Method for dynamically viewing image elements stored in a random access memory array | |
| USRE31200E (en) | Raster scan display apparatus for dynamically viewing image elements stored in a random access memory array | |
| CA1221761A (en) | T.v. game system | |
| EP0487266B1 (en) | Background picture display apparatus and external storage unit used therefor | |
| CA1306059C (en) | Digital map system | |
| US4979738A (en) | Constant spatial data mass RAM video display system | |
| JPS62288984A (ja) | ビデオ表示装置 | |
| JPS60220388A (ja) | 電子表示装置の記号合成装置および方法 | |
| JPH0830948B2 (ja) | イメージ表示装置 | |
| KR20020060069A (ko) | 휴대용 ｌｃｄ 장치에 고 칼러 분해능을 표시하는 방법 및장치 | |
| EP0590785B1 (en) | Processing apparatus for sound and image data | |
| JPH04185081A (ja) | モザイク画像表示装置 | |
| JPH03502254A (ja) | 図形表示システム | |
| EP0085480A2 (en) | Improvements in or relating to video display systems | |
| EP0014045B1 (en) | Apparatus for controlling a display | |
| EP0194092A2 (en) | Display system and method | |
| JPH02110497A (ja) | 画像表示装置 | |
| JPH0454957B2 (ja) | ||
| JPS607478A (ja) | 画像表示装置 | |
| JPH0379719B2 (ja) | ||
| JPS59141976A (ja) | ビデオ信号合成方法及び装置 | |
| Smith et al. | A New Dimension in Broadcast Graphics | |
| JPS5928916B2 (ja) | 陰極線管デイスプレイ装置の格子状パタ−ン発生装置 | |
| JPS5843119B2 (ja) | 囲碁端末装置の表示制御回路 |