JPH0379719B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、表示装置に関し、特に、その表示態
様の修飾、例えば、ブリンク（点滅）、リバース
（背景と表示情報の明暗又は色彩の逆転）などを、
制御するための機構に関するものである。

〔発明の背景〕

従来の表示装置においても、特定の文字や図形
などを強調するために、ブリンク、リバース、高
輝度表示、特定色表示などの表示修飾は、盛んに
行なわれている。しかしながら、従来装置におい
ては、表示の修飾の態様が機器によつて固定され
ており、そのために、表現能力に不足をきたす場
合があつた。

〔発明の目的〕

本発明の目的は、表示修飾の多数の態様の中か
ら必要に応じて任意のものを選択し、かつ、その
修飾を表示画面の任意の部分に適用することを、
可能にすることにある。

〔発明の概要〕

本発明の特徴は、表示すべき画像の各部を規定
する情報を保持する表示画面メモリ（例えば各画
素ビツトを記憶するドツトリフレツシユメモリ）
と、そこから読出された情報に基づいて画像を表
示する表示手段（例えばラスタスキヤン型CRT）
を備えた表示装置において、前記画像の各部の表
示が修飾（例えばブリンク、リバース等）される
べきか否かを指示する情報を保持する修飾データ
メモリと、複数の表示修飾態様の１つを選択的に
指示する指示手段（例えばレジスタ）と、この指
示表示の指示及び前記修飾データメモリから読出
された修飾指示情報に従つて対応する画像部分の
表示を修飾する回路とを設けたところにある。

〔発明の実施例〕

第１図は本発明の一実施例を示すブロツクダイ
ヤグラムである。表示画面メモリ１は、表示画面
の各画素対応にビツト位置を有し、ドツト展開さ
れた被表示データを保持する、いわゆるドツトリ
フレツシユメモリである。このメモリは、カラー
表示の色指定、複数画面の重ね表示や選択表示そ
の他の必要に応じて、複数枚設けることができ
る。このメモリの内容は、周期的に走査されて、
表示制御回路２により所要の同期信号の生成やカ
ラー情報の付加なねどが行なわれた後、表示部３
（例えばラスタスキヤン型CRT）に表示される。
表示の修飾を行なわないときには、修飾回路４は
実質上何の処理も行なわず、表示画像メモリ１か
らの信号をそのまま通過させる。

修飾データメモリ５も、表示画面の各画素対応
にビツト位置を持ち、表示画面メモリ１と同期し
て読出される。このメモリ中の各ビツトは、それ
に対応する画素の表示態様が修飾されるべきか否
かを示す。例えば、そのビツトが“１”ならば対
応する画素は修飾され、“０”ならば修飾されな
い。この修飾データは中央処理装置からの情報に
基づいて書込まれる。態様指示レジスタ６は、修
飾の態様（リバース、ブリンク、消去、特定色表
示等）を指示する情報を保持する。この情報は中
央処理装置から書込んでもよいし、また、オペレ
ータが手動でセツトしてもよい。

修飾回路４は、態様指示レジスタ６の内容を解
読し、それに基づいて、修飾データメモリ５内の
“１”ビツトに対応する位置の画素ビツトの表示
態様を変更する。第２図はこの修飾回路４の細部
構成の一例を示す。態様指示レジスタ６の内容
は、デコーダ７で解読される。この例では、態様
指示レジスタの内容は２ビツトからなり、“00”
は無修飾、“01”はリバース表示、“10”はブリン
ク表示、“11”は指定部消去を、それぞれ指示す
るものとする。これらの修飾態様に対応するデコ
ーダ出力は、AND回路８ａ〜８ｄの１つを付勢
する。AND回路８ａは、無修飾の場合に、表示
画面メモリ１からの画素ビツトをそのまま通過さ
せる。AND回路８ｂは、リバース表示の場合に、
排他的OR回路９ａの出力を通過させ、一方、排
他的OR回路９ａは、画素ビツトと修飾データメ
モリ５からのビツト（以下修飾指示ビツトとい
う）とを受ける。したがつて、AND回路８ｂの
出力には、修飾指示ビツトが“０”ならば画素ビ
ツトがそのまま現われ、修飾指示ビツトが“１”
ならば画素ビツトが“１”と“０”を反転されて
現われる。AND回路８ｃは、ブリンク表示の場
合にAND回路９ｂの出力を通過させ、一方、
AND回路９ｂは、画素ビツトとNAND回路１０
の出力とを受け、そして、NAND回路１０は、
修飾指示ビツトと低周波発振器１１の出力とを受
ける。したがつて、AND回路８ｃの出力には、
修飾指示ビツトが“０”ならば画素ビツトがその
まま現われ、修飾指示ビツトが“１”ならば画素
ビツトが発振器１１の発振周期で抑止されながら
現われる。最後に、AND回路８ｄは、指定部消
去の場合にAND回路９ｃの出力を通過させ、一
方AND回路９ｃは、画素ビツトと否定回路１２
の出力とを受け、そして、否定回路１２は、修飾
指示ビツトを受ける。したがつて、AND回路８
ｄの出力には、修飾指示ビツトが“０”ならば画
素ビツトがそのまま現われ、修飾指示ビツトが
“１”ならば何も現われない。AND回路８ａ〜８
ｄの出力は、OR回路１３を経て表示制御回路２
に送られる。

なお、修飾の態様によつては、画素ビツト自体
の処理に代えて、表示部を、デコーダ７の出力と
修飾指示ビツトとにより制御してもよい。例え
ば、高輝度表示は、輝度制御回路を制御すること
によつて実現される。

第３図は、前記のリバース表示“01”とブリン
ク表示“10”と指定部消去“11”の各修飾態様に
ついて、表示画面メモリ１、修飾データメモリ
５、及びそれらの内容に基づいて形成される表示
部３の画面の関係を、具体的によつて示したもの
である。

なお、修飾データメモリ５は、１枚に限られ
ず、複数枚設けて、それらによりそれぞれ異なる
部分を指示するとともに、態様指示レジスタ６の
一部のフイールド又は別に設けた専用のレジスタ
にセツトした情報によつて、どの修飾データメモ
リを使用するかを指示するようにしてもよい。ま
た、複数枚の修飾データメモリ５を設けるととも
に、それらのそれぞれに対応して態様指示レジス
タ６を設ければ、表示画面の複数の部分に対して
それぞれ異なる態様の修飾を行なうことができ
る。更に、表示画面メモリ１が複数枚ある場合
に、修飾データメモリ５と態様指示レジスタ６も
複数組設けて、その各組又は各群を表示画面メモ
リ１のそれぞれ又は各群に割当てれば、各表示画
面メモリ又はその群ごとに任意の部分を任意の態
様で修飾することができる。この構成はマルチス
クリン方式に好適である。本発明は、コードリフ
レツシユ式の文字表示装置にも適用することがで
きる。

〔発明の効果〕

以上のように、本発明によれば、多種多様な表
示修飾態様を、選択あるいは組合せて、しかも画
面の任意の部分に対して適用することができるか
ら、極めて表現力に富むマンマシンインタフエー
スを提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツクダイヤグ
ラム、第２図は第１図における修飾回路の構成の
一例を示す論理回路図、第３図は各種の表示修飾
態様の模式図である。 １…表示画面メモリ、２…表示制御回路、３…
表示部、４…修飾回路、５…修飾データメモリ、
６…態様指示レジスタ。

Claims (1)

【特許請求の範囲】
1. １ 表示すべき画像の各部を規定する情報を保持
   する表示画面メモリと、この表示画面メモリから
   の情報に基づいて画像を表示する表示手段と、前
   記画像の各部の表示が修飾されるべきか否かを指
   示する情報を保持する修飾データメモリと、複数
   の表示修飾態様の１つを選択的に指示する指示手
   段と、この指示手段の指示及び前記修飾データメ
   モリからの情報に従つて対応する画像部分の表示
   を修飾する回路とを備えた表示装置。