JPH0237073Y2

JPH0237073Y2 -

Info

Publication number: JPH0237073Y2
Application number: JP1985060423U
Authority: JP
Priority date: 1985-04-24
Filing date: 1985-04-24
Publication date: 1990-10-08
Also published as: JPS61176661U

Description

【考案の詳細な説明】

Ａ産業上の利用分野本考案はカラー・グラフイツク・デイスプレ
イ・システムに関し、更に具体的には、それぞれ
特定カラーの画素ビツトを記憶する複数のカラ
ー・メモリ・プレーンに対し種々のタイプの書込
み処理を簡単に行なうことができるカラー・グラ
フイツク・デイスプレイ・システムに関する。Ｂ開示の概要開示されるカラー・グラフイツク・デイスプレ
イ・システムは、それぞれ特定カラーの画素ビツ
トを記憶する共通にアドレスされる複数のカラ
ー・メモリ・プレーンを有する。入力データは、
メモリ・プレーンに既に書込まれているデータに
対し、通常モード、消去、OR，EX−OR、アン
ダー、オーバおよびバツクグラウンド・オーバの
種々の書込みタイプで書込まれる。デイスプレ
イ・システムは、入力データが書込まれるべきメ
モリ・プレーンを指定するカラー指定回路、入力
データの書込みタイプを指定する書込みタイプ指
定回路、およびこれらの回路に応答して指定され
た書込みタイプの実行に用いられるメモリ・プレ
ーンを付勢するメモリ・プレーン選択回路を有す
る。入力データはカラー指定回路によつて指定さ
れたメモリ・プレーンに書込まれるものとして与
えられるが、実際の書込みでは、指定された書込
みタイプに依存して、変更なしにそのまま書込ま
れるか、または論理操作によつて変更されて書込
まれる。カラー指定回路によつて指定されなかつ
たメモリ・プレーンのデータも、指定書込みタイ
プに依存して、入力データによつて変更される。
各メモリ・プレーンへの実際の書込みデータは、
各メモリ・プレーン毎に設けられた書込みタイプ
制御回路を含む書込み制御装置によつて発生され
る。本考案によれば、種々のタイプの書込みを簡
単なハードウエアで行なうことができる。Ｃ従来の技術例えばラスタ走査カラーCRTデイスプレイの
ようなデイスプレイ装置にカラー表示をするため
に、複数のメモリ・プレーン、例えば赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の３つのカラー・メモリ・プ
レーンを用いたカラー・グラフイツク・デイスプ
レイ・システムが知られている。各メモリ・プレ
ーンは、デイスプレイ装置の画素と対応してＲ、
Ｇ、Ｂのうちの特定のカラーの画素ビツトを記憶
し、３ビツト（各メモリ・プレーンから１ビツ
ト）の組合せで各画素のカラーを指定する。このようなデイスプレイ・システムでは、例え
ば、互いに重なる異なる色の図形を表示する場合
は、これらの図形の重なり状態、すなわち、混色
にするか、アンダ（書込まれる図形が既に書込ま
れている図形の下側に隠れるようにする下書き）
にするか、オーバ（書込まれる図形が前に書込ま
れている図形の上側に重なり前の図形を隠すよう
にする上書き）にするかを正確に制御できる必要
がある。また、複数の画像を合成する場合画像間の区別
を容易にするため、一方の画像を取囲む背景領域
を黒色にして表示するのが望ましい場合がある。
同様の問題は、斜線パターン、格子パターンなど
のシエーデイング・パターンを合成表示する場合
にも起こりうる。シエーデイング・パターンのす
き間から下側の図形が見えると、視覚効果が薄れ
るため、シエーデイング・パターンの領域では下
側の図形を消去し、黒い背景を与えるように表示
できるのが望ましい。カラー・メモリ・プレーン書込みの最も普通の
方法はソフトウエアを用いる方法であるが、これ
は一般に複雑な処理ステツプを必要とし、処理時
間が長い。また、入力データとメモリ・プレーン
に前に書込まれているデータとの論理を取つて書
込みを制御する方法が提案されているが、処理で
きる書込み制御機能に制限があり、実際的でなか
つた。Ｄ考案が解決しようとする問題点したがつて本考案の目的は、簡単なハードウエ
アで、複数のカラー・メモリ・プレーンに対して
種々のタイプの書込みを行なうことができるカラ
ー・グラフイツク・デイスプレイ・システムを提
供することである。Ｅ問題点を解決するための手段本考案のカラー・グラフイツク・デイスプレ
イ・システムは、入力データが書込まれるべきカ
ラー・メモリ・プレーンを指定するカラー指定手
段、入力データの書込みタイプを指定する書込み
タイプ指定手段、これらの指定手段に応答して指
定された書込みタイプの実行に用いられるメモ
リ・プレーンを付勢するカラー・メモリ・プレー
ン選択手段、および各メモリ・プレーン毎に設け
られた書込みタイプ制御回路を含む書込み制御装
置を有する。各書込みタイプ制御回路は、指定さ
れた書込みタイプに応答して、対応するメモリ・
プレーンへメモリ書込みデータを供給する。本考
案によれば、指定された書込みタイプに依存し
て、入力データをカラー指定手段によつて指定さ
れたメモリ・プレーンに変更なしにあるいは変更
して書込んだり、またカラー指定手段によつて指
定されないメモリ・プレーンのデータを入力デー
タによつて変更することができる。Ｆ実施例第１図は本考案のカラー・グラフイツク・デイ
スプレイ・システムの実施例を示している。この
デイスプレイ・システムは、カラー画素で図形を
表示するラスタ走査カラーCRTデイスプレイ装
置６０および赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つ
のカラー・メモリ・プレーン３８，４０，４２を
有する。メモリ・プレーンはリフレツシユ・バツ
フアとして働き、それぞれデイスプレイ装置６０
の画素と対応してＲ，Ｇ，Ｂのカラー・ビツトを
記憶する。メモリ・プレーン３８，４０，４２は
マイクロプロセツサのような処理装置（図示せ
ず）から線４６に与えられるアドレス信号によつ
て共通にアドレスされ、その読取り／書込み動作
は処理装置からの線４４の読取り／書込み制御信
号によつて制御される。通常のデイスプレイ・シ
ステムと同様に、表示リフレツシユのためのメモ
リ・アクセスはリフレツシユ回路（図示せず）に
よつて行なわれる。メモリ・プレーン３８，４
０，４２はバイト編成され、バイト単位でアクセ
スされる。通常のように、処理装置からのメモ
リ・アクセスと表示リフレツシユ・アクセスは時
分割方式で行なわれ、処理装置からのメモリ・ア
クセス動作では、読取りサイクルと書込みサイク
ルが交互に行なわれる。メモリ・プレーン３８，４０，４２に書込まれ
るべき入力データ（８ビツト・バイト）は処理装
置から線１８に与えられる。入力データが書込ま
れるべきメモリ・プレーンは処理装置から線２を
介してカラー指定回路６にセツトされる。カラー
指定回路６は例えば３ビツト・レジスタであり、
例えば001はＲメモリ・プレーン３８，010はＧメ
モリ・プレーン４０，100はＢメモリ・プレーン
４２を指定する。混合色の場合カラー指定回路６
は複数のメモリ・プレーンを同時に指定する。入
力データと、カラー指定回路６にセツトされる色
とは常に対応関係にあり、したがつて入力データ
はカラー指定回路６によつて表わされる色を持つ
データであるということができる。入力データをカラー・メモリ・プレーン３８，
４０，４２に書込むときの書込みタイプは処理装
置から線４を介して書込みタイプ指定回路８にセ
ツトされる。この実施例で用いられる書込みタイ
プは次の７つである。 (1) 通常モード (2) 消去 (3) OR (4) EX−OR (5) オーバ (6) アンダ (7) バツクグラウンド（BG）オーバ通常モードは、入力データ・バイトを、カラー
指定回路６によつて指定されたメモリ・プレーン
に変更なしにそのまま書込むものである。消去は、カラー指定回路６によつて指定された
メモリ・プレーンのデータを消去するものであ
る。 ORは、入力データ・バイトと、カラー指定回
路６によつて指定されたメモリ・プレーンの読取
りデータ・バイトとのORを取り、その結果を書
込むものである。 EX−ORは、入力データ・バイトと、カラー
指定回路６によつて指定されたメモリ・プレーン
の読取りデータ・バイトとの排他的ORを取り、
その結果を書込むものである。オーバは、既に書込まれている図形の上に別の
色の図形を重ね書きし、重なつた部分の下側図形
を消去するものである。第２図は既に書込まれて
いるＲ領域７０，Ｇ領域７２Ａの上にＧ領域７４
Ｂを重ね書きしたオーバ処理を例示している。Ｃ
は結果を示している。アンダは、既に書込まれている図形の下に別の
色の図形を書き、前の図形の下側になつた部分を
消去するものである。第３図は既に書込まれてい
るＲ領域８０，Ｇ領域８２Ａの下側にＢ領域８４
Ｂを書いたアンダ処理を例示している。Ｃは結果
を示し、Ｂ領域８４のうち、Ｒ領域８０，Ｇ領域
８２と重ならない部分８６，８８のみが書込まれ
る。この場合は、カラー指定回路６によつて指定
されなかつたメモリ・プレーン（この例ではＲ，
Ｇ）については変更の必要ないが、指定されたメ
モリ・プレーン（この例ではＢ）については、Ｒ
領域８０，Ｇ領域８２と重なつた部分を消去する
必要がある。 BGオーバは、既に書込まれている図形の上に
別の図形を重ね書きする場合に後者の図形のまわ
りを黒色背景にしたり、シエーデイング・パター
ンのすき間を黒色背景として表示するものであ
る。第４図は図形Ａを、Ｒ領域９４およびＧ領域
９６を含む図形Ｂの破線領域９８に重ね書きし、
領域９０を赤で表示し、領域９０のまわりの領域
９２を黒色背景として表示する例を示している。
Ｃは結果として得られる合成画像を示している。
この場合は、Ｒメモリ・プレーンに領域９０を書
込み且つすべてのメモリ・プレーンを領域９２で
消去する必要がある。シエーデイング・パターン
の場合、パターン部分は領域９０に対応し、すき
間部分は領域９２に対応する。以上の７つの書込みタイプを論理式で表わす
と、次のようになる。記号の定義は次のとおりで
ある。Ｄ…入力データ・バイトＷ…メモリ・プレーンに実際に書込まれるメ
モリ書込みデータ・バイト P_R…Ｒメモリ・プレーンに既に書込まれてい
るデータ・バイト P_G…Ｇメモリ・プレーンに既に書込まれてい
るデータ・バイト P_B…Ｂメモリ・プレーンに既に書込まれてい
るデータ・バイトＰ…メモリ・プレーンに既に書込まれている
データ・バイト（これは、そのときの動作で
書込まれるメモリ・プレーンのデータ・バイ
トであり、P_R，P_GまたはP_Bに対応する）Ｍ…マスク・データ・バイト (1) 通常モードＷ＝Ｄ (2) 消去Ｗ＝×Ｐ (3) OR Ｗ＝Ｄ＋Ｐ (4) EX−OR Ｗ＝（×Ｐ）＋（Ｄ×） (5) オーバカラー指定回路によつて指定されたメモリ・プ
レーン：Ｗ＝Ｄ＋Ｐカラー指定回路によつて指定されないメモリ・
プレーン：Ｗ＝×Ｐ (6) アンダＷ＝〔（_R＋_G＋_B)×Ｄ〕＋Ｐ (7) BGオーバカラー指定回路によつて指定されたメモリ・プ
レーン：Ｂ＝（＋Ｄ）×ＰＷ＝Ｄ＋Ｂカラー指定回路によつて指定されないメモリ・
プレーン：Ｂ＝（＋Ｄ）×ＰＷ＝×Ｂ論理操作される種々のデータ・バイトは同じメ
モリ・アドレスにおけるデータ・バイトを表わし
ている。いま、２進１で書込みオン状態、２進０
で書込みオフ状態を表わすものとすると、消去用
の入力データ・バイトＤは消去すべきビツト位置
に２進１を含み、消去は、入力データ・バイトの
反転形と、カラー指定回路６によつて指定され
たメモリ・プレーンの読取りデータ・バイトＰと
のANDを取り、その結果×Ｐを書込むことに
よつて行なわれる。オーバの場合は、第２図から明らかなように、
カラー指定回路によつて指定されたメモリ・プレ
ーン（第２図の例ではＧ）については、入力デー
タ・バイトＤと、このメモリ・プレーンの読取り
データ・バイトＰとのOR（Ｄ＋Ｐ）を書込み、
カラー指定回路によつて指定されなかつたメモ
リ・プレーン（第２図の例ではＲとＢ）について
は、入力データ・バイトＤを消去用データ・バイ
トとして用いて消去書込みをすればよい。アンダ処理における〔（P_R＋P_G＋P_B）×Ｄ〕は、
全メモリ・プレーンの読取りデータ・バイトの論
理ORを消去用データとして用いて入力データ・
バイトを消去することを示している。この結果を
直接書込んだ場合は、カラー指定回路によつて指
定されたメモリ・プレーンに既に書込まれている
データを消去することになるので、Ｐの論理OR
によつて前のデータを回復させている。 BGオーバ処理において、マスク・データ・バ
イトＭはBGオーバ処理される領域（例えば第４
図Ｂの領域９８）に含まれるビツト位置に２進１
を含む。入力データ・バイトＤは、図形Ａの書込
みオン領域９０のビツト位置に２進１を含み、そ
れ以外の書込みオフ領域に２進０を有する。BG
オーバ処理は、一般的にいえば、マスク・デー
タ・ビツト＝２進１によつて示されるBGオーバ
処理領域に含まれ且つ入力データ・ビツト＝２進
０の書込みオフ領域にある全プレーンのデータを
オフに消去する処理ということができる。第４図ＤおよびＦはカラー指定回路によつて指
定されたメモリ・プレーン（この例ではＲ）に対
するBGオーバ処理を例示し、第４図ＥおよびＧ
は指定されないメモリ・プレーン（この例では
Ｇ）に対するBGオーバ処理を示している。い
ま、処理されるべきＲプレーン、Ｇプレーンの１
バイトのデータがそれぞれバイト100，102である
ものとする。バイト100，102は同じバイト・アド
レスにある。この場合、このバイトに対応するマ
スク・データ・バイトＭは00111100、入力デー
タ、バイトＤは00011000，Ｒプレーンの前のデー
タ・バイトP_Rは11110000，Ｇプレーンの前のデ
ータ・バイトP_Gは00001111となる。したがつて、Ｒプレーンについては次の論理処
理が行なわれる。

【表】項Ｂは、指定されたＲプレーンから読取られた
データ・バイトＰのビツトのうち、マスク・ビツ
ト＝２進１、入力データ・ビツト２進０に対応す
るビツトを消去したデータを表わし、これはオー
バ処理におけるＰの代わりに用いられ。第４図Ｆ
は結果を示している。Ｇプレーンについての論理処理は次のように行
なわれる。

【表】第４図Ｇは結果を示している。第１図に戻つて説明すると、書込みタイプ指定
回路８はレジスタを含み、上記の書込みタイプの
１つがセツトされる。カラー指定回路６および書
込みタイプ指定回路８はメモリ・プレーン選択回
路１０に接続される。既述したように、メモリ・
プレーンへのアクセスはカラー指定回路６によつ
て指定されたメモリ・プレーンに対して行なわれ
るだけでなく、指定されないメモリ・プレーンに
対しても、オーバ処理、アンダ処理における読取
り動作、およびBGオーバ処理において行なわれ
る。したがつてメモリ・プレーン選択回路１０
は、指定された書込みタイプを実行するのに用い
られるメモリ・プレーンを選択し、線１２，１
４，１６を介してそれぞれのメモリ・プレーンを
付勢する。付勢されないメモリ・プレーンは読取
り／書込み動作が禁止される。第６図はメモリ・
プレーン選択回路１０の回路構成を示している。
メモリ・プレーン選択回路１０はカラー指定回路
６からの出力信号（Ｒ指定、Ｇ指定、Ｂ指定）に
応答して、対応メモリ・プレーンを付勢すると共
に、アンダ処理と読取りサイクルの一致発生、オ
ーバ処理およびBGオーバ処理に応答して全メモ
リ・プレーンを付勢する。読取りサイクルでメモリ・プレーン３８，４
０，４２から読取られたデータ・バイトはそれぞ
れレジスタ４８，５２，５６にロードされ、線５
０，５４，５８を介してＲ，Ｇ，Ｂの書込みタイ
プ制御回路２６，２８，３０に与えられ、次の書
込みサイクルで用いられる。線５０，５４，５８
のデータ・バイトはOR回路２４に与えられ、
OR回路２４の出力は書込みタイプ制御回路２
６，２８，３０に共通に供給される。OR回路２
４はアンダ処理に関して上述した（P_R＋P_G＋P_B）
を与えるためのものである。BGオーバ処理のた
めのマスク・データは処理装置から線２０を介し
て書込みタイプの制御回路２６，２８，３０に共
通に印加される。各書込みタイプ制御回路２６，２８，３０は線
１８の入力データ、線２０のマスク・データ、カ
ラー指定回路６の出力、書込みタイプ指定回路８
の出力およびOR回路２４の出力を共通に受取る
と共に、対応するメモリ・プレーンからの線５
０，５４，５８の読取り出力を受取り、指定され
た書込タイプにしたがつて上述の論理処理を行な
い、それぞれの出力線３２，３４，３６にメモリ
書込みデータを発生する。第５図はＲ書込みタイプ制御回路２６の回路構
成を示している。Ｇ，Ｂの書込みタイプ制御回路
２８，３０はＲメモリ・プレーン読取りデータお
よびＲ指定信号の代わりにＧ，Ｂのメモリ・プレ
ーン読取りデータおよびＧ，Ｂの指定信号を用い
る点を除けば回路２６と同じである。セレクタ１３２は書込みタイプ指定回路８から
の書込みタイプ選択入力に応答して１つの入力を
出力線３２へゲートする。通常モードでは、セレ
クタ１３２は線１８の入力データを出力線３２へ
直接ゲートする。セレクタ１１２はBGオーバ処理のときAND１
１０の出力を選択し、それ以外のとき、線５０の
Ｒプレーン読取りデータを選択する。 OR回路１１４はOR処理における（Ｄ＋Ｐ）
を行ない、セレクタ１３２はOR処理の指定に応
答してOR回路１１４の出力を選択する。インバータ１１６およびAND回路１１８は消
去処理における（×Ｐ）を発生し、セレクタ１
３２は消去処理の際にAND１１８の出力を選択
する。 EX−OR１２０は（×Ｐ）＋（Ｄ×）を行
ない、セレクタ１３２はEX−OR指定の際にこ
の出力をゲートする。セレクタ１３２はオーバ処理の際にセレクタ１
２６の出力を選択する。セレクタ１２６はＲメモ
リ・プレーンが指定されたときOR回路１１４の
出力（Ｄ＋Ｐ）を選択し、Ｒメモリ・プレーンが
指定されなかつたときAND回路１２４の出力を
選択する。インバータ１２２およびAND回路１
２４は（×Ｐ）を与える。セレクタ１３２はアンダ処理が指定されたとき
OR回路１３０の出力を選択する。インバータ１
２７，AND回路１２８，OR回路１３０の組合せ
は〔（_R＋_G＋_B）×Ｄ〕＋Ｐを与える。 BGオーバ処理が指定されたときセレクタ１１
２はAND回路１１０の出力を選択する。インバ
ータ１０６，OR回路１０８，AND回緑１１０の
組合わせはＢ＝（＋Ｄ）×Ｐを与える。BGオー
バ処理は項Ｂをオーバ処理における項Ｐとして書
込むことにより行なわれる。書込みタイプ指定回
路８は、BGオーバの場合は同時に、セレクタ１
３２へオーバ処理選択入力を与える。したがつ
て、セレクタ１３２はＲプレーンが選択されたと
きはOR回路１１４の出力（Ｄ＋Ｂ）をゲート
し、Ｒプレーンが選択されなかつたときはAND
回路１２４の出力（×Ｂ）をゲートする。なお、上述した実施例は、消去すべき部分に２
進１を含む入力データを用い、これをインバータ
１１６で反転したが、消去すべき部分に２進０を
含む入力データを用いてインバータ１１６を省略
してもよい。また、アンダ処理では全メモリ・プ
レーンの読取り出力を受取る共通のOR回路２４
を用いたが、各メモリ・プレーン毎に他の２つの
メモリ・プレーンの読取り出力を受取るOR回路
を設けることもできる。この場合は、アンダ処理
における論理式のOR論理（＋Ｐ）を省略でき
る。また、希望するならば、AND回路１１０の
BGオーバ出力と、OR，EX−OR等の書込みタ
イプとを組合せることもできる。Ｇ考案の効果本考案によれば、種々のタイプの書込み処理を
簡単に且つ高速に行なうことができる。特に、処
理装置は既に書込まれている図形と重なる部分を
全く意識することなく、単に、指定したメモリ・
プレーンに書込もうとする入力データを供給する
だけでよいので、処理装置の負担を大幅に軽減で
き、複雑な図形の場合でも簡単に書込み処理でき
る。

【図面の簡単な説明】

第１図は本考案の実施例を示す図、第２図はオ
ーバ・タイプの書込みを示す図、第３図はアン
ダ・タイプの書込みを示す図、第４図はBGオー
バ・タイプの書込みを示す図、第５図は書込みタ
イプ制御回路を示す図、および第６図はメモリ・
プレーン選択回路を示す図である。

Claims

【実用新案登録請求の範囲】 (イ) カラー画素で図形を表示するカラー・グラフ
イツク・デイスプレイ装置と、 (ロ) 上記画素と対応してそれぞれ特定のカラーの
画素ビツトを記憶する共通にアドレスされる複
数のカラー・メモリ・プレーンと、 (ハ) 入力データ、該入力データが書込まれるべき
メモリ・プレーンを指定するデータおよび該入
力データの書込みタイプを指定するデータを供
給するデータ処理装置と、 (ニ) 上記データ処理装置からの上記メモリ・プレ
ーン指定データがセツトされるカラー指定回路
と、 (ホ) 上記データ処理装置からの上記書込みタイプ
指定データがセツトされる書込みタイプ指定回
路と、 (ヘ) 上記カラー指定回路および上記書込みタイプ
指定回路に応答し、指定された上記書込みタイ
プを実行するのに用いられるメモリ・プレーン
を付勢するカラー・メモリ・プレーン選択回路
と、 (ト) 各メモリ・プレーン毎に設けられ、上記入力
データ、上記カラー指定回路、上記書込みタイ
プ指定回路および上記メモリ・プレーンの読取
り出力に応答して、指定された上記書込みタイ
プに応じたメモリ書込みデータを対応するメモ
リ・プレーンへ供給する書込みタイプ制御回路
を含む書込み制御装置と、を有するカラー・グラフイツク・デイスプレ
イ・システム。