JPH0616225B2

JPH0616225B2 - 表示回路

Info

Publication number: JPH0616225B2
Application number: JP58135624A
Authority: JP
Inventors: 成光山岡
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1983-07-25
Filing date: 1983-07-25
Publication date: 1994-03-02
Anticipated expiration: 2009-03-02
Also published as: JPS6026989A

Description

【発明の詳細な説明】この発明は、ＣＲＴ（ブラウン管）表示装置に動画を表
示させる表示回路に関する。

近年、テレビゲームをはじめ教育機器その他各種のグラ
フイツク処理において動画表示機能が要求され、この機
能を有するデイスプレイシステムが種々開発されてい
る。第１図は、この動画表示機能を有するデイスプレイ
システムの構成例を示すブロツク図である。この図にお
いて１はＣＰＵ（中央処理装置）、２はＲＯＭ（リード
オンリメモリ）およびＲＡＭ（ランダムアクセスメモ
リ）からなるメモリ、３はビデオデイスプレイコントロ
ーラ（以下、ＶＤＣと称す）、４はビデオＲＡＭ（以
下、ＶＲＡＭと称す）、５はＣＲＴ表示装置である。

ところで、従来の上述したデイスプレイシステムにおい
ては、画像の形、色、大きさ、位置等を変化させる場
合、全てＣＰＵ１からの指令（ソフトウエア）により行
われるようになつており、このため、動画表示の際の
ソフトウエアの負担が非常に大きい、ＣＲＴ画面の走
査とソフトウエアと同期がとりにくいため画像の形、色
等を変更した瞬間に画像のチラツキが表われる等の欠点
があつた。

そこでこの発明は、動画表示の際のソフトウエアの負担
を軽減し得ると共に、画像の変化時におけるチラツキを
防止することができる表示回路を提供するもので、
（ａ）それぞれ、前記ブラウン管表示装置で表示可能な
全ドット数より少ないドット数で構成され、順次変化す
る複数の動画パターン、（ｂ）前記複数の動画パターン
のそれぞれに対応して各動画パターンの表示色を指定す
る複数の色データ、（ｃ）前記複数の動画パターンのそ
れぞれに対応して各動画パターンを表示させる時間を指
定する複数のタイムコードデータ、（ｄ）前記複数の動
画パターンの前記ブラウン管表示装置の表示画面におけ
る表示位置を指定する座標データ、および（ｅ）前記複
数の動画パターンを繰返し表示するか否かを指定するリ
ピートデータで構成される動画テーブルが複数組記憶さ
れる前記中央処理装置により書換え可能な記憶手段と、
前記記憶手段に記憶された前記動画パターン、色データ
および座標データに従って前記ブラウン管表示装置に表
示を行わせる手段であって、表示を行わせる前記動画パ
ターンおよび色データを前記タイムコードデータによっ
て指定された時間が経過した後の前記ブラウン管表示装
置の垂直帰線期間において一定の順序に従って切り換え
るとともに、前記リピートデータが繰返し表示を指定し
ている場合にはこの切り換え処理を繰返し行う制御回路
とを具備してなるものである。

以下、図面を参照しこの発明の一実施例について説明す
る。第２図はこの発明による表示回路を適用したデイス
プレイシステムの構成を示す図であり、この図において
１１はＣＰＵ、１２はＣＰＵ１１において用いられるプ
ログラムが記憶されたＲＯＭおよびデータ記憶用のＲＡ
Ｍからなるメモリ、１３はインターフエイス回路、１４
はＶＤＣ、１５はＶＲＡＭ（記憶手段）、１６はＣＲＴ
表示装置である。ＶＤＣ１４において、制御レジスタ１
８はＣＰＵ１１からバスライン１９を介して供給される
モードデータが記憶されるレジスタである。シーケンス
コントローラ２０は予め複数系統の制御命令が記憶され
ているＲＯＭであり、制御レジスタ１８から供給される
モードデータによつて複数系統の内の１系統の制御命令
が選択され、この選択された系統の各制御命令がクロツ
クパルスＣＰに基づいて順次読出される。ＡＬＵ（アリ
スマテイツクロジツクユニツト）２１はシーケンスコン
トローラ２０から出力される各制御命令を順次解読し、
この解読結果にしたがつてアドレス演算、時間計測その
他各種の処理を行う。表示データレジスタ２２はＣＲＴ
表示装置１６に表示すべき表示データ（ドツトデータ）
が記憶されるレジスタであり、ＶＲＡＭ１５からデータ
ライン２３を介して供給される表示データを一時記憶
し、この記憶した表示データをＲＧＢエンコーダ２４へ
出力する。ＲＧＢエンコーダ２４は、上記表示データを
シーケンスコントローラ２０からの制御命令に基づいて
映像信号に変換し、ＣＲＴ表示装置１６へ出力する。デ
ータレジスタ２６は、ＣＰＵ１１からバスライン１９を
介して供給されるＶＲＡＭ書込用のデータを一時記憶
し、また、ＶＲＡＭ１５からＣＰＵ１１へ転送されるデ
ータを一時記憶するレジスタである。アドレスレジスタ
２７は、ＣＰＵ１１から出力されるＶＲＡＭ書込／読出
し用のアドレスデータが一時記憶されるレジスタであ
り、記憶されたアドレスデータはＶＲＡＭ１５のアドレ
スライン２８へ出力される。なお、これらのレジスタ２
６、２７は各々、ＣＰＵ１１からインターフエイス回路
１３を介して供給されるロード信号Ｌ_１、Ｌ_２に基づい
てデータが書込まれる。

第３図はＶＲＡＭ１５に記憶される動画テーブルＡＴの
構成を示す図であり、この実施例においては、ＶＲＡＭ
１５にこのような動画テーブルＡＴが３２組記憶される
（第４図参照）。また、この動画テーブルＡＴの書込み
はＣＰＵ１１によつて行われる。

この動画テーブルＡＴは、第３図に示すように＜２Ｆ＞
バイト（＜＞は１６進数を示す）から構成され、その相
対アドレス＜１０＞〜＜２Ｆ＞には８×８ドツト（８バ
イト）構成の順次変化する動画パターンが４種類記憶さ
れる。なお、この動画パターンにおいて、“１”は表示
すべきドツトの位置を示している。また、相対アドレス
＜18＞〜＜２Ｆ＞においては“０”の記入を省略してい
る。また、以下の説明においては、相対アドレス＜１０
＞〜＜１７＞、＜１８＞〜＜１Ｆ＞、＜２０＞〜＜２７
＞、＜２８＞〜＜２Ｆ＞に記憶される各パターンを各々
動画パターンＰＴ０〜ＰＴ３と称する。

次に、動画テーブルＡＴの相対アドレス＜０＞および＜
１＞には各々ＣＲＴ表示装置１６の表示画面１６ａ（第
５図参照）のＹ座標およびＸ座標が各々記憶され、相対
アドレス＜２＞〜＜５＞には動画パターンＰＴ０〜ＰＴ
３の各色を指定するカラーコードが記憶され、相対アド
レス＜６＞〜＜９＞には各々、動画パターンＰＴ０〜Ｐ
Ｔ３を表示すべき時間間隔を示すタイムコードが記憶さ
れ、相対アドレス＜Ａ＞にはリピート信号ＲＭ（１ビツ
ト）およびパターンナンバＮＯ（２ビツト）が共に記憶
され、また、相対アドレス＜Ｂ＞にはパターンタイマが
記憶される。なお、相対アドレス＜Ｃ＞〜＜Ｆ＞は使用
されない。

ここで、この実施例においてはカラー表示し得る色が１
６種類であり、したがつて、カラーコードは４ビツト構
成となつている。また、このカラーコードは動画パター
ンＰＴ０〜ＰＴ３における“１”のドツトの色を示して
おり、“０”のドツトは透明となる。また、パターンナ
ンバＮＯは動画パターンＰＴ０〜ＰＴ３のいずれかを指
示するデータである。なお、リピート信号ＲＭおよびパ
ターンタイマについては後述する。

しかして、第２図に示すデイスプレイシステムにおいて
は、ＣＲＴ表示装置１６の表示画面16a（第５図）の座
標（Ｘ，Ｙ）で指示される場所（符号Ｐ参照）に動画パ
ターンＰＴ０〜ＰＴ３のいずれかが表示される。すなわ
ち、例えば動画テーブルＡＴの相対アドレス＜Ａ＞にパ
ターンナンバＮＯとして「２」が記憶されている場合
は、動画パターンＰＴ２が座標（Ｘ，Ｙ）の位置に、相
対アドレス＜４＞のカラーコードに対応する色で表示さ
れ、また、パターンナンバＮＯが「３」に変わつた場合
は、動画パターンＰＴ３が相対アドレス＜５＞のカラー
コードに対応する色で表示される。また、座標（Ｘ，
Ｙ）をソフトウエアにより書換えれば、動画パターンＰ
Ｔ０〜ＰＴ３の位置が変わり、カラーコードをソフトウ
エアにより書換えれば動画パターンの色が変わる。な
お、上述した動画表示は勿論シーケンスコントローラ２
０およびＡＬＵ２１の制御のもとに行われる。また、Ｖ
ＲＡＭ１５内には、３２種類の動画テーブルＡＴ_０〜Ａ
Ｔ₃₁が記憶されており、したがつて、第２図に示すデイ
スプレイシステムにおいては、３２種類の動画表示が可
能である。

次に、ＶＤＣ１４による動画テーブルＡＴの処理過程を
第６図に示すフローチヤートを参照して説明する。な
お、以下に述べる処理はＣＲＴ表示装置１６の垂直帰線
期間において行われる。

まず、第６図に示すステツプＳ_１へ進むと、動画テーブ
ルＡＴ_０が指定される。これにより、以後動画テーブル
ＡＴ_０の処理が行われる。すなわち、まずステツプＳ_２
へ進むと、パターンナンバＮＯが読出される。次いでス
テツプＳ_３へ進むとパターンタイマが読出される。次に
ステツプＳ_４へ進むと、キヤリィ信号が“１”信号であ
るか否かが判断される。なお、キヤリィ信号とは、ＣＲ
Ｔ表示装置１６における垂直帰線動作が例えば４回行わ
れる毎に１回“１”信号となる信号である。そして、キ
ヤリィ信号が“１”信号の時（「ＹＥＳ」）はステツプ
Ｓ_５へ進む。ステツプＳ_５ではパターンタイマの内容か
ら「１」が減算される。次いでステツプＳ_６へ進むと、
ステツプＳ_５における減算結果が動画テーブルＡＴ_０の
相対アドレス＜Ｂ＞に書込まれる。そして、ステツプＳ
_７へ進む。一方、ステツプＳ_４における判断結果が「Ｎ
Ｏ」の場合は、ステツプＳ_５、Ｓ_６をジヤンプしてステ
ツプＳ_７へ進む。

ステツプＳ_７ではパターンタイマの内容が「０」である
か否かが判断される。そして、この判断結果が「ＮＯ」
の場合は後述するステツプＳ₁₂へ進み、また、「ＹＥ
Ｓ」の場合はステツプＳ_８へ進む。ステツプＳ_８ではパ
ターンナンバＮＯに「１」が加算され、次いでステツプ
Ｓ_９においてこの加算結果が動画テーブルＡＴ_０の相対
アドレス＜Ａ＞に書込まれる。そして、ステツプＳ₁₀へ
進む。ステツプＳ₁₀では、パターンナンバＮＯが「４」
であるか否かが判断される。そして、この判断結果が
「ＮＯ」の場合（すなわち、パターンナンバＮＯが
「０」〜「３」の場合）はステツプＳ₁₁へ進む。ステツ
プＳ₁₁では、パターンナンバＮＯに対応するタイムコー
ドが読出され、この読出されたタイムコードがパターン
タイマとして相対アドレス＜Ｂ＞にセツトされる。例え
ば、パターンナンバＮＯが「２」の場合は、相対アドレ
ス＜８＞に記憶されているタイムコードがパターンタイ
マとしてセツトされる。そして、ステツプＳ₁₂へ進む。
一方、ステツプＳ₁₀における判断結果が「ＹＥＳ」の場
合は、ステツプＳ₁₃へ進む。ステツプＳ₁₃では、リピー
ト信号ＲＭが“１”であるか否かが判断される。そし
て、この判断結果が「ＹＥＳ」の場合はステツプＳ₁₄へ
進み、パターンナンバＮＯとして「０」が書込まれ、次
いでステツプＳ₁₁においてパターンナンバＮＯ＝Ｏに対
応するタイムコード、すなわち、相対アドレス＜６＞に
記憶されているタイムコードがパターンタイマとしてセ
ツトされる。一方、ステツプＳ₁₃における判断結果が
「ＮＯ」の場合は、ステツプＳ₁₅へ進み、パターンナン
バＮＯとして「３」が書込まれる。そして、ステツプＳ
₁₂へ進む。ステツプＳ₁₂では、動画テーブル番号に
「１」が加算され、これにより、動画テーブルＡＴ_１が
指定される。次いでステツプＳ₁₃へ進むと、動画テーブ
ル番号が「３２」に達したか否かが判断される。そし
て、この判断結果が「ＮＯ」の場合は再びステツプＳ_２
へ戻り、以後、動画テーブルＡＴ_１の処理が行われ、ま
た、「ＹＥＳ」の場合は処理を終了する。

以上の処理過程から明らかなように、第２図に示すデイ
スプレイシステムにおいては、動画パターンＰＴ０〜Ｐ
Ｔ３の各々が順次相対アドレス＜６＞〜＜９＞に記憶さ
れているタイムコードに対応する時間表示画面１６ａに
表示され、そして、リピート信号ＲＭが“１”信号の時
は上述した動画パターンＰＴ０〜ＰＴ３の表示が繰返し
行われ、一方、リピート信号ＲＭが“０”信号の時は、
動画パターンＰＴ０〜ＰＴ３の各々が１回表示された
後、動画パターンＰＴ３が連続して表示される。この場
合、上述した各処理がいずれもハードウエアによつて行
われることから、ソフトウエアによる処理を全く行うこ
となく動画表示をすることができ、また、動画パターン
の変更を高速に行うことができるので滑らかな変化や動
きが表現でき、さらに、複数の動画を同時に変化させる
ことも可能となる。また、上述した各処理がＣＲＴ表示
装置の垂直帰線期間に行われるので、画像のチラツキが
発生しない利点も得られる。

なお、パターンタイマから「１」を減算する処理（ステ
ツプＳ_５）を、キヤリイ信号が“１”となつた時のみ行
うようにしている理由は、垂直帰線期間毎に上記処理を
行うと、処理間隔が短かくなり過ぎるからである。ま
た、このキヤリイ信号は垂直帰線動作が２〜３２回行わ
れる毎に１度“１”信号となるような信号であればよ
い。

以上説明したように、この発明による表示回路は、
（ａ）それぞれ、前記ブラウン管表示装置で表示可能な
全ドット数より少ないドット数で構成され、順次変化す
る複数の動画パターン、（ｂ）前記複数の動画パターン
のそれぞれに対応して各動画パターンの表示色を指定す
る複数の色データ、（ｃ）前記複数の動画パターンのそ
れぞれに対応して各動画パターンを表示させる時間を指
定する複数のタイムコードデータ、（ｄ）前記複数の動
画パターンの前記ブラウン管表示装置の表示画面におけ
る表示位置を指定する座標データ、および（ｅ）前記複
数の動画パターンを繰返し表示するか否かを指定するリ
ピートデータで構成される動画テーブルが複数組記憶さ
れる前記中央処理装置により書換え可能な記憶手段と、
前記記憶手段に記憶された前記動画パターン、色データ
および座標データに従って前記ブラウン管表示装置に表
示を行わせる手段であって、表示を行わせる前記動画パ
ターンおよび色データを前記タイムコードデータによっ
て指定された時間が経過した後の前記ブラウン管表示装
置の垂直帰線期間において一定の順序に従って切り換え
るとともに、前記リピートデータが繰返し表示を指定し
ている場合にはこの切り換え処理を繰返し行う制御回路
とを具備しているので、次に各効果を得ることができ
る。

各動画テーブルが、複数の動画パターン、複数の色デ
ータ、複数のタイムコードデータ、座標データおよびリ
ピートデータから構成されており、これらの動画テーブ
ルの内容に基づく動画表示が自動的に行われるので、中
央処理装置により、その一部を書き換えるだけで、中央
処理装置にさほど負担をかけないで、複雑な画像変化が
得られ、動画表示の際のソフトウェアの負担を軽減する
ことができる。

各動画テーブルの画像の切り換えをブラウン管表示装
置の垂直帰線期間において行っているので、画像変化時
のチラツキを防止することができる。

各動画テーブルが、複数の動画パターン、複数の色デ
ータ、複数のタイムコードデータから構成されているた
め、表示画面を滑らかに変化させることができ、かつ、
このような各動画テーブルを複数組記憶しているので多
様な動画制御ができる。

各動画パターンの切り換え繰り返し表示機能であるリ
ピート機能も、リピート信号（１ビット）の設定だけで
可能なため、中央処理装置の負担が軽減することができ
る。

【図面の簡単な説明】

第１図は動画表示を行うことができるデイスプレイシス
テムの一般的構成を示すブロツク図、第２図はこの発明
の一実施例による表示回路を適用したデイスプレイシス
テムの構成を示すブロツク図、第３図は同システムにお
けるＶＲＡＭ１５内に記憶される動画テーブルＡＴの構
成を示す図、第４図はＶＲＡＭ１５内に動画テーブルＡ
Ｔ_０〜ＡＴ₃₁が記憶されている状態を示す図、第５図は
同システムにおけるＣＲＴ表示装置１６の表示画面１６
ａを示す図、第６図は同システムにおいて行われる動画
テーブルＡＴの処理過程を示すフローチヤートである。１１……中央処理装置（ＣＰＵ）、１４……制御回路
（ＶＤＣ）、１５……記憶手段（ＶＲＡＭ）、１６……
ブラウン管表示装置（ＣＲＴ表示装置）。

Claims

【特許請求の範囲】

【請求項１】プログラム制御による中央処理装置の制御
の下に、ブラウン管表示装置に動画を表示させる表示回
路において、（ａ）それぞれ、前記ブラウン管表示装置で表示可能な
全ドット数より少ないドット数で構成され、順次変化す
る複数の動画パターン、（ｂ）前記複数の動画パターンのそれぞれに対応して各
動画パターンの表示色を指定する複数の色データ、（ｃ）前記複数の動画パターンのそれぞれに対応して各
動画パターンを表示させる時間を指定する複数のタイム
コードデータ、（ｄ）前記複数の動画パターンの前記ブラウン管表示装
置の表示画面における表示位置を指定する座標データ、
および（ｅ）前記複数の動画パターンを繰返し表示するか否か
を指定するリピートデータで構成される動画テーブルが複数組記憶される前記中央
処理装置により書換え可能な記憶手段と、前記記憶手段に記憶された前記動画パターン、色データ
および座標データに従って前記ブラウン管表示装置に表
示を行わせる手段であって、表示を行わせる前記動画パ
ターンおよび色データを前記タイムコードデータによっ
て指定された時間が経過した後の前記ブラウン管表示装
置の垂直帰線期間において一定の順序に従って切り換え
るとともに、前記リピートデータが繰返し表示を指定し
ている場合にはこの切り換え処理を繰返し行う制御回路
とを具備してなる表示回路。