JPH0125071B2 - - Google Patents
Info
- Publication number
- JPH0125071B2 JPH0125071B2 JP55090881A JP9088180A JPH0125071B2 JP H0125071 B2 JPH0125071 B2 JP H0125071B2 JP 55090881 A JP55090881 A JP 55090881A JP 9088180 A JP9088180 A JP 9088180A JP H0125071 B2 JPH0125071 B2 JP H0125071B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- counter
- circuit section
- horizontal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 30
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Description
【発明の詳細な説明】
本発明は文字、図形等のパターンを傾斜させて
表示する画像表示装置に関するものである。
表示する画像表示装置に関するものである。
従来、ラスタスキヤン画像表示装置において、
表示すべき文字、図形等のパターンを傾斜させて
表示するためには、一画素(ドツト)ごとにその
座標を画像メモリより読取り、然る後に傾斜角に
応じた座標変換を行ない、再び画像メモリに書込
むという方式を用いており、座標変換には乗算を
伴なうのが一般的で一画素ごとに上記の処理を行
なわなければならないため処理時間に多大な時間
を費やしていた。この処理時間のため画像を高速
で傾斜させることは困難であり、高速で傾斜させ
ようとすると特殊な高速演算処理装置を必要とし
た。
表示すべき文字、図形等のパターンを傾斜させて
表示するためには、一画素(ドツト)ごとにその
座標を画像メモリより読取り、然る後に傾斜角に
応じた座標変換を行ない、再び画像メモリに書込
むという方式を用いており、座標変換には乗算を
伴なうのが一般的で一画素ごとに上記の処理を行
なわなければならないため処理時間に多大な時間
を費やしていた。この処理時間のため画像を高速
で傾斜させることは困難であり、高速で傾斜させ
ようとすると特殊な高速演算処理装置を必要とし
た。
本発明はかかる点に鑑みてなされたもので、例
えば、文字、図形等のパターンを傾斜させ表示さ
せる時に、その文字、図形等のパターンが格納さ
れている画像メモリの読出しアドレスを論理回路
を用い加減算制御することによつて傾斜した文
字、図形等のパターンを高速に出力させ、なめら
かな動きを持たせるようにしたる画像表示装置を
提供するものである。
えば、文字、図形等のパターンを傾斜させ表示さ
せる時に、その文字、図形等のパターンが格納さ
れている画像メモリの読出しアドレスを論理回路
を用い加減算制御することによつて傾斜した文
字、図形等のパターンを高速に出力させ、なめら
かな動きを持たせるようにしたる画像表示装置を
提供するものである。
以下、本発明の一実施例を図面に基づいて説明
する。第1図は本装置の基本構成図である。第1
図において、1はアドレスパルス発生回路部であ
り、本装置のタイミング信号を作り出す回路部
で、アドレスパルスである水平ドツトパルス
HO、水平周期信号H、垂直同期信号Vを出力す
る。2,3はアドレス制御回路部であり、アドレ
スパルス発生回路部1から出力される水平ドツト
パルスHOから実際に表示したい画像メモリ部
4,5のアドレスに変換して水平表示アドレス
H1、垂直表示アドレスV1を作り出す回路である。
4,5は画像メモリ部であり、アドレス制御回路
部2,3より出力される水平表示アドレスH1、
垂直表示アドレスV1によつて指定される番地の
内容をメモリ出力Qとして出力するメモリであ
り、計算機もしくは入力装置(共に図示せず)か
ら送られてくる文字、図形等のパターンを記憶
し、指定した番地に対して読み書きできるメモリ
として動作する。また、この画像メモリ部4,5
は、例えばMOS−ROM(Read Only Memory)
等を使用したキヤラクタ・ジエネレータもしくは
パターン・ジエネレータ等でもよい。6はミキサ
回路部であり、画像メモリ部4,5からのメモリ
出力Qを合成し、ラスタスキヤン表示装置7に輝
度信号もしくはカラー信号を出力する回路であ
る。
する。第1図は本装置の基本構成図である。第1
図において、1はアドレスパルス発生回路部であ
り、本装置のタイミング信号を作り出す回路部
で、アドレスパルスである水平ドツトパルス
HO、水平周期信号H、垂直同期信号Vを出力す
る。2,3はアドレス制御回路部であり、アドレ
スパルス発生回路部1から出力される水平ドツト
パルスHOから実際に表示したい画像メモリ部
4,5のアドレスに変換して水平表示アドレス
H1、垂直表示アドレスV1を作り出す回路である。
4,5は画像メモリ部であり、アドレス制御回路
部2,3より出力される水平表示アドレスH1、
垂直表示アドレスV1によつて指定される番地の
内容をメモリ出力Qとして出力するメモリであ
り、計算機もしくは入力装置(共に図示せず)か
ら送られてくる文字、図形等のパターンを記憶
し、指定した番地に対して読み書きできるメモリ
として動作する。また、この画像メモリ部4,5
は、例えばMOS−ROM(Read Only Memory)
等を使用したキヤラクタ・ジエネレータもしくは
パターン・ジエネレータ等でもよい。6はミキサ
回路部であり、画像メモリ部4,5からのメモリ
出力Qを合成し、ラスタスキヤン表示装置7に輝
度信号もしくはカラー信号を出力する回路であ
る。
第2図は本装置のアドレス制御回路部2の内部
構成図である。第2図において、等価パルス発生
カウンタ25は画像メモリ部4の内容を読出すた
めにアドレスを制御する等価パルスEPを発生す
るカウンタであり、分周数を指定できる分周数指
定カウンタである。水平表示アドレスカウンタ2
7、垂直表示アドレスカウンタ28は画像メモリ
部4の指定番地である水平表示アドレスH1、垂
直表示アドレスV1を出力するためのアツプダウ
ンカウンタであり、初期値を指定できるカウンタ
である。29は切換ゲートであり、水平表示アド
レスカウンタ27、垂直表示アドレスカウンタ2
8の入力信号を切換えるゲート回路である。水平
表示アドレスカウンタ27、垂直表示アドレスカ
ウンタ28は一水平走査ごとに、また等価パルス
発生カウンタ25、切換ゲート29は傾斜角を変
えるごとに計算機等の処理装置(図示せず)によ
つて更新可能なものである。
構成図である。第2図において、等価パルス発生
カウンタ25は画像メモリ部4の内容を読出すた
めにアドレスを制御する等価パルスEPを発生す
るカウンタであり、分周数を指定できる分周数指
定カウンタである。水平表示アドレスカウンタ2
7、垂直表示アドレスカウンタ28は画像メモリ
部4の指定番地である水平表示アドレスH1、垂
直表示アドレスV1を出力するためのアツプダウ
ンカウンタであり、初期値を指定できるカウンタ
である。29は切換ゲートであり、水平表示アド
レスカウンタ27、垂直表示アドレスカウンタ2
8の入力信号を切換えるゲート回路である。水平
表示アドレスカウンタ27、垂直表示アドレスカ
ウンタ28は一水平走査ごとに、また等価パルス
発生カウンタ25、切換ゲート29は傾斜角を変
えるごとに計算機等の処理装置(図示せず)によ
つて更新可能なものである。
さて、画像メモリ部4内に入つている文字、図
形等のパターンを反時計回転方向に傾斜させる場
合を考えてみる。例えば、この傾斜角をθとし θ=tan-1(1/4) とした時、画像メモリ部4から文字、図形等のパ
ターンを読出す読出しアドレスを水平アドレス4
回に1回の割で垂直アドレスを更新しメモリを読
出し、ドツト式の表示装置に表示すればよい。そ
こで、水平表示アドレスカウンタ27、垂直表示
アドレスカウンタ28をともにアツプカウンタ
に、また切換ゲート29を側に、等価パルス発
生カウンタ25のカウント数(分周比)として4
(水平方向の比率)を計算機等の処理装置(図示
せず)からセツトする。なお切換ゲート29は
tanθの絶対値が1以下の場合は側に、それ以外
の場合は側に切換えられる。
形等のパターンを反時計回転方向に傾斜させる場
合を考えてみる。例えば、この傾斜角をθとし θ=tan-1(1/4) とした時、画像メモリ部4から文字、図形等のパ
ターンを読出す読出しアドレスを水平アドレス4
回に1回の割で垂直アドレスを更新しメモリを読
出し、ドツト式の表示装置に表示すればよい。そ
こで、水平表示アドレスカウンタ27、垂直表示
アドレスカウンタ28をともにアツプカウンタ
に、また切換ゲート29を側に、等価パルス発
生カウンタ25のカウント数(分周比)として4
(水平方向の比率)を計算機等の処理装置(図示
せず)からセツトする。なお切換ゲート29は
tanθの絶対値が1以下の場合は側に、それ以外
の場合は側に切換えられる。
切換ゲート29は側にセツトしてあるため、
水平ドツトパルスHOは水平表示アドレスカウン
タ27と等価パルス発生カウンタ25に出力され
る。今、等価パルス発生カウンタ25の分周数は
4にセツトされているため、水平ドツトパルス
HOが4回入力されるごとに等価パルスEPを1回
出力する。従つて、水平ドツトパルスHOは水平
表示アドレスカウンタ27に、等パルスEPは垂
直表示アドレスカウンタ28の出力されるため、
水平表示アドレスカウンタ27が4回更新される
ごとに垂直表示アドレスカウンタ28は1回だけ
更新されることになる。
水平ドツトパルスHOは水平表示アドレスカウン
タ27と等価パルス発生カウンタ25に出力され
る。今、等価パルス発生カウンタ25の分周数は
4にセツトされているため、水平ドツトパルス
HOが4回入力されるごとに等価パルスEPを1回
出力する。従つて、水平ドツトパルスHOは水平
表示アドレスカウンタ27に、等パルスEPは垂
直表示アドレスカウンタ28の出力されるため、
水平表示アドレスカウンタ27が4回更新される
ごとに垂直表示アドレスカウンタ28は1回だけ
更新されることになる。
この動作をタイミングチヤートで表わすと第3
図のようになる。第4図には画像メモリ部4の水
平方向の走査の順序を示し、第5図には実際にラ
スタスキヤン表示装置7に表示される例を示す。
画像メモリ部4において、水平表示アドレスH1、
垂直表示アドレスV1から第4図の実線イで示す
順序で読出し第5図の実線ロで示す順序でラスタ
スキヤン表示装置7に表示すると、第4図の破線
ハで示す画像メモリ部4に格納されている文字、
図形等のパターンの水平成分は第5図の破線ニで
示す順序でラスタスキヤン表示装置7に表示さ
れ、反時計回転方向に傾斜した文字、図形等のパ
ターンを表示することができる。また、各走査線
ごとに前記した動作を行なうことにより順次連続
した図形を表示することができる。
図のようになる。第4図には画像メモリ部4の水
平方向の走査の順序を示し、第5図には実際にラ
スタスキヤン表示装置7に表示される例を示す。
画像メモリ部4において、水平表示アドレスH1、
垂直表示アドレスV1から第4図の実線イで示す
順序で読出し第5図の実線ロで示す順序でラスタ
スキヤン表示装置7に表示すると、第4図の破線
ハで示す画像メモリ部4に格納されている文字、
図形等のパターンの水平成分は第5図の破線ニで
示す順序でラスタスキヤン表示装置7に表示さ
れ、反時計回転方向に傾斜した文字、図形等のパ
ターンを表示することができる。また、各走査線
ごとに前記した動作を行なうことにより順次連続
した図形を表示することができる。
傾斜角は、等価パルス発生カウンタ25の分周
数および切換ゲート29を設定するだけで任意に
指定できる。この一実施例において、アドレス制
御回路部2,3、画像メモリ部4,5とそれぞれ
2組用いて2個の文字、図形等のパターンをそれ
ぞれ傾斜させることができるが、さらにアドレス
制御回路部と画像メモリ部を付加することによつ
て任意の数の文字、図形等のパターンを任意に傾
斜させて表示することができる。
数および切換ゲート29を設定するだけで任意に
指定できる。この一実施例において、アドレス制
御回路部2,3、画像メモリ部4,5とそれぞれ
2組用いて2個の文字、図形等のパターンをそれ
ぞれ傾斜させることができるが、さらにアドレス
制御回路部と画像メモリ部を付加することによつ
て任意の数の文字、図形等のパターンを任意に傾
斜させて表示することができる。
なお、本発明において、i番目の水平走査を行
なう時の垂直表示アドレスカウンタ28の値がk
で、i番目の水平走査終了後に等価パルス発生カ
ウンタ25の出力である等価パルスEPによつて
垂直表示アドレスカウンタ28の値がk+lとな
つた時、i+1番目の平平走査を行なう時に垂直
表示アドレスカウンタ28の値はk+lのままで
用いることになる。よつて、表示画面は傾きを持
ち、かつ、垂直方向に1/1圧縮して文字、図形
等のパターンを表示することができる。
なう時の垂直表示アドレスカウンタ28の値がk
で、i番目の水平走査終了後に等価パルス発生カ
ウンタ25の出力である等価パルスEPによつて
垂直表示アドレスカウンタ28の値がk+lとな
つた時、i+1番目の平平走査を行なう時に垂直
表示アドレスカウンタ28の値はk+lのままで
用いることになる。よつて、表示画面は傾きを持
ち、かつ、垂直方向に1/1圧縮して文字、図形
等のパターンを表示することができる。
以上のように、本発明は画素ごとに変換を行な
うのではなく、文字、図形等のパターンに対し水
平走査ごとに変換指定を行なうため、時間的制約
から開放され、これによつて傾斜をもつ文字、図
形等のパターン表示をなめらかに速く行なうこと
ができる。また、特殊な適速処理装置も不要であ
る。さらに、複数の文字、図形等のパターンに対
してそれぞれ任意の傾斜表示を同時に行なうこと
ができ、教育用機器等に変化のある画像表示装置
を提供することができる優れた効果を有するとと
もに、低価格の画像表示装置を得ることができる
非常に大きな効果を有する。
うのではなく、文字、図形等のパターンに対し水
平走査ごとに変換指定を行なうため、時間的制約
から開放され、これによつて傾斜をもつ文字、図
形等のパターン表示をなめらかに速く行なうこと
ができる。また、特殊な適速処理装置も不要であ
る。さらに、複数の文字、図形等のパターンに対
してそれぞれ任意の傾斜表示を同時に行なうこと
ができ、教育用機器等に変化のある画像表示装置
を提供することができる優れた効果を有するとと
もに、低価格の画像表示装置を得ることができる
非常に大きな効果を有する。
図面は本発明の一実施例を示し、第1図は基本
構成図、第2図はアドレス制御回路部の構成図、
第3図はアドレス制御回路部の主要な信号のタイ
ムチヤート、第4図は画像メモリ部と表示画面と
の対応を示すための画像メモリ図、第5図は画像
メモリ部と表示画面との対応を示すための表示画
面図である。 1…アドレスパルス発生回路部、2,3…アド
レス制御回路部、4,5…画像メモリ部、6…ミ
キサ回路部、7…ラスタスキヤン表示装置、25
…等価パルス発生カウンタ、27…水平表示アド
レスカウンタ、28…垂直表示アドレスカウン
タ、29…切換ゲート。
構成図、第2図はアドレス制御回路部の構成図、
第3図はアドレス制御回路部の主要な信号のタイ
ムチヤート、第4図は画像メモリ部と表示画面と
の対応を示すための画像メモリ図、第5図は画像
メモリ部と表示画面との対応を示すための表示画
面図である。 1…アドレスパルス発生回路部、2,3…アド
レス制御回路部、4,5…画像メモリ部、6…ミ
キサ回路部、7…ラスタスキヤン表示装置、25
…等価パルス発生カウンタ、27…水平表示アド
レスカウンタ、28…垂直表示アドレスカウン
タ、29…切換ゲート。
Claims (1)
- 1 ラスタスキヤン表示装置に文字、図形等のパ
ターンを表示させるドツト方式の画像表示装置に
おいて、アドレスを制御することによつて任意の
場所のメモリを読出す複数個の画像メモリ部と、
アドレスパルス発生回路部と、各メモリへ供給す
るメモリ読出しアドレスを周期的な加減算を用い
て制御するアドレス制御回路部と、各メモリ出力
を合わせるミキサ回路部を具備し、前記アドレス
制御回路部は、前記アドレスパルスの分周数を指
定可能なカウンタである等化パルス発生カウンタ
と、切換ゲートと、前記アドレスパルスから水平
表示アドレスを発生する初期値指定可能なアツプ
ダウンカウンタである水平表示アドレスカウンタ
と、前記アドレスパルスから垂直表示アドレスを
発生する初期値指定可能なアツプダウンカウンタ
である垂直表示アドレスカウンタとからなり、前
記等化パルス発生カウンタによつて周期的に発生
するパルスを前記切換ゲートを通し、前記水平表
示アドレスカウンタ、または垂直表示アドレスカ
ウンタのカウント値を加算、または減算するよう
に構成したことを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9088180A JPS5716485A (en) | 1980-07-02 | 1980-07-02 | Video display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9088180A JPS5716485A (en) | 1980-07-02 | 1980-07-02 | Video display unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5716485A JPS5716485A (en) | 1982-01-27 |
JPH0125071B2 true JPH0125071B2 (ja) | 1989-05-16 |
Family
ID=14010784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9088180A Granted JPS5716485A (en) | 1980-07-02 | 1980-07-02 | Video display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5716485A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184679A (ja) * | 1984-10-02 | 1986-04-30 | デ−タイ−スト株式会社 | 図形表示方法および図形表示装置 |
JPH0194388A (ja) * | 1987-10-06 | 1989-04-13 | Konami Co Ltd | モニタ画面表示の制御方法 |
JPH01295111A (ja) * | 1988-05-23 | 1989-11-28 | Yokogawa Electric Corp | 画像表示計器の画像制御手段 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455331A (en) * | 1977-10-12 | 1979-05-02 | Mitsubishi Electric Corp | Display unit |
-
1980
- 1980-07-02 JP JP9088180A patent/JPS5716485A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455331A (en) * | 1977-10-12 | 1979-05-02 | Mitsubishi Electric Corp | Display unit |
Also Published As
Publication number | Publication date |
---|---|
JPS5716485A (en) | 1982-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4823120A (en) | Enhanced video graphics controller | |
US4121283A (en) | Interface device for encoding a digital image for a CRT display | |
US4398189A (en) | Line buffer system for displaying multiple images in a video game | |
US5543824A (en) | Apparatus for selecting frame buffers for display in a double buffered display system | |
US4200869A (en) | Data display control system with plural refresh memories | |
EP0013801B1 (en) | Method and system for generating moving objects on a video display screen | |
US4498079A (en) | Prioritized overlay of foreground objects line buffer system for a video display system | |
KR100222314B1 (ko) | 정지화상표시장치 | |
US4570161A (en) | Raster scan digital display system | |
JPH0695273B2 (ja) | デイスプレイ制御装置 | |
US5146211A (en) | Bit mapped color cursor | |
US4834374A (en) | Object image indicating apparatus | |
US5371513A (en) | Apparatus for generating programmable interrupts to indicate display positions in a computer | |
US5068651A (en) | Image display apparatus | |
GB2214038A (en) | Image display system | |
JPH0125071B2 (ja) | ||
JPH0258635B2 (ja) | ||
EP0216886A1 (en) | VIDEO DISPLAY APPARATUS. | |
EP0264603A2 (en) | Raster scan digital display system | |
JPS62239672A (ja) | 表示方法 | |
KR950020287A (ko) | 스프라이트 색 제어 방법 및 장치 | |
JP2871164B2 (ja) | 画像処理装置 | |
JPH027478B2 (ja) | ||
JPS62229286A (ja) | 画像表示制御装置 | |
JPH0767036A (ja) | 矩形表示装置 |