JPS62502646A - ポリイミドに先細形状のビア・ホ−ルを作成する方法 - Google Patents
ポリイミドに先細形状のビア・ホ−ルを作成する方法Info
- Publication number
- JPS62502646A JPS62502646A JP61504422A JP50442286A JPS62502646A JP S62502646 A JPS62502646 A JP S62502646A JP 61504422 A JP61504422 A JP 61504422A JP 50442286 A JP50442286 A JP 50442286A JP S62502646 A JPS62502646 A JP S62502646A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyimide
- exposed
- etching
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004642 Polyimide Substances 0.000 title claims description 48
- 229920001721 polyimide Polymers 0.000 title claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 7
- 239000007789 gas Substances 0.000 description 19
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Spinning Methods And Devices For Manufacturing Artificial Fibers (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本願発明は集積回路に関し、特に回路内で金属により相互に接続する方法に関す
る。
基本的には集積回路は表面に複数のトランジスタが作られた半導体サブストレー
トから成っている。これらトランジスタは、それぞれの絶縁層上のトランジスタ
の上にある、1つあるいはそれ以上の層から成る金属の導体によって選択的に結
合されている。絶縁層を貫通する金属膜で覆われたビア・ホールは、異なる層の
胴体を相互接続するのに使用される。
しかし、このような構成のもつ木質的な問題は、ビア・ホールの金属膜は絶縁層
の上にある金属導体よりも薄くなる傾向にあり、この厚みの減少により、ビア・
ホールによる抵抗が回路が適正に動作する抵抗値よりもあまりにも高くなりすぎ
たり、あるいは事実上、開放回路となってしまうことがある。高い形状比(即ち
、幅に対する深さの比が大きい)を有するビア・ホールではこの問題が最も発生
しやすくなる。
上述した問題を解決しようとして、絶縁層上の金属導体の厚みを増加させること
により、簡単にビア・ホールの金属膜の厚さを増やすことはできない。これは各
導体は木質的に断面において直角であり、絶縁層の上にある導体は絶縁層の1つ
の段を形成しているためである。
絶縁層が広い段状部分に亘って沈積されるとき、絶縁層の厚みは均一でなくなる
。いいかえれば、絶縁層は段の端部で薄くなり、これは短絡の原因ともなりうる
。またフォトレジストの層が広い段状部分に亘って沈積されるとき、レジストは
その段の上部以外では薄くなる傾向にある。このことは次のパターンエング・プ
ロセスの間に段の上部より偶然にレジストが剥される原因ともなる。
その結果として、より多くの金属を沈積してビア・ホールの金属膜の厚みを増大
させると、段のカバレッジ(被度)の問題を悪化させるという板ばさみ(ジレン
マ)が発生する。
従って、本願発明の目的は集積回路における上述した問題を克服する、金属によ
り相互接続させる改良された方法を提供することを目的とする。
発明の簡単な概要
本願発明によれば、ポリイミドの絶縁層上に導体の各層を形成し、異なる層の導
体間をポリイミドの中を通る金属膜で覆われた先細形状のビア・ホールにより接
続することによって、上述した目的が達成できる。そしてこの先細形状のビア・
ホールは以下の工程によって形成される。
ポリイミド層上に2酸化ケイ素(SI02 )の層を、2酸化ケイ素(Sl 0
2 )層の上にフォトレジスト層を、ビア・ホール用のポリイミドの部分を露出
した開口部を有するように沈積する工程と、ポリイミド層の途中までの露出した
ポリイミド部をエツチングし、それと同時に、開口部の側壁のフォトレジストを
後方にエツチングする。これにより、露出したポリイミド部の周辺(外辺部)に
隣接したS、O,の細長い部分を剥き出しにする工程と、S、O2の剥き出しに
なった細長い部分をエツチングして、ポリイミドの露出部分を広げる工程と、
露出したポリイミド部分から更にポリイミドを取り除くように、更には開口部の
側壁のフォトレジストを後方にエツチングするエツチング工程を繰り返す。
図面の簡単な説明
第1図は本願発明に従ってテーパ状(先細形状)にされた金属膜でコーティング
されたビア・ホールの拡大断面図である。
第2a−h図は本発明に係る第1図の構造を作成する工程を例示した図である。
第3図は実際に製作された第1図の構造の顕微鏡写真である。
第4図は比較のための従来技術により金属膜でコーティングされたビア・ホール
の顕微鏡写真である。
発明の詳細な説明
まず第1図を参照して、本願発明の好適な一実施例10の詳細を説明する。具体
例10は半導体サブストレート11を含み、このサブストレートには、サブスト
レートの上部表面部11aに集積された複数のバイポーラトランジスタ12があ
る。これらのトランジスタ12は従来からある形式のものであるため、単に略図
で示されている。
トランジスタ12の上に重なって2酸化ケイ素(S+ 02 )層13があり、
トランジスタ12を相互に接続する導体14の1つの水平面が層13の上部にあ
る。ポリイミド15の層は層13の上にあり、ポリイミド層はまた導体の選択さ
れた部分を露出させているビア・ホール16を除いて、導体14を覆っている。
他の層である金属導体17はポリイミド層15の上に重なっており、それら導体
の金属はビア・ホール16の側壁を覆い、その結果導体14と電気的に接続され
ている。
上述した具体例10の主な特徴は、各ビア・ホール16が先細形状(テーパ状)
の側壁を有していることである。1つの実施例においては、このテーパは複数の
階段16aのような形状である。他の実施例では、側壁は先細形状16b?有し
ている。いずれの場合も、これらのテーパ16aと16bが、側壁に沈積された
導体17の金属の厚さを、ポリイミド層15の上部の金属層の厚さに比例して増
やすようにしている。
第2a〜2h図は先細形状のビア・ホール16を作成する好適なプロセスを例示
したものである。ここでは、参照記号15は第1図に示したものと同様なポリイ
ミド層を示している。層15の下にある全ての構造(即ち、構成要素11〜14
)は従来例の工程で作成されるものであり、ここでは再び例示しない。
まず初めに第2a図では、厚いポリイミド層15(例えば、3μm)が下にある
構成要素14と13上に、パターン化されない形で沈積される。その後、薄いS
、O,層18は(例えば0.3μm)がポリイミド層15の上に沈積され、厚い
フォトレジスト層19(例えば3μm)が層18の上に沈積される。レジスト1
9の選択された部分(例えば3×3μm2 )がポリイミド15の部分20に亘
って取り除かれ、そこにビア・ホール16が作られる。これはフォトレジスト1
9を部分20の広さに亘って露光し、そのあとで露出したレジストを選択してエ
ツチングすることによって得られる。
その後、第2b図〜2g図で例示されたように、反応性イオンエツチング・シー
ケンスの結果、図に示した構成が得られる。このシーケンスにおいて、2つの異
なる反応性イオンガスが使用される。
ガス21の1つは5lo2をエツチングし、他のガス22はフォトレジストをポ
リイミドとともにエツチングする。ふされしくは、ガス21は75SCCMのC
HF3と3SCCMの酸素(o2)であり、ガス22は70SCCM(7)酸素
(02)である。
(SCCMは標準的cm’/分)
始めに、第2b図に示したように、反応性イオンエツチングは、ガス21により
部分20上の露出したSl 02層18を取り除くことにより行われる。その後
、$ 2 c図に例示したように、反応性イオンエツチングが、ガス22によっ
て部分20のポリイミド層15の途中(例えば約1μm中に)までエツチングす
ることにより得られる。同時に部分20の開口部の側壁上のフォトレジスト14
は、ガス22によって後方にエツチングさハる。この後方へのエツチング量は部
分20がエツチングされる深さの0.1〜0.5倍である。側壁上のレジスト1
9の傾斜がより垂直のときは、後方にエツチングされる量は減少する。
その後、第2d図に示したように、他の反応性イオンエツチングがガス21によ
ってなされる。これは第2°C図のエツチングによって露出された3102の細
長い部分18aを取り除く、こうして露出したポリイミド20の部分20のサイ
ズは大きくなる。
その後、第2e図で示した様に、他の反応性イオンエツチングがガス22によっ
て行われる。このエツチングは、露出したポリイミド部分20を更に層15の中
(約1μm内側に)にエツチングするもので、層15を貫通することはない。そ
してまた同時に、部分200開口部の側壁上のフォトレジスト19が後方にエツ
チングされる。
そして第2f図で示されたように、更に他の反応性イオンエツチングがガス22
でなされる。これにより第2e図のエツチングによって露出されたS、O,層の
他の細長い部分18bを取り除き、露出したポリイミド部分20のサイズが再び
大きくなる。
その後、第2g図で示したように、最後の反応性イオンエツチングがガス22で
なされる。このエツチングはポリイミド層15を露出部分20で貫通し、ビア・
ホール16の形状を作りあげる。その後、5102層18に沿って残りのフォト
レジスト19が第2g図のように除かれる。そしてパターン化された金属導体1
7が第2h図で示したように沈積される。
5102 とフォトレジスト及びポリイミドが上述した様にエツチングされると
、ビア・ホール16の側壁は階段状に形成される。しかし、階段の幅が減少する
につれて、階段の角が削り取られる傾向にある。その結果、側壁は丁度ビア・ホ
ールの上部に1つの小さな垂直段があり、ビア・ホールの残り部分を通してスム
ーズなテーパとなっている形状16bとなる。
好ましくは、ガス22によるエツチング段の各々は、ポリイミド層15に0.2
〜1.5μm入り込んでいるだけである。実験によって証明されたように、こう
することにより、ビア・ホールの側壁の全ての場所で、金属17をポリイミド層
の上部にある金属17の少なくとも40%の厚さにすることができる。
上述したプロセスで作成された実際の金属膜コーティングされたビア・ホールの
顕微鏡写真を第3図に示す。この写真を観察すると、ポリイミド層15の上部の
金属層導体17は約1.0μmの厚さで、ビア・ホール16の側壁の金属は約0
,5〜1.0μmの厚さである。
それに比べ、第4図はビア・ホールが垂直な壁で形成された同様な回路の顕微鏡
写真である。この図はポリイミド層の上部の金属導体もまた1μmの層であるが
、垂直な側壁のある部分の金属はたった約0.1μmの厚さである。
本願発明の好適な具体例とそれを形成する方法は詳細に説明された。しかしなが
ら更に、本願の性質及び要旨から外れることなく多くの変更や修正が可能である
。
例えば、エツチング工程で使用されるガス21とガス22の回数を、ポリイミド
層15の厚さが増えるにつれて増やしても良い。第2a〜2h図において、ガス
22でなされる合計3回のエツチングはポリイミド層が3μmの厚さで、ガス2
2による各エツチングはその層の中に1μm入り込んでいる。
他の変更は、ポリイミド層は集積回路の他の有機体の絶縁物質に置き換えてもよ
く。5102層18はチタンのような無機の絶縁物質であってもよい。またフォ
トレジスト19はポリメタリル酸メチルの様な、有汲体のマスキング物質で置き
換えられる。ここで重要なことは、層15と19で使用される有機物質は本質的
にガス22で同じ割合でエツチングされるが、ガス20では認める程にエッチン
グされない。一方、層18に使用された無機物質はガス21によって選択的にエ
ツチングされるが、ガス22ではエツチングされな従って、上述した詳細な説明
に対し多くの変更が可能であるが、本願発明はこれら詳細な説明に限定されるも
のでなく、添付したクレームによって定義されるものである。
FIG、l。
FIG、2a。
FIG、2h。
FIG、3
FIG、4
国際調査報告
ANNEX To ThE ZNTERNATIONAL SE、”l:’LC
HRE?ORT ON
Claims (13)
- 1.集積回路のポリイミド層に先細形状のビア・ホールを作成する方法であつて 、 前記ポリイミド層にS1O2層を沈積し、前記S1O2層の上にフオトレジスト 層を沈積し、それら各層はビア・ホールのためにポリイミド層部分を露出させる 開口部を有するように沈積される工程と、 前記露出されたポリイミド層部分をポリイミド層の途中までエツチングし、同時 に前記開口部の側壁のフオトレジストを後方にエツチングし、その結果、前記露 出したポリイミド部分の外辺部に隣接した前記S1O2の細長い辺を露出させる 工程と、前記S102の露出した細長い辺をエツチングして前記ポリイミドの露 出した部分を広げる工程と、 露出したポリイミド部分から更にポリイミドを取り除くエツチング工程と、 前記開口部の側壁上の前記フオトレジストを後方にエツチングする工程を繰返す 工程とを含むことを特徴とする集積回路のポリイミド層に先細形状のビア・ホー ルを作成する方法。
- 2.前記ポリイミド層は少なくとも2回の広げる工程と、次に前記エツチング工 程を伴なうそれぞれの工程を行うことによつて、完全にエツチングされることを 特徴とする請求の範囲第1項に記載の方法。
- 3.前記ポリイミド層は少なくとも2.0μmの厚さを有し、そのうち各前記エ ツチング工程のそれぞれにより、前記ポリイミド層の0.2〜1.5μmが取り 除かれることを特徴とする請求の範囲第1項に記載の方法。
- 4.前記ポリイミド層のエツチングは、優先的に前記層に対して垂直に行われ、 前記先細形状のビア・ホールは、最初に前記露出工程によつて露出された前記ポ リイミドの部分にほぼ一致する狭い末端部を有するように作成されることを特徴 とする請求の範囲第1項に記載の方法。
- 5.前記エツチング工程と広げる工程はそれぞれ異なるタイプのイオンにより反 応性イオンエツチングでなされることを特徴とする請求の範囲第1項に記載の方 法。
- 6.更にパターン化された金属層を前記ポリイミド層に第1の厚さで沈積し、同 時に、前記エツチング工程の後に残つている前記露出したポリイミド部分の側壁 上に、第1の厚さの少なくとも40%の第2の厚さで金属層を沈積する工程を更 に含むことを特徴とする請求の範囲第1項に記載の方法。
- 7.前記S1O2層は前記フオトレジスト層の厚さの1/5以下であることを特 徴とする請求の範囲第1項に記載の方法。
- 8.集積回路の有機体の絶縁層に先細形状のビア・ホールを作成する方法であつ て、 前記有機体の絶縁層上に無機のマスク層を沈積し、前記無機のマスク層上に有機 のマスク層を沈積し、前記マスク層はビア・ホールのために前記絶縁層の部分を 露出させる開口部を有する工程と、前記露出した絶縁部分の途中までをエツチン グし、一方、同時に前記開口部の側壁上の有機マスク層を後方にエツチングし、 前記無機マスク層の細長い部分を、前記露出した絶縁層の周辺部で露出させる工 程と、 前記絶縁層の露出部分を前記無機マスク層の露出した細長い部分をエツチングす ることにより広げる工程と、露出した部分から更に有機絶縁物質を取り除くよう にエツチングする工程と、前記開口部の側壁上の前記有機マスク層を更に後方に エツチングする工程を繰り返す工程とを含むことを特徴とする集積回路の有機体 の絶縁層に先細形状のビア・ホールを作成する方法。
- 9.ポリイミド層と、前記層の背中合せの位置にある表面上の上部導体と下部導 体と、前記層を通過して前記導体間を相互に接続する金属膜でコートされたビア ・ホールと、前記ビア・ホールは前記導体の厚さに比例して金属の厚さを増すよ うに先細形状の側壁を有していることを特徴とする集積回路。
- 10.前記側壁は階段形状であることを特徴とする請求の範囲第9項に記載の集 積回路。
- 11.前記階段のそれぞれは高さが0.2〜1.5μmであることを特徴とする 請求の範囲第10項に記載の集積回路。
- 12.前記側壁はビア・ホールの上部に1つの垂直な段と、ビア・ホールの残り の部分はなめらかなテーパ状であることを特徴とする請求の範囲第9項に記載の 集積回路。
- 13.前記側壁上の全ての場所における前記金属は前記上部の導体の厚さの少な くとも40%であることを特徴とする請求の範囲第12項に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78083385A | 1985-09-27 | 1985-09-27 | |
US780833 | 1985-09-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62502646A true JPS62502646A (ja) | 1987-10-08 |
JPH0587132B2 JPH0587132B2 (ja) | 1993-12-15 |
Family
ID=25120845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61504422A Granted JPS62502646A (ja) | 1985-09-27 | 1986-08-15 | ポリイミドに先細形状のビア・ホ−ルを作成する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4832788A (ja) |
EP (1) | EP0241480B1 (ja) |
JP (1) | JPS62502646A (ja) |
AT (1) | ATE68912T1 (ja) |
CA (1) | CA1266724A (ja) |
DE (1) | DE3682195D1 (ja) |
WO (1) | WO1987002179A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3776325D1 (de) * | 1987-04-16 | 1992-03-05 | Ibm | Verfahren zur herstellung von kontaktoeffnungen in einer doppellagenisolation. |
JPH023938A (ja) * | 1988-06-20 | 1990-01-09 | Mitsubishi Electric Corp | 電界効果トランジスタ |
US4902377A (en) * | 1989-05-23 | 1990-02-20 | Motorola, Inc. | Sloped contact etch process |
FR2669466B1 (fr) * | 1990-11-16 | 1997-11-07 | Michel Haond | Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant. |
US5315312A (en) * | 1991-05-06 | 1994-05-24 | Copytele, Inc. | Electrophoretic display panel with tapered grid insulators and associated methods |
US5180689A (en) * | 1991-09-10 | 1993-01-19 | Taiwan Semiconductor Manufacturing Company | Tapered opening sidewall with multi-step etching process |
EP0570609B1 (de) * | 1992-05-20 | 1999-11-03 | International Business Machines Corporation | Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat |
US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
US6475903B1 (en) | 1993-12-28 | 2002-11-05 | Intel Corporation | Copper reflow process |
US5841099A (en) * | 1994-07-18 | 1998-11-24 | Electro Scientific Industries, Inc. | Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets |
US5614114A (en) * | 1994-07-18 | 1997-03-25 | Electro Scientific Industries, Inc. | Laser system and method for plating vias |
US5593606A (en) * | 1994-07-18 | 1997-01-14 | Electro Scientific Industries, Inc. | Ultraviolet laser system and method for forming vias in multi-layered targets |
US5444007A (en) * | 1994-08-03 | 1995-08-22 | Kabushiki Kaisha Toshiba | Formation of trenches having different profiles |
US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
US5453403A (en) * | 1994-10-24 | 1995-09-26 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of beveled contact opening formation |
GB9600469D0 (en) | 1996-01-10 | 1996-03-13 | Secr Defence | Three dimensional etching process |
US5893758A (en) * | 1996-06-26 | 1999-04-13 | Micron Technology, Inc. | Etching method for reducing cusping at openings |
US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
EP1357584A3 (en) * | 1996-08-01 | 2005-01-12 | Surface Technology Systems Plc | Method of surface treatment of semiconductor substrates |
GB9616225D0 (en) | 1996-08-01 | 1996-09-11 | Surface Tech Sys Ltd | Method of surface treatment of semiconductor substrates |
US6025256A (en) * | 1997-01-06 | 2000-02-15 | Electro Scientific Industries, Inc. | Laser based method and system for integrated circuit repair or reconfiguration |
US6187685B1 (en) | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
US5880030A (en) * | 1997-11-25 | 1999-03-09 | Intel Corporation | Unlanded via structure and method for making same |
TWI246633B (en) | 1997-12-12 | 2006-01-01 | Applied Materials Inc | Method of pattern etching a low k dielectric layen |
US6143476A (en) * | 1997-12-12 | 2000-11-07 | Applied Materials Inc | Method for high temperature etching of patterned layers using an organic mask stack |
US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
SG112804A1 (en) * | 2001-05-10 | 2005-07-28 | Inst Of Microelectronics | Sloped trench etching process |
JP4571785B2 (ja) * | 2003-05-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7262123B2 (en) * | 2004-07-29 | 2007-08-28 | Micron Technology, Inc. | Methods of forming wire bonds for semiconductor constructions |
US7282802B2 (en) * | 2004-10-14 | 2007-10-16 | International Business Machines Corporation | Modified via bottom structure for reliability enhancement |
JP2019121750A (ja) * | 2018-01-11 | 2019-07-22 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
US11189523B2 (en) * | 2019-06-12 | 2021-11-30 | Nanya Technology Corporation | Semiconductor structure and fabrication method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208859A (ja) * | 1983-05-10 | 1984-11-27 | ブリティシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニ | 半導体ウエハおよびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3808069A (en) * | 1972-03-15 | 1974-04-30 | Bell Telephone Labor Inc | Forming windows in composite dielectric layers |
US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
US4514252A (en) * | 1982-11-18 | 1985-04-30 | Hewlett-Packard Company | Technique of producing tapered features in integrated circuits |
US4495220A (en) * | 1983-10-07 | 1985-01-22 | Trw Inc. | Polyimide inter-metal dielectric process |
JPS60140720A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
US4487652A (en) * | 1984-03-30 | 1984-12-11 | Motorola, Inc. | Slope etch of polyimide |
FR2563048B1 (fr) * | 1984-04-13 | 1986-05-30 | Efcis | Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre |
US4484979A (en) * | 1984-04-16 | 1984-11-27 | At&T Bell Laboratories | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer |
US4522681A (en) * | 1984-04-23 | 1985-06-11 | General Electric Company | Method for tapered dry etching |
US4560436A (en) * | 1984-07-02 | 1985-12-24 | Motorola, Inc. | Process for etching tapered polyimide vias |
-
1986
- 1986-08-15 AT AT86905124T patent/ATE68912T1/de not_active IP Right Cessation
- 1986-08-15 DE DE8686905124T patent/DE3682195D1/de not_active Expired - Fee Related
- 1986-08-15 EP EP86905124A patent/EP0241480B1/en not_active Expired - Lifetime
- 1986-08-15 JP JP61504422A patent/JPS62502646A/ja active Granted
- 1986-08-15 WO PCT/US1986/001676 patent/WO1987002179A1/en active IP Right Grant
- 1986-09-19 CA CA000518649A patent/CA1266724A/en not_active Expired - Fee Related
-
1987
- 1987-05-21 US US07/053,554 patent/US4832788A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208859A (ja) * | 1983-05-10 | 1984-11-27 | ブリティシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニ | 半導体ウエハおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0241480A1 (en) | 1987-10-21 |
DE3682195D1 (de) | 1991-11-28 |
WO1987002179A1 (en) | 1987-04-09 |
EP0241480B1 (en) | 1991-10-23 |
CA1266724A (en) | 1990-03-13 |
JPH0587132B2 (ja) | 1993-12-15 |
US4832788A (en) | 1989-05-23 |
ATE68912T1 (de) | 1991-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62502646A (ja) | ポリイミドに先細形状のビア・ホ−ルを作成する方法 | |
US4560436A (en) | Process for etching tapered polyimide vias | |
JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
JPH033383B2 (ja) | ||
JPH04313232A (ja) | 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法 | |
EP0122078A2 (en) | Integrated circuit processing methods | |
CA1088382A (en) | Method of making a large scale integrated device having a planar surface | |
JPH0766178A (ja) | 半導体装置の製造方法 | |
JPH02134818A (ja) | 配線構造体の形成法 | |
JPS5877246A (ja) | 多層配線構造の形成方法 | |
JP2699498B2 (ja) | 半導体装置の製造方法 | |
JPH03239331A (ja) | 半導体装置の製造方法 | |
JPS63296352A (ja) | 電極配線形成方法 | |
JPH023926A (ja) | 配線の形成方法 | |
JPH0222844A (ja) | 半導体集積回路 | |
JPS5917251A (ja) | 集積回路およびその製造方法 | |
JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
JPH0391243A (ja) | 半導体装置の製造方法 | |
JPH03263834A (ja) | 半導体装置の製造方法 | |
JPH10256234A (ja) | 多層配線の製作方法 | |
JPH0223029B2 (ja) | ||
JPS62145842A (ja) | 半導体装置の製造方法 | |
JPS6340342A (ja) | 多層配線の形成方法 | |
JPH05299518A (ja) | 半導体装置の製造方法 | |
JPS6161699B2 (ja) |