JPS63296352A - 電極配線形成方法 - Google Patents

電極配線形成方法

Info

Publication number
JPS63296352A
JPS63296352A JP13246387A JP13246387A JPS63296352A JP S63296352 A JPS63296352 A JP S63296352A JP 13246387 A JP13246387 A JP 13246387A JP 13246387 A JP13246387 A JP 13246387A JP S63296352 A JPS63296352 A JP S63296352A
Authority
JP
Japan
Prior art keywords
thin film
etching process
film
etching
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13246387A
Other languages
English (en)
Inventor
Hiroshi Imai
宏 今井
Masabumi Kubota
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13246387A priority Critical patent/JPS63296352A/ja
Publication of JPS63296352A publication Critical patent/JPS63296352A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関するものであシ、
特に、金属薄膜のドライエツチングによる電極配線形成
方法に関する。
従来の技術 半導体装置の電極配線形成工程においては、種々の金属
薄膜の選択的エツチング技術が重要な要素となっている
。特に近年においては、LSIの高集積化に伴い、配線
パターン層と絶縁膜(層間絶縁膜)層とを半導体基板上
に交互に積み重ねた構造を用いる、いわゆる多層配線技
術が最も重要な要素となってきている。
多層配線技術においては、良好な層間絶縁膜の形成が重
要な要素の1つである。従来、アルミニウム(A℃)を
はじめとする配線用金属薄膜の選択エツチングにおいて
は、金、罵の断面が長方形となる、すなわち、側壁が基
板面に対して垂直に立ったエツチングが行なわれてきた
。ところが、配線パターンの微閑化により、配線間の溝
のアスペクト比(、:4の深さと′冷との比)が1より
大きくなった場合、この配線の側壁が基板面に対して重
置に立っていると、この配線の上に層間絶縁膜を形成す
る時に、絶縁;摸中にボイド(す)が発生するなど、良
好な層間絶縁膜の形成が困唯となる。
この問題を解決する方法の1つに、配線の断面が台形と
なるように側壁にテーバを付ける(側壁と基板面とのな
す角を90度未満とする)というものがある。そして、
アルミニウム(AR)膜に関して、エツチング用のガス
に、Al1膜の側壁に薄膜を堆積させるガスを加えてエ
ツチングを行なう方法が提案されている。ティータカオ
他アイイーディーエム テクニカル ダイジェスト 5
4−57頁12月1986年(T、Ar1kado e
t al、、 IEDMTech、Dig、 、 pp
、 54−57 、 Dec、 1986. )。これ
は、エツチングを進行させる時に、へβ膜の側壁に付着
物を一定の速度で生じさせることにより、An配線の断
面をテーパが付いた台形にするというものである。
発明が解決しようとする問題点 しかし、この方法では、次のような問題が生じる。すな
わち、形状制御の安定性、再現性が十分に保証されない
という点である。したがって、ねらった通りのティーパ
ー形状を得ることが容易でない。
これは、この方法が、エツチング中に、エツチングガス
とAI!、膜の側壁に付着物を生じさせるガスとを同時
に流して、エツチングと付着物の生成との競合によって
テーパー形状を得るようにしていることに起因している
本発明は、上述の問題点に鑑みてなされたものであり、
金属薄膜のエツチングにおいて、形状の制御を容易とし
、その断面形状がテーパーの付いた台形となるような金
属配線パターンを、再現性よく得ることを可能として、
微細パターンの多層配線の形成を容易とする電極配線形
成方法を提供することを目的とする。
問題点を解決するための手段 この目的を達成するために、本発明は次のような構成と
している。すなわち、本発明に係る電極配線形成方法で
は、金属薄膜のドライエツチングにおいて、エツチング
に先立って選択エツチングのためのマスクを設ける工程
を有し、また、このマスク及び金属薄膜の表面に有機薄
膜を堆積させることを主体とする工程を有し、この工程
の後に、金属薄膜をドライエツチングする工程の少なく
とも一部を置くことにして、この金属薄膜をドライエツ
チングする工程を含んでいる。
作   用 本発明では、上記の構成により、まず、金属薄膜上に選
択エツチングのためのマスクが設けられる。次に、この
マスク及びマスク開口部の金属薄膜の表面に有機薄膜が
堆積される。この状態でエツチングを行なうと、エツチ
ングの初期段階で、選択エツチングのためのマスクの側
壁にのみ有機薄膜が残り、いわゆるサイドウオールが形
成されることになる。そして、さらにエツチングを続け
ていくと、このサイドウオールが新しいマスク端となっ
て、金属薄膜のエツチングが行なわれ、その結果、金属
薄膜を、その断面形状が台形となるようにエツチングす
ることができる。
実癩例 以下、本発明の一実施例を、図面を参照しながら説明す
る。第1図〜第7図は、本発明の一実施例を示す工程順
の断面図である。
まず、第1図に示すように、半導体基板1の上に、二酸
化シリコン(S 102 ) 模を熱酸化法あるいは気
相成長法によシ形成する。次に、第2図のように、前記
SiO2膜2の上に、暎厚約0.8μmのアルミニウム
金属薄膜(An摸)3をスパッタ法により被着する。次
に、第3図のように、このAI!。
膜3上に7オトレジスト膜4を設け、これを公知のフォ
トリソグラフィー技術により所望パターンに形成する。
引き続いて、この基板を、CHF3ガスプラズマ中にさ
らして、第4図に示すように、7オトレジスト膜4の表
面およびそのパターン開口部に露出したA2膜3の表面
に、有機薄膜5を約0.2μm堆積させる。この後、S
 I Cl 4と0℃2の混合ガスをエツチングガスと
して、反応性イオンエツチング(RIE)を行なう。R
IEによるエツチングは、垂直方向にすすんでいくので
、エツチングを進めていくと、まず、フォトレジスト膜
4の上部の有機薄膜が除去されたところで、第5図に示
すように、フォトレジスト膜4の側壁にのみ有機薄膜6
が残り、いわゆるサイドウオール膜6が形成される。さ
らに、このままエツチングを進めていくと、第6図に示
すようにサイドウオール膜6は次第にうずくなってくる
が、それとともに、へ2膜3は、テーパー形状にエツチ
ングされていくことになる。こうして、最終的には、第
7図に示すように、断面がテーパーの付いた台形である
へ2配線7が得られる。テーパー角度は、An膜3の最
初の膜厚と堆積直後の有機薄膜5の膜厚との比で決定さ
れ、本実施例の場合は、約75度である。有機薄膜6の
膜厚を変えることにより、テーパー角度を70度から9
0度の間で容易に変えることができる。
このように本実施例では、A2膜3の上に、フォトレジ
スト膜4の所望パターンを形成した後、CHF3ガスプ
ラズマ中で、有機薄膜6を表面に堆積させ、その後、A
l11l13のエツチングを行なうことにより、エツチ
ングの初期段階で得られるサイドウオール膜6を利用し
て、約76度のテーパー角度をもつAn配線7を得るこ
とができ、多層配線形成が容易となる。
なお、本実施例では、金属薄膜として、アルミニウム(
A℃)金属薄膜を選んだが、A11.−3t。
A4−8t −Cu 、 Al1−3t−Ti 、 A
11.−Tiなどのアルミニウム合金膜や、モリブデン
(Mo)、チタン(Ti)、タンタル(Ta)、タング
ステン(W)などのへ1以外の金属薄膜にも適用するこ
とができる。
また、本実施例では、フォトレジスト膜4の表面と、パ
ターン開口部に露出したAr1.膜3の表面に有機薄膜
5を堆積させる工程の後に、ljl’M3のエツチング
を開始するようにしたが、金属薄膜のエツチング工程の
途中に、前記の有機薄膜6を堆積させる工程を挿入して
もよい。この場合は、有機薄膜5の堆積後に行なうエツ
チング部分のみテーパー形状となる。
また、前記の有機薄膜6を堆積させる工程で用いるガス
としては、CHF3の外、C2H6,CHCn3゜CM
3C1などを用いてもよい。
発明の効果 本発明は、金属薄膜のドライエツチングにおいて、エツ
チングに先立って選択エツチングのためのマスクを設け
る工程を有し、また、このマスク及び金嘱薄、僕の表面
に有機薄膜を堆積させることを主体とする工程を有し、
この工程の後に、金属薄膜をドライエツチングする工程
の少なくとも一部を置く、というものである。これによ
り、選択エツチングのためのマスクの側壁にサイドウオ
ール膜が形成され、このサイドウオール膜を利用してエ
ツチングを進めることにより、断面がテーパーの付いた
台形となっている金属配線パターンを得ることができ、
その形状制御も容易である。
したがって、多層配線における良好な層間絶縁膜の形成
が容易となシ、よって、微細パターンの多層配線の形成
が容易となり、LSIの高集積化、高速化をさらに進め
る上で、大きな効果をもたらす。
【図面の簡単な説明】
第1図〜第7図は本発明の一実施例を示す工程頃の断面
図である。 1・・・・・・半導体基板、2・・・・・・二験化シリ
コン(Sin2) 膜、3・・・・・・アルミニウム金
属薄膜(Aj!膜)、4・・・・・・フォトレジスト、
5・・団・有機薄膜、6・・・・・・サイドウオール膜
、7・・・・・アルミニウム金属配線(A4配線)。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名/−
千導体基板 第1図     1−5t、Oz膜 第2図       3−A174.臭/ −一一半導
体基脹 2−−−5i01膜 3−Aj!膜 第 3 図            a−−−7オトレ
ジズト第4図      s−省機薄膜 ? ? 第7図 /−−一手導箱、板 2−一一δiθ2膜 計−Af膜 4゛−°フォトレジスト 6−−−ブオドクオール膿 7−A、f!西乙珠

Claims (3)

    【特許請求の範囲】
  1. (1)金属薄膜のドライエッチングに先立って選択エッ
    チングのためのマスクを設ける工程を有し、また、この
    マスクおよび金属薄膜の表面に有機薄膜を堆積させるこ
    とを主体とする工程を有し、この工程の後に、この金属
    薄膜をドライエッチングする工程の少なくとも一部を置
    くことを特徴とする電極配線形成方法。
  2. (2)金属薄膜をドライエッチングする工程の全てが、
    前記の有機薄膜を堆積させることを主体とする工程の後
    に置かれることを特徴とする特許請求の範囲第1項に記
    載の電極配線形成方法。
  3. (3)金属薄膜が、アルミニウムを含む金属薄膜である
    ことを特徴とする特許請求の範囲第1項または第2項に
    記載の電極配線形成方法。
JP13246387A 1987-05-28 1987-05-28 電極配線形成方法 Pending JPS63296352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13246387A JPS63296352A (ja) 1987-05-28 1987-05-28 電極配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13246387A JPS63296352A (ja) 1987-05-28 1987-05-28 電極配線形成方法

Publications (1)

Publication Number Publication Date
JPS63296352A true JPS63296352A (ja) 1988-12-02

Family

ID=15081958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13246387A Pending JPS63296352A (ja) 1987-05-28 1987-05-28 電極配線形成方法

Country Status (1)

Country Link
JP (1) JPS63296352A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260543A (ja) * 1989-03-31 1990-10-23 Mitsubishi Electric Corp 電荷転送素子の製造方法
JPH05114575A (ja) * 1991-10-21 1993-05-07 Sharp Corp 半導体装置の製造方法
US5356823A (en) * 1989-12-22 1994-10-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260543A (ja) * 1989-03-31 1990-10-23 Mitsubishi Electric Corp 電荷転送素子の製造方法
US5356823A (en) * 1989-12-22 1994-10-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JPH05114575A (ja) * 1991-10-21 1993-05-07 Sharp Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS63304644A (ja) ヴアイア・ホール形成方法
US6165862A (en) Method of producing a thin film resistor
GB2186424A (en) Method for producing integrated circuit interconnects
JPS63296352A (ja) 電極配線形成方法
JP2000077396A (ja) 半導体装置及びその製造方法
JP3348322B2 (ja) 半導体装置の製造方法
JP2616460B2 (ja) 半導体装置およびその製造方法
JP2948062B2 (ja) Cu配線形成方法
JPS62242337A (ja) 多層配線用金属膜の形成方法
JP3116369B2 (ja) 多層レジストドライエッチング方法
JPS63119239A (ja) 半導体装置の製造方法
JPH0242727A (ja) 電極配線形成方法
JPH0258222A (ja) パターン形成方法
JPH065585A (ja) 半導体装置の製造方法
JPH07135198A (ja) エッチング方法
JPS60254733A (ja) パタ−ン形成法
JPH06216264A (ja) 半導体装置及びその製造方法
JPS6149437A (ja) 半導体装置
JP3104388B2 (ja) ドライエッチング方法
JPS6137781B2 (ja)
JPH0544181B2 (ja)
JPS63133647A (ja) 半導体装置の製造方法
JPS61288445A (ja) 半導体装置の製造方法
JPH05326504A (ja) 半導体装置の製造方法
JPH04207054A (ja) 半導体装置の製造方法