JPH0242727A - 電極配線形成方法 - Google Patents

電極配線形成方法

Info

Publication number
JPH0242727A
JPH0242727A JP19285288A JP19285288A JPH0242727A JP H0242727 A JPH0242727 A JP H0242727A JP 19285288 A JP19285288 A JP 19285288A JP 19285288 A JP19285288 A JP 19285288A JP H0242727 A JPH0242727 A JP H0242727A
Authority
JP
Japan
Prior art keywords
etching
thin film
wiring
pattern width
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19285288A
Other languages
English (en)
Inventor
Hiroshi Imai
宏 今井
Masabumi Kubota
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19285288A priority Critical patent/JPH0242727A/ja
Publication of JPH0242727A publication Critical patent/JPH0242727A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置の製造方法に関するものであり、
特に金属薄膜のドライエツチングによる電極配線形成方
法に関するものである。
(従来の技術) 半導体装置の電極配線形成工程においては、種々の金属
薄膜の選択的エツチング技術が重要な要素となっている
。特に近年においては、LSIの高集積化、高速化に伴
い、配線パターン層と絶縁1摸(層間絶縁膜)層とを半
導体基板上に交互に積み重ねた構造を用いる、いわゆる
多層配線技術が最も重要な要素のひとつとなってきてい
る。
多層配線技術においては、良好な層間絶縁膜の形成が重
要な要素のひとつである。従来、アルミニウム(All
)をはじめとする配線用全屈薄膜の選択エツチングにお
いては、金属の断面が長方形となる、すなわち側壁が基
板面に対して垂直に立ったエツチングが行われてきた。
ところが、配線パターンの微細化により、配線間の溝の
アスペクI・比(溝の深さと幅との比)が1より大きく
なった場合、この配線の側壁が基板面に対して垂直に立
っていると、この配線の上に層間絶縁膜を形成する時に
絶縁膜中にボイド(す)が発生するなど、良好な層間絶
縁膜の形成が困難となる。
この問題を解決する方法のひとつに、配線の断面が台形
となるように側壁にテーパを付ける(側壁と基板面との
なす角度を90度未満とする)というものがある。そし
て、アルミニウム(A(1)膜に関して、エツチング用
のガスにAll膜の側壁に薄膜を堆積させるガスを加え
てドライエツチングを行う方法が提案されている〔アイ
・イー・デイ−・エム・テクニカル・ダイジェスト(1
986年12月)第54頁ないし第57頁(I E D
 M Tech、 Dxg−t PP−54−57,D
ec、 1986)]。これは、エエラチンを進行させ
る時に、AQ膜の側壁に付着物を一定の速度で生じさせ
ることにより、AQ配線の断面をテーパが付いた台形に
するというものである。
(発明が解決しようとする課題) しかし、この方法では次のような問題が生じる。
すなわち、形状制御の安定性、再現性が十分に保証され
ないという点である。したがって、ねらった通りのテー
パ形状を得るのが容易でない。
これは、この方法が、ドライエツチング中にエツチング
ガスとAQ膜の側壁に付着物を生じさせるガスとを同時
に流して、エツチングと付着物の生成との競合によって
テーパ形状を得るようにしていることに起因している。
本発明は、上述の問題点に鑑みてなされたものであり、
金属薄膜のドライエツチングにおいて、形状の制御を容
易とし、その側壁の少なくとも一部にテーパが付き、底
部のパターン幅が最初のマスクパターン幅と同一である
ような金属配線パターンを再現性よく得ることを可能と
して、微細パターンの多層配線の形成を容易とする電極
配線形成方法を提供することを目的とする。
(課題を解決するための手段) この目的を達成するために、本発明は次のような構成と
している。すなわち、本発明に係る電極配線形成方法で
は、金属薄膜のドライエツチングにおいて、エツチング
に先立って選択エツチングのためのマスクを設ける工程
と、この後に、この金属薄膜を所定の深さまでドライエ
ツチングする第1のエツチング工程と、その後に、この
選択エツチングのためのマスクのパターン幅を所定量減
少させることを主体とする第2のエツチング工程と、こ
の第2のエツチング工程に続いて、この金属薄膜を所定
量除去する第3のエツチング工程とを有している。
(作 用) 本発明では、上記の構成により、まず金属薄膜上に選択
エツチングのためのマスクが設けられる。
次に、このマスクを用いて、金属薄膜を所定の深さまで
ドライエツチングする第1のエツチング工程でエツチン
グした部分の側壁は基板面に垂直形成され、この部分が
配線の底部に位置することになるため、その底部パター
ン幅は最初のマスクパターン幅と一致する。そして、第
2のエツチング工程でマスクのパターン幅を所定量減少
させると、金属薄膜のパターン上端部が露出するため、
引き続いてこの上端角部を第3のエツチング工程で所定
量除去することにより、この部分の側壁はテーパ形状と
なる。この結果、金属薄膜をその側壁の少なくとも一部
にテーパが付き、底部のパターン幅が最初のマスクパタ
ーン幅と同一であるような配線パターンにドライエッチ
加工することが可能となる。
(実施例) 本発明の実施例を第1図および第2図に基づいて説明す
る。
爪上大流板 第1図(a)〜(g)は、本発明の第1実施例の工程順
の断面図である。
まず、第1図(a)に示すように、半導体基板1の上に
二酸化シリコン(SiOz )膜2を熱酸化法あるいは
気相成長法により形成する。次に、第1図(b)のよう
に、SiO2膜2の上に膜厚0.8μmのアルミニウム
金属薄膜(All膜)3をスパッタリング法により被着
する。次に、第1図(c)に示すように、公知のフォト
リソグラフィー技術によりフォトレジスト4のパターン
形成を行う。この後、第1図(d)のように、フォトレ
ジスト4をマスクとして5iCQ4とCO2の混合ガス
をエツチングガスとする反応性イオンエツチング(RI
 E)を行い、マスクパターン開口部のAQを完全に除
去する(第1のエツチング工程)。ここで形成されたA
ff配線5の側壁は基板面に垂直な形状であり、そのパ
ターン幅はマスクのフォトレジスト4のパターン幅と一
致している。その後、酸素(0□)をエツチングガスと
してプラズマエツチング(等方性エツチング)を行い。
フォトレジスト4のパターン幅を減少させる(第2のエ
ツチング工程)〔第1図(e)参照〕。ここで、パター
ン幅の減少量は、片側で0.1〜0.2μmとなるよう
にする。これに引き続いて、5iC(14をエツチング
ガスとして、スパッタ性の強い条件でRIEを行い、A
ilを0.1〜0.2pmだけ除去する(第3のエツチ
ング工程)にのエツチングにより、第1図(f)に示す
ように、AQ配線5の上端角部が除去されて、その部分
はテーパ形状となる。最後に、フォトレジスト4を除去
して、第1図(g)に示すように、上端部の側壁にテー
パが付いたAQ配線5が得られる。テーパ角度は、第2
のエツチング工程におけるマスクパターン幅の減少量(
片側)と第3のエツチング工程における金属の除去量と
の比で決定され、本実施例の場合、45〜65度程度と
なっている。
このように、本実施例では、AQflJ 3の上にフォ
トレジスト4の所望パターンを形成した後、まず、第1
のエツチング工程で側壁が基板面に垂直なAQ配線5を
形成し、その後、第2のエツチング工程として0□プラ
ズマエツチングによりフォトレジスト4のパターン幅を
減少させた後、第3のエツチング工程でAQ配線5の上
端角部を除去する。その結果、底部のパターン幅は最初
のフォトレジスト4のパターン幅と同一であり、上端部
の側壁に45〜65度のテーパの付いたAG配線5を得
ることができ、多層配線形成が容易となる。
なお、本実施例では、金属薄膜としてアルミニウム金属
(All)膜を選んだが、Ail  Si、 AQ−5
i−Cu。
AQ−Cu、 AQ−5i−Ti、 An−Tiなどの
アルミニウム合金膜、またはモリブデン(Mo) 、タ
ンタル(Ta)。
チタン(Ti) 、タングステン(W)などの金属膜、
もしくはこれらの金属を含む合金膜にも適用することが
できる。
また、本実施例では、第3のエツチング工程において、
5iCQ4をエツチングガスとしてスパッタ性の強いR
IEを用いたが、Arイオン(Ar”)をはじめとする
不活性ガスイオンを用いたイオンスパッタエツチングを
用いることもできる。
第2実施例 第2図(a)〜(e)は、本発明の第2実施例を示す工
程順の断面図である。
まず、第1図(a)〜(c)と同じ工程により、第2図
(a)に示すように、半導体基板1上に5in2膜2、
AQ膜(膜厚0.8μm)3を形成し、フォトレジスト
4のパターン形成を行う。次に、第2図(b)に示すよ
うに、フォトレジスト4をマスクとして、5iCQ4と
Cu2をエツチングガスとするRIEにより、AQを0
.4μmの深さまでエツチングする(第1のエツチング
工程)。この後、0□をエツチングガスとするプラズマ
エツチングによるフォトレジスト4のパターン幅を減少
させる第2のエツチング工程と。
それに続いて、5iCQ4をエツチングガスとしてスパ
ッタ性の強い条件でRT Eを行い、 AQの一部を除
去する第73のエツチング工程とを組み合わせて実行す
る〔第2図(c)参照〕。ここで、フォトレジス1〜4
のパターン幅の減少量(片側) X :0.08#11
1゜AQの除去量y=0.15μ−とする。この後、第
2のエツチング工程と第3のエツチング工程の組み合わ
せを2回繰り返す。(x、y)は、それぞれ(0,08
1jlJ O,15pm)、 (0,05Ijm、 0
.tOum)とする。その結果、第2図(d)に示すよ
うに、側壁の下半分(0,4pI11厚)が基板面に垂
直で、上半分(0,4μff1Jl)は65度程度のテ
ーパが付いたAQ配線5が形成されろ。ここで、 AQ
配線5の底部パターン幅は、フォトレジスト4の最初の
パターン幅と同一になる。最後に。
フォ1−レジス1−4を除去すると、第2図(e)のよ
うにに述の側壁形状をもつAQ配a5が得られろ。
このように1本実施例によれば、側壁の下半分が1&板
面に垂直で、−上半分には約65度のテーパが付き、さ
らに、底部のパターン幅がフォトレジスト4の最初のパ
ターン幅と一致したAO配線5を得ろことができ、多層
配線形成が容易となる。
なお、本実施例においては、第1のエツチング工程にお
けるAQのエツチング深さをA11li厚の1/2とし
たが、このAQのエツチング深さは任意に設定すること
ができる。
また1本実施例においては、第2のエツチング工程と第
3のエツチング工程の組み合わせを3回繰り返したが、
この繰り返しの回数は、エツチング量などを考慮して適
当な回数に設定することができる。
さらに、本実施例においては、第2のエツチング工程に
おけるフォトレジストのパターン幅の減少量と第3のエ
ツチング工程におけるAQの除去量の比を、Ail配線
の側壁のテーパ部のテーパ角が約65度となるように選
んだが、この比を任意に設定することにより、テーパ角
を任意に設定することができる。
また1本実施例では、金属薄膜としてアルミニウム金属
(A12)膜を選んだが、第1実施例と同じくAQ−5
i、 Al1−5i−Cu、 AQ−Cu、 AQ−5
i−Ti、 AQ−Tiなどのアルミニウム合金膜、ま
たはモリブデン(No) 、タンタル(Ta)、チタン
(Ti)、タングステン(W)などの金属膜、もしくは
これらの金属を含む合金膜にも適用することができる。
(発明の効果) 本発明は、金属薄膜のドライエツチングにおいて、エツ
チングに先立って選択エツチングのためのマスクを設け
る工程と、この後に、この金属薄膜を所定の深さまでド
ライエツチングする第1のエツチング工程と、その後に
、この選択エツチングのためのマスクのパターン幅を所
定量減少させることを主体とする第2のエツチング工程
と、それに続いて、この金属薄膜を所定量除去する第3
のエツチング工程とを有している。これにより、側壁の
少なくとも一部にテーパが付き、底部のパターン幅が最
初のマスクパターン幅と同一であるような金属配線パタ
ーンを得ることができ、その形状制御も容易である。
したがって、多層配線における層間絶縁膜の形成が容易
となり、よって、微細パターンの多層配線の形成が容易
となり、LSIの高集積化、高速化をさらに進める上で
大きな効果をもたらす。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の第1実施例による電極
配線形成方法の工程順を示す断面図、第2図(a)〜(
e)は本発明の第2実施例を示す工程順の断面図である
。 1・・・半導体基板、  2・・・二酸化シリコン(S
iO□)膜、  3・・・アルミニウム金属薄膜(Ai
l膜)、 4・・・フォトレジスト、  5・・・アル
ミニウム金属配線(AQ配線)。 第1@ (a) 特許出願人 松下電器産業株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上の金属薄膜をドライエッチングする
    に際して、エッチングに先立って選択エッチングのため
    のマスクを設ける工程と、この後に、前記金属薄膜を所
    定の深さまでドライエッチングする第1のエッチング工
    程と、その後に、前記選択エッチングのためのマスクの
    パターン幅を所定量減少させることを主体とする第2の
    エッチング工程と、前記第2のエッチング工程に続いて
    、前記金属薄膜を所定量除去する第3のエッチング工程
    とを有することを特徴とする電極配線形成方法。
  2. (2)金属薄膜が、アルミニウム金属薄膜またはアルミ
    ニウムを含む合金の薄膜である請求項(1)記載の電極
    配線形成方法。
JP19285288A 1988-08-03 1988-08-03 電極配線形成方法 Pending JPH0242727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19285288A JPH0242727A (ja) 1988-08-03 1988-08-03 電極配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19285288A JPH0242727A (ja) 1988-08-03 1988-08-03 電極配線形成方法

Publications (1)

Publication Number Publication Date
JPH0242727A true JPH0242727A (ja) 1990-02-13

Family

ID=16298044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19285288A Pending JPH0242727A (ja) 1988-08-03 1988-08-03 電極配線形成方法

Country Status (1)

Country Link
JP (1) JPH0242727A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159640A1 (ja) * 2016-03-14 2017-09-21 富士電機株式会社 半導体装置および製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159640A1 (ja) * 2016-03-14 2017-09-21 富士電機株式会社 半導体装置および製造方法
JPWO2017159640A1 (ja) * 2016-03-14 2018-06-14 富士電機株式会社 半導体装置および製造方法
JP2019091911A (ja) * 2016-03-14 2019-06-13 富士電機株式会社 半導体装置および製造方法
US10388740B2 (en) 2016-03-14 2019-08-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method

Similar Documents

Publication Publication Date Title
EP0030116B1 (en) Method of manufacturing a semiconductor device having a patterned multi-layer structure
JPH07101708B2 (ja) 半導体装置の層間接続方法
JPH0563940B2 (ja)
US6211557B1 (en) Contact structure using taper contact etching and polycide step
US4696098A (en) Metallization technique for integrated circuit structures
US5190892A (en) Method for forming pattern using lift-off
JPH0242727A (ja) 電極配線形成方法
JP4770079B2 (ja) 半導体装置の製造方法
JPH07288247A (ja) 酸化シリコン膜のドライエッチング方法
JPH06333886A (ja) コンタクトホールの形成方法
JPH05343363A (ja) ドライエッチング方法
JPS63296352A (ja) 電極配線形成方法
JP3126862B2 (ja) 金属パターンの形成方法
JPH0653334A (ja) 半導体装置の製造方法
JPH07201994A (ja) 半導体装置およびその製造方法
JPH0483336A (ja) 半導体装置の製造方法
JPH0766178A (ja) 半導体装置の製造方法
JPH0258222A (ja) パターン形成方法
JPH0435048A (ja) 半導体装置の多層配線形成方法
JPH0423322A (ja) 半導体装置の製造方法
JPH065585A (ja) 半導体装置の製造方法
JPH05343371A (ja) 半導体装置の製造方法
JPH09321141A (ja) 半導体装置の製造方法
JPH07235539A (ja) 積層配線およびそのドライエッチング方法
JPH05283378A (ja) 半導体装置の製造方法