JPS62262455A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62262455A JPS62262455A JP61105959A JP10595986A JPS62262455A JP S62262455 A JPS62262455 A JP S62262455A JP 61105959 A JP61105959 A JP 61105959A JP 10595986 A JP10595986 A JP 10595986A JP S62262455 A JPS62262455 A JP S62262455A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polycrystalline
- nitride film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 239000011248 coating agent Substances 0.000 abstract description 8
- 238000000576 coating method Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract 1
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
本発明は、半導体基板上にトランジスタ及びキャパシタ
を備えた半導体装置の製造において、ゲート電極を先に
形成し、セルファラインでキャパシタ及びコンタクトホ
ールを形成することによりゲート電極とキャパシタ領域
及びゲート電極とコンタクトホールのアライメント余裕
な0にし、高度の微細化に適応しうる素子の形成方法を
提供したものである。
を備えた半導体装置の製造において、ゲート電極を先に
形成し、セルファラインでキャパシタ及びコンタクトホ
ールを形成することによりゲート電極とキャパシタ領域
及びゲート電極とコンタクトホールのアライメント余裕
な0にし、高度の微細化に適応しうる素子の形成方法を
提供したものである。
従来の半導体装置、特にキャパシタを用いる牛導体記憶
装−〇製造方法は公知のように素子分離領域形成後、溝
堀り、積み重ね等によるキャパシタ領域の形成を行りた
後にゲート電極を形成し、コンタクトホールな形成して
いた。
装−〇製造方法は公知のように素子分離領域形成後、溝
堀り、積み重ね等によるキャパシタ領域の形成を行りた
後にゲート電極を形成し、コンタクトホールな形成して
いた。
しかし、前述の従来技術では、キャパシタ領域に対する
ゲー)[極のアライメント余裕及びゲー)IE[Iに対
スるコンタクトホールのアライメント余裕を考慮して配
置しなければならず、そのことが素子の高度な微細化を
妨げる要因となっていた、そこで本発明はこのような問
題点を解決するもので、その目的とすることは、キャパ
シタ領域とゲー)tMのアライメント余裕及びゲート電
極とコンタクトホールのアライメント余裕を0にして、
素子の高度な微細化を容易にする半導体装置の製造方法
を提供することにある。
ゲー)[極のアライメント余裕及びゲー)IE[Iに対
スるコンタクトホールのアライメント余裕を考慮して配
置しなければならず、そのことが素子の高度な微細化を
妨げる要因となっていた、そこで本発明はこのような問
題点を解決するもので、その目的とすることは、キャパ
シタ領域とゲー)tMのアライメント余裕及びゲート電
極とコンタクトホールのアライメント余裕を0にして、
素子の高度な微細化を容易にする半導体装置の製造方法
を提供することにある。
半導体基板上にゲート電極を先に形成し、セルファライ
ンでキャパシタを形成することを特徴とする。
ンでキャパシタを形成することを特徴とする。
以下第1図により詳細に実施例を説明する。
工程1・・・・・・第1図(α)
P型半導体基板101上に素子分離用酸化膜102を形
成した後ゲート酸化膜103を100〜200X熱酸化
法により形成し、その上に第1の多結晶シリコン104
を1500〜2500^化学的気相成長法で形成し80
0〜1000℃でリンを熱拡散する。次に化学的気相成
長法で、2000〜4oooiの第1の窒化膜105を
形成した1、1000℃〜1200℃で前記第1の窒化
膜105の表面に100−2001の熱酸化膜106を
形成する。
成した後ゲート酸化膜103を100〜200X熱酸化
法により形成し、その上に第1の多結晶シリコン104
を1500〜2500^化学的気相成長法で形成し80
0〜1000℃でリンを熱拡散する。次に化学的気相成
長法で、2000〜4oooiの第1の窒化膜105を
形成した1、1000℃〜1200℃で前記第1の窒化
膜105の表面に100−2001の熱酸化膜106を
形成する。
工程2・・・・・・第1図(b)
レジストパターンをマスクに前記熱酸化膜106をエツ
チングし、前記熱酸化膜106をマスクに前記第1の窒
化膜105をエツチングし、前記第1の窒化膜105を
マスクに前記第1の多結晶シリコン106をエツチング
した後、N型不純物をイオン注入し、熱アニールを行う
ことによりN型格拡w1107及び108を形成する。
チングし、前記熱酸化膜106をマスクに前記第1の窒
化膜105をエツチングし、前記第1の窒化膜105を
マスクに前記第1の多結晶シリコン106をエツチング
した後、N型不純物をイオン注入し、熱アニールを行う
ことによりN型格拡w1107及び108を形成する。
工程3・・・・・・第1図(c)
化学的気相成長法で第2の窒化膜を2000〜4000
1全面に形成した後に、リアクティブイオンで全面エツ
チングし、窒化膜サイドウオール109を形成する。
1全面に形成した後に、リアクティブイオンで全面エツ
チングし、窒化膜サイドウオール109を形成する。
工程4・・・・・・第1図(d)
全面にシリカ系塗布膜110をスピンコードにより形成
した後100〜200℃ホットプレートでベークした後
、800〜1000℃の窒素雰囲気中でアニールを行う
。(この時シリカ系塗布膜は、パターンの密な所には厚
く、疎な所には薄くつき図のような膜厚差が生じる。) 工程5・・・・・・第1図<1> 希沸酸で前記シリカ系塗布膜110を一定膜厚除去する
。(この時ゲート電極間のみに前記シリカ系塗布が歿存
す本。) 工程6・・・・・・第1図(1) 残存した前記シリカ系塗布膜110及び前記素子分離用
酸化膜102.前記第1の窒化膜105、前記窒化膜サ
イドウオール107をマスクに前記P型半導体基板10
1をリアクティブイオンで3〜5μエツチングし、キャ
パシタ領域111を形成する。
した後100〜200℃ホットプレートでベークした後
、800〜1000℃の窒素雰囲気中でアニールを行う
。(この時シリカ系塗布膜は、パターンの密な所には厚
く、疎な所には薄くつき図のような膜厚差が生じる。) 工程5・・・・・・第1図<1> 希沸酸で前記シリカ系塗布膜110を一定膜厚除去する
。(この時ゲート電極間のみに前記シリカ系塗布が歿存
す本。) 工程6・・・・・・第1図(1) 残存した前記シリカ系塗布膜110及び前記素子分離用
酸化膜102.前記第1の窒化膜105、前記窒化膜サ
イドウオール107をマスクに前記P型半導体基板10
1をリアクティブイオンで3〜5μエツチングし、キャ
パシタ領域111を形成する。
前記キャパシタ領域111を熱酸化し、キャパシタ酸化
膜112を100〜200X形成した後、化学的気相成
長法で第2の多結晶シリコン113を5〜6μ形成する
。
膜112を100〜200X形成した後、化学的気相成
長法で第2の多結晶シリコン113を5〜6μ形成する
。
工程8・・・・・・第1図(A)
前記第2の多結晶シリコン113を全面リア7テイプイ
オンでエツチングし、キャパシタ電極を形成する。
オンでエツチングし、キャパシタ電極を形成する。
工程9・・・・・・第1図(i)
化学的気相成長法により層間絶縁用酸化膜114を30
00〜60001形成する。
00〜60001形成する。
工 程 1 0 ・・・ 第 1 図 ()° )
レジストパターン15をマスクに前記層間絶縁膜114
の一部、前記シリカ系塗布膜11o1及び前記ゲート酸
化膜103の一部をエツチングし、コンタクトホール1
16を形成する。
レジストパターン15をマスクに前記層間絶縁膜114
の一部、前記シリカ系塗布膜11o1及び前記ゲート酸
化膜103の一部をエツチングし、コンタクトホール1
16を形成する。
工程11・・・第1図(JC)
前記レジストパターン115を除去した後記線材料用A
/、パターン117を形成する。
/、パターン117を形成する。
〔発明の効果]
以上述べたように発明によればゲート電極に対しセルフ
アラインでキャパシタ及びコンタクトホールな形成でき
るため、高度の微細化を容易に行えるという効果を有す
る。
アラインでキャパシタ及びコンタクトホールな形成でき
るため、高度の微細化を容易に行えるという効果を有す
る。
第1図(α)〜(&)は本発明の半導体装置の製造方法
の工程を表わす主要断面図。 101・・・・・・P型半導体基板 102・・・・・・素子分離用酸化膜 103・・・・・・ゲート酸化膜 104・・・・・・第1の多結晶シリコン膜105・・
・・・・第1の窒化膜 106・・・・・・熱酸化膜 107.108・・・・・・N型拡散層109・・・・
・・窒化族サイドウオール110・・・・・・シリカ系
塗布膜 111・・・・・・キャパシタ領域 112・・・・・・キャパシタ酸化膜 113・・・・・・第2の多結晶シリコン114・・・
・・・N間絶縁用酸化膜 115・・・・・・レジストパターン 116・・・・・・コンタクトホール 117・・・・・・配線材料用Atパターン以上 出願人 セイコーエプソン株式会社 cd> 第1図 (e) (h) 第1図
の工程を表わす主要断面図。 101・・・・・・P型半導体基板 102・・・・・・素子分離用酸化膜 103・・・・・・ゲート酸化膜 104・・・・・・第1の多結晶シリコン膜105・・
・・・・第1の窒化膜 106・・・・・・熱酸化膜 107.108・・・・・・N型拡散層109・・・・
・・窒化族サイドウオール110・・・・・・シリカ系
塗布膜 111・・・・・・キャパシタ領域 112・・・・・・キャパシタ酸化膜 113・・・・・・第2の多結晶シリコン114・・・
・・・N間絶縁用酸化膜 115・・・・・・レジストパターン 116・・・・・・コンタクトホール 117・・・・・・配線材料用Atパターン以上 出願人 セイコーエプソン株式会社 cd> 第1図 (e) (h) 第1図
Claims (1)
- 【特許請求の範囲】 1)半導体基板上に、トランジスタとキャパシタを備え
た半導体装置の製造方法において、ゲート電極を先に形
成し、セルフアラインでキャパシタを形成することを特
徴とする半導体装置の製造方法。 2)ゲート電極に対してセルフアラインでコンタクトホ
ールを形成することを特徴とする特許請求の範囲第1項
に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61105959A JP2707538B2 (ja) | 1986-05-09 | 1986-05-09 | 半導体装置の製造方法 |
US07/021,055 US4826781A (en) | 1986-03-04 | 1987-03-02 | Semiconductor device and method of preparation |
EP87301846A EP0236123A3 (en) | 1986-03-04 | 1987-03-03 | A semiconductor device and method for preparing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61105959A JP2707538B2 (ja) | 1986-05-09 | 1986-05-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62262455A true JPS62262455A (ja) | 1987-11-14 |
JP2707538B2 JP2707538B2 (ja) | 1998-01-28 |
Family
ID=14421343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61105959A Expired - Lifetime JP2707538B2 (ja) | 1986-03-04 | 1986-05-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2707538B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51130178A (en) * | 1975-05-07 | 1976-11-12 | Hitachi Ltd | Semiconductor memory |
JPS6016459A (ja) * | 1983-07-08 | 1985-01-28 | Nec Corp | 読み出し専用記憶装置 |
JPS6154661A (ja) * | 1984-08-24 | 1986-03-18 | Toshiba Corp | 半導体装置の製造方法 |
JPS61107765A (ja) * | 1984-10-31 | 1986-05-26 | Toshiba Corp | 半導体メモリ装置及びその製造方法 |
JPS61107768A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | 半導体記憶装置 |
JPS61134058A (ja) * | 1984-12-04 | 1986-06-21 | Toshiba Corp | 半導体装置の製造方法 |
JPS62206873A (ja) * | 1986-03-07 | 1987-09-11 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1986
- 1986-05-09 JP JP61105959A patent/JP2707538B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51130178A (en) * | 1975-05-07 | 1976-11-12 | Hitachi Ltd | Semiconductor memory |
JPS6016459A (ja) * | 1983-07-08 | 1985-01-28 | Nec Corp | 読み出し専用記憶装置 |
JPS6154661A (ja) * | 1984-08-24 | 1986-03-18 | Toshiba Corp | 半導体装置の製造方法 |
JPS61107765A (ja) * | 1984-10-31 | 1986-05-26 | Toshiba Corp | 半導体メモリ装置及びその製造方法 |
JPS61107768A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | 半導体記憶装置 |
JPS61134058A (ja) * | 1984-12-04 | 1986-06-21 | Toshiba Corp | 半導体装置の製造方法 |
JPS62206873A (ja) * | 1986-03-07 | 1987-09-11 | Seiko Epson Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2707538B2 (ja) | 1998-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4826781A (en) | Semiconductor device and method of preparation | |
JPH0350740A (ja) | Mis型半導体装置の製造方法 | |
JPS607389B2 (ja) | 半導体装置の製造方法 | |
JPH0147020B2 (ja) | ||
JPS62262455A (ja) | 半導体装置の製造方法 | |
JP2707536B2 (ja) | 半導体装置の製造方法 | |
JPH0729971A (ja) | 半導体装置の製造方法 | |
JP3121777B2 (ja) | 半導体装置の製造方法 | |
JPS62293772A (ja) | 半導体装置 | |
JPH0313745B2 (ja) | ||
JPH08162523A (ja) | 半導体装置及びその製造方法 | |
JPS63122239A (ja) | 半導体装置の製造方法 | |
JPS62131538A (ja) | 半導体装置の製造方法 | |
JPS6154661A (ja) | 半導体装置の製造方法 | |
JPS6188543A (ja) | 半導体装置の製造方法 | |
JPS6150370A (ja) | 半導体装置の製造方法 | |
JPS61251165A (ja) | Bi−MIS集積回路の製造方法 | |
JP3003804B2 (ja) | 半導体装置の製造方法 | |
JPH02216834A (ja) | 半導体装置の製造方法 | |
JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPS5968950A (ja) | 半導体装置の製造方法 | |
JPS61147575A (ja) | 半導体装置の製造方法 | |
JPS634646A (ja) | 半導体装置の製法 | |
JPS6020563A (ja) | 半導体装置の製造方法 | |
JP2004140062A (ja) | 半導体装置の製造方法 |