JPH02216834A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多結晶シリ
コンをゲート電極とする絶縁ゲート電界効果トランジス
タの製造方法に関する。

〔従来の技術〕

従来、この種の絶縁ゲート電界効果トランジスタの製造
方法、特にソース・ドレインに対して電極を接続するた
めのコンタクトホールの形成方法では、ゲート電極と配
線用電極との分離のための層間絶縁膜をＣＶＤ法等によ
り形成し、フォトレジストをマスクとしたエツチングに
より開設する方法が用いられている。しかし、素子の微
細化の要求が高まるにつれてコンタクトホールのエツチ
ング精度や目ずれが問題となるため、近年では自己整合
されたコンタクトホールをシリコン熱窒化膜等の耐酸化
性膜を利用して実現する方法が提案されている。

第３図（ａ）乃至（ｅ）はその−例を工程順に示す図で
ある。

先ず、第３図（ａ）のように、ｐ型シリコン基板１にシ
リコン窒化膜を用いたＬＯＣＯ３法（Ｌ〇−ｃａｌ　０
ｘｉｄａｔｉｏｎ　ｏｆ　５ｉｌｉｃｏｎ法）によって
選択的に厚いシリコン酸化１！２を形成し、その後シリ
コン窒化膜を除去する。その上で、シリコン酸化膜から
なるゲート酸化膜８を形成し、ポリシリコンをＣＶＤ法
で成長させ、かつパターニングしてゲート電極４を形成
する。更に、このゲート電極４を利用してシリコン基板
１に砒素をイオン注入する。

次いで、第３図（ｂ）のように熱処理を行い、ソース５
Ｓ及びドレイン５ｄを形成するとともに、ゲート電極４
を酸化してその表面にソース及びドレインよりも厚いシ
リコン酸化膜６を形成する。

そして、第３図（ｃ）のように、シリコン酸化膜６をエ
ツチングしてソース５ｓ、　　ドレイン５ｄを露出する
コンタクトホールを開設する。このとき、ゲート電極４
上にはシリコン酸化膜６が残されるが、絶縁性が不充分
なため、そのまま層間絶縁膜として使用できない。

そのため、第３図（ｄ）のように、ソース５ｓ。

ドレイン５ｄの上に夫々シリコン熱窒化膜９を形成し、
これをマスクにして酸化処理を行い、ゲート電極４上に
充分厚いシリコン酸化膜６Ａを形成する。

しかる後、第３図（ｅ）のように、シリコン熱窒化膜９
を除去してソース、ドレインを再度露出させ、その後ア
ルミニウムをスパッタで付着してパターニングすれば、
ソース電極７ｓ、　　ドレイン電極７ｄが形成される。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法では、ゲート電極
４上に形成するシリコン酸化膜６の絶縁性を高めるため
に、シリコン酸化膜をエツチングしてソース、ドレイン
のコンタクトホールを開設した後に、このホール部分に
シリコン熱窒化膜９を形成し、かつこのシリコン熱窒化
膜９をマスクにして再度ゲート電極４を酸化処理するた
めの工程が必要とされる。このため、製造工程が複雑に
なるという問題がある。

本発明は製造工程を複雑にすることな（、絶縁性の高い
酸化膜を形成することを可能にした半導体装置の製造方
法を提供することを目的とする。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板の表面に
耐酸化性膜を薄く形成する工程と、この上に多結晶シリ
コンによりゲート電極を形成する工程と、このゲート電
極を用いた自己整合法により半導体基板に不純物を導入
して拡散層を形成する工程と、前記ゲート電極を熱酸化
して層間絶縁膜を形成する工程と、前記拡散層上で前記
耐酸化性膜を除去し、ここに電極を形成する工程とを含
んでいる。

〔作用〕

上述した製造方法では、耐酸化性膜で半導体基板の表面
を覆った状態でゲート電極を熱酸化して層間絶縁膜を形
成しているため、半導体基板の表面に酸化膜を成長する
ことなく層間絶縁膜を充分厚く形成でき、絶縁性の高い
酸化膜を得ることが可能となる。

〔実施例〕

次に、本発明を図面を参照して説明する。

（第１実施例） 第１図（ａ）乃至（Ｃ）は本発明の第１実施例を製造工
程順に示す縦断面図である。

先ず、第１図（ａ）のように、Ｐ型シリコン基板ｌにシ
リコン窒化膜を用いたＬＯＣＯ３法により厚いシリコン
酸化膜２を選択的に形成し、素子分離領域を構成する。

そして、素子領域にはゲート絶縁膜として耐酸化膜であ
るシリコン熱窒化膜３を２５０人の厚さに形成する。更
に、この上にＬＰＶＣＤ法（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ
　Ｃｈｅｍｉｃａｌ　Ｖａｐｅｒ　Ｄｅｐｏ−ｓｉｔｉ
ｏｎ法）によりポリシリコン膜を６４０°Ｃで４０００
人の厚さに形成し、かつこれをフォトレジストを利用し
てパターニングすることで、ゲート電極４を形成する。

その後、ゲート電極４を利用して砒素をイオン注入する
。

次いで、第１図（ｂ）のように、熱処理することでソー
ス５ｓ、　　ドレイン５ｄを形成し、かつゲート電極４
を熱酸化して層間絶縁膜６を５００人の厚さに形成する
。なお、このとき熱酸化によりゲート電極４のポリシリ
コン形状が小さくされるため、ソース５ｓ、　　ドレイ
ン５ｄは予め０．３μｍ程度深く形成しておくことが必
要である。

次いで、第１図（Ｃ）のように、ゲート電極４を利用し
て熱リン酸でシリコン熱窒化膜３をエツチングすること
で、ソース５ｓ、　　ドレイン５ｄのコンタクトホール
が開設される。その後、アルミニウムを１．５μｍの厚
さにスパッタ形成し、かつバターニングしてソース電極
７ｓ、　　ドレイン電極７ｄを形成する。

したがって、この製造方法では、ゲート絶縁膜として形
成したシリコン熱窒化膜３をゲート電極４を酸化する際
におけるソース５ｓ、　　ドレイン５ｄのマスクに利用
しているので、改めてシリコン熱窒化膜を形成する工程
が不要となり、製造の容易化を可能にする。

なお、ＬＯＣＯ３法により素子分離領域としての厚いシ
リコン酸化膜２を形成する際に用いたＬＰＣＶＤ法によ
るシリコン熱窒化膜をそのままゲート絶縁膜として用い
ることも可能であり、製造工程を更に簡略化することが
できる。

（第２実施例） 第２図（ａ）乃至（ｄ）は本発明の第２実施例を製造工
程順に示す縦断面図であり、ここでは縦型電界効果トラ
ンジスタを製造する例を示している。

先ず、第２図（ａ）のように、ドレインとじてのＮ型半
導体基板１１の主面にシリコン熱窒化膜１２を５００人
形成し、かつこの上にＬＰＣＶＤ法でポリシリコンを６
０００人成長した後、バターニングしてゲート電極１３
を形成する。そして、チャンネル部となる部分にリンを
イオン注入する、続けてボロンをイオン注入する。

次いで、第２図（ｂ）のように、熱処理することでイオ
ンの押込みを行い、Ｐ型ベース領域１４とＮ型ソース領
域１５を形成する。

次に、第２図（Ｃ）のように、ゲート電極１３を熱酸化
して層間絶縁膜１６を充分な厚さに形成する。

しかる後、第２図（ｄ）のように、熱リン酸でシリコン
熱窒化膜１２をエツチングし、ソース領域１５を露出さ
せる。そして、アルミニウムを３．５μｍの厚さに蒸着
し、バターニングしてソース電極１７を形成する。また
、半導体基板１１の裏面にアルミニウムを蒸着してドレ
イン電極１８を形成する。

この製造工程においても、ゲート絶縁膜をシリコン熱窒
化膜１２で形成することにより、ゲート電極１３を酸化
する際のマスクを別工程で形成する必要がなく、製造の
簡略化が達成できる。

なお、本発明における耐酸化性膜は、シリコン熱窒化膜
以外のものを利用することも可能である。

〔発明の効果］ 以上説明したように本発明は、ゲート絶縁膜として耐酸
化性膜を形成し、この耐酸化性膜で半導体基板の表面酸
化を防止しながらゲート電極上に熱酸化膜を形成するこ
とができるので、層間絶縁膜のみを充分厚く形成でき、
少ない工程で絶縁性の高い酸化膜を形成できる効果があ
る。

【図面の簡単な説明】

第１図（ａ）乃至（Ｃ）は本発明の第１実施例を製造工
程順に示す縦断面図、第２図（ａ）乃至（ｄ）は本発明
の第２実施例を製造工程順に示す縦断面図、第３図（ａ
）乃至（ｅ）は従来の製造方法の一例を製造工程順に示
す縦断面図である。 １・・・Ｐ型シリコン基板、２・・・シリコン酸化膜、
３・・・シリコン熱窒化膜、４・・・ゲート電極、５ｓ
、５ｄ・・・ソース・ドレイン、６，６Ａ・・・層間絶
縁膜、７ｓ・・・ソース電極、７ｄ・・・ドレイン電極
、８・・・シリコン酸化膜、９・・・シリコン熱窒化膜
、１１・・・Ｎ型シリコン基板、１２・・・シリコン熱
窒化膜、１３・・・ゲート電極、１４・・・Ｐ型ベース
傾城、１５・・・ソース領域、１６・・・層間絶縁膜、
１７・・・ソース電極、１８・・・ドレイン電極。 第 図 第２ 図

Claims (1)

【特許請求の範囲】
1. １、半導体基板の表面に耐酸化性膜を薄く形成する工程
   と、この上に多結晶シリコンによりゲート電極を形成す
   る工程と、このゲート電極を用いた自己整合法により前
   記半導体基板に不純物を導入して拡散層を形成する工程
   と、前記ゲート電極を熱酸化して層間絶縁膜を形成する
   工程と、前記拡散層上で前記耐酸化性膜を除去し、この
   上に電極を形成する工程とを含むことを特徴とする半導
   体装置の製造方法。