JPS62260391A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPS62260391A JPS62260391A JP10205786A JP10205786A JPS62260391A JP S62260391 A JPS62260391 A JP S62260391A JP 10205786 A JP10205786 A JP 10205786A JP 10205786 A JP10205786 A JP 10205786A JP S62260391 A JPS62260391 A JP S62260391A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit board
- printed circuit
- lands
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 description 30
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フラットパッケージ型ＬＳＩ々どの多端子部
品の各多端子を、該各端子に対応するようにプリント基
板上に規則的に配置した複数個のランドにそれぞれ半田
付けするプリント基板に関するものである。
品の各多端子を、該各端子に対応するようにプリント基
板上に規則的に配置した複数個のランドにそれぞれ半田
付けするプリント基板に関するものである。
従来、７ラツトパツケージ型多端子ＬＳｔＩの半田付け
は第３図に示すよう建、該ＬＳＩの各端子２を、該各端
子２に対応するようにプリント基板３′上に規則的に配
置した複数個のランド４にそれぞれ半田付けすることに
よシ行われる。該半田付けの方法には、レーザ、ペーパ
ーリフロー及Ｕ熱風加熱等が１、その半田供給は半田ペ
ースト５を印刷によ）行っている。
は第３図に示すよう建、該ＬＳＩの各端子２を、該各端
子２に対応するようにプリント基板３′上に規則的に配
置した複数個のランド４にそれぞれ半田付けすることに
よシ行われる。該半田付けの方法には、レーザ、ペーパ
ーリフロー及Ｕ熱風加熱等が１、その半田供給は半田ペ
ースト５を印刷によ）行っている。
上記半田ペースト５のパターンには、ランド４に対応し
、かつ独立して形成する場合（図示せず）と、第３図に
示すように多端子ＬＳ１１の周辺よシ一方向に導出され
た複数個の端子２にそれぞれ相対応するランド４を一括
して帯状に被覆する場合とがある。
、かつ独立して形成する場合（図示せず）と、第３図に
示すように多端子ＬＳ１１の周辺よシ一方向に導出され
た複数個の端子２にそれぞれ相対応するランド４を一括
して帯状に被覆する場合とがある。
近年、ますます高密度化する多端子ＬＳＩの半田付けに
おいて、半田ペーストパターンは微細化したため、前者
の方法では、印刷時に半田ペーストが充分に印刷されな
いので、印刷の作業性が低下し、かつ半田量にもばらつ
きを生ずる恐れがあった。
おいて、半田ペーストパターンは微細化したため、前者
の方法では、印刷時に半田ペーストが充分に印刷されな
いので、印刷の作業性が低下し、かつ半田量にもばらつ
きを生ずる恐れがあった。
一方、前記後者の方法は、パターン幅を０．５〜ｏ、７
ｍｍｔｉｔとし、印刷作業の効率向上をはかったもので
ある。ところが、従来例である特開昭６０−１６１６９
３号公報及び実開昭６０−１１１０５１号公報に記載の
提案に示すように、端子と同数のランドを備えたプリン
ト基板では、該ランド群の両端部にある端子の半田ペー
スト量が不均一になシやすい。
ｍｍｔｉｔとし、印刷作業の効率向上をはかったもので
ある。ところが、従来例である特開昭６０−１６１６９
３号公報及び実開昭６０−１１１０５１号公報に記載の
提案に示すように、端子と同数のランドを備えたプリン
ト基板では、該ランド群の両端部にある端子の半田ペー
スト量が不均一になシやすい。
上記従来例では、ＬＳＩの両端部にある端子の半田ペー
スト量が不均一になシやすいため、第４図に示すように
ＬＳＩの両端部の端子２とプリント基板３の端部ランド
４との接続部において、半田過少部６及び半田ブリッジ
７をそれぞれ発生しやすい問題があった。
スト量が不均一になシやすいため、第４図に示すように
ＬＳＩの両端部の端子２とプリント基板３の端部ランド
４との接続部において、半田過少部６及び半田ブリッジ
７をそれぞれ発生しやすい問題があった。
本発明は、ＬＳＩの各端子をプリント基板上の各ランド
に半田付けする場合、半田ペースト量を均一化して良好
な半田付けができるようなプリント基板を提供すること
を目的とする。
に半田付けする場合、半田ペースト量を均一化して良好
な半田付けができるようなプリント基板を提供すること
を目的とする。
上記問題点は、プリント基板上に規則的に配置され、か
つ多端子ＬＳＩの各端子がそれぞれ半田付けされるプリ
ント基板上の複数個のランドからなるランド群の両側端
部に予備半田付けするだめのダミーランドをそれぞれ設
けることにょシ解決される。
つ多端子ＬＳＩの各端子がそれぞれ半田付けされるプリ
ント基板上の複数個のランドからなるランド群の両側端
部に予備半田付けするだめのダミーランドをそれぞれ設
けることにょシ解決される。
半田ペーストは、多端子ＬＳＩに対応したランド群と、
該ランド群の両側端部にそれぞれ設けたダミーランドと
の両者を被覆するようにした印刷により供給される。こ
の際、前記各端子の半田量は隣接ランド間の寸法によシ
決定されるため、余分の半田ペーストはダミーランド上
で溶融するから、所望のＬＳＩの各端子部の半日量を均
一にすることが可能である。
該ランド群の両側端部にそれぞれ設けたダミーランドと
の両者を被覆するようにした印刷により供給される。こ
の際、前記各端子の半田量は隣接ランド間の寸法によシ
決定されるため、余分の半田ペーストはダミーランド上
で溶融するから、所望のＬＳＩの各端子部の半日量を均
一にすることが可能である。
以下、本発明の一実施例を図面について説明する。第１
図は本実施例のプリント基板に多端子ＬＳＩを半田付け
する一般的な模式図、第２図は本実施例のプリント基板
の概略平面図である。
図は本実施例のプリント基板に多端子ＬＳＩを半田付け
する一般的な模式図、第２図は本実施例のプリント基板
の概略平面図である。
第１図において、１は多端子ＬＳＩで、該ＬＳ１１の周
辺には一方向に複数個の端子２が突設されている。３は
プリント基板で、該基板３上には、前記各端子２に対向
するように規則的に配置した複数個のランド４からなる
ランド群４Ａが、第２図に示すように正方形状に配設さ
れている。５は該ランド群４Ａ及び該ランド群４Ａの両
側部にそれぞれ設けたダミーランド８を被覆するように
、印刷手法によプ帯状に形成された半田ペーストである
。前記各ダミーランド８は予備半田付けするために設け
たもので、本実施例ではランド群４Ａの両側端部にそれ
ぞれ一個配設したが、これだ限定されずだ複数個配設し
てもよい。前記各ダミーランド８は極力同一寸法で、か
つ同一ピッチに設けるものとする。
辺には一方向に複数個の端子２が突設されている。３は
プリント基板で、該基板３上には、前記各端子２に対向
するように規則的に配置した複数個のランド４からなる
ランド群４Ａが、第２図に示すように正方形状に配設さ
れている。５は該ランド群４Ａ及び該ランド群４Ａの両
側部にそれぞれ設けたダミーランド８を被覆するように
、印刷手法によプ帯状に形成された半田ペーストである
。前記各ダミーランド８は予備半田付けするために設け
たもので、本実施例ではランド群４Ａの両側端部にそれ
ぞれ一個配設したが、これだ限定されずだ複数個配設し
てもよい。前記各ダミーランド８は極力同一寸法で、か
つ同一ピッチに設けるものとする。
本実施例は上記のような構成からなシ、プリント板３の
ランド４に多端子ＬＳ１１の各端子２を半田付けするに
は、該端子２を対応するランド４上に載置した後、ペー
パ、熱風加熱等のりフロー手法を採用し、半田ペースト
５を溶融させることにより、半田ペースト５を分離して
各端子２をランド４に半田付けすることができる。
ランド４に多端子ＬＳ１１の各端子２を半田付けするに
は、該端子２を対応するランド４上に載置した後、ペー
パ、熱風加熱等のりフロー手法を採用し、半田ペースト
５を溶融させることにより、半田ペースト５を分離して
各端子２をランド４に半田付けすることができる。
この場合、半田ペースト５の位置がずれたシ、またラン
ド群４Ａの両側端部における半田ペースト５の印刷量が
不均一になっても、ダミーランドＢ上の半田量が不均一
になるだけで、所望のＬＳＩ端子部の半田量を均一にす
ることが可能である。
ド群４Ａの両側端部における半田ペースト５の印刷量が
不均一になっても、ダミーランドＢ上の半田量が不均一
になるだけで、所望のＬＳＩ端子部の半田量を均一にす
ることが可能である。
本発明によれば、多端子ＬＳＩの各端子に対応するよう
にプリント基板上に設けた複数個のランドからなるラン
ド群の両側端部にダミーランドを設けることにより、半
田ペースト供給時の印刷作業性を向上させると共に、半
田付は時に各端子の半田量を均一にすることが可能であ
るから、半田付は品質を向上させることができる。
にプリント基板上に設けた複数個のランドからなるラン
ド群の両側端部にダミーランドを設けることにより、半
田ペースト供給時の印刷作業性を向上させると共に、半
田付は時に各端子の半田量を均一にすることが可能であ
るから、半田付は品質を向上させることができる。
又本発明によれば、ダミーランド上まで半田ペーストを
印刷することによシ、供給する半田ペーストの厚みが薄
肉とならない際には、半田量の少ない半田付けとなシ難
い利点がある。
印刷することによシ、供給する半田ペーストの厚みが薄
肉とならない際には、半田量の少ない半田付けとなシ難
い利点がある。
第１図は本発明の一実施例のプリント基板に多端子ＬＳ
Ｉを半田付けする一般的な模式図、第２図は第１図のプ
リント基板の概略平面図、第３図は従来のプリント基板
に多端子ＬＳ １１半田付ける一般的な模式図、第４図
は第３図のプリント基板に多端子Ｉ、ＳＩを半田付けし
た状態を示す図である。 １・・・多端子ＬＳＩ ２・・・端子 ３・・・プリント基板 ４・・・ランド ４Ａ・・・ランド群 ５・・・ダミーランド。
Ｉを半田付けする一般的な模式図、第２図は第１図のプ
リント基板の概略平面図、第３図は従来のプリント基板
に多端子ＬＳ １１半田付ける一般的な模式図、第４図
は第３図のプリント基板に多端子Ｉ、ＳＩを半田付けし
た状態を示す図である。 １・・・多端子ＬＳＩ ２・・・端子 ３・・・プリント基板 ４・・・ランド ４Ａ・・・ランド群 ５・・・ダミーランド。
Claims (1)
- フラットパッケージ型ＬＳＩなどの多端子部品の各端
子を、該各端子に対向するようにプリント基板上に規則
的に配置した複数個のランドにそれぞれ半田付けするプ
リント基板において、該ランド群の両側端部に予備半田
付けするためのダミーランドをそれぞれ設けたことを特
徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10205786A JPS62260391A (ja) | 1986-05-06 | 1986-05-06 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10205786A JPS62260391A (ja) | 1986-05-06 | 1986-05-06 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62260391A true JPS62260391A (ja) | 1987-11-12 |
Family
ID=14317141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10205786A Pending JPS62260391A (ja) | 1986-05-06 | 1986-05-06 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62260391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0286175U (ja) * | 1988-12-22 | 1990-07-09 |
-
1986
- 1986-05-06 JP JP10205786A patent/JPS62260391A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0286175U (ja) * | 1988-12-22 | 1990-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03120789A (ja) | プリント配線板への電子部品取付法 | |
| JPS62260391A (ja) | プリント基板 | |
| JPS60201696A (ja) | フラツトパツケ−ジの半田付方法 | |
| JP2002050843A (ja) | プリント基板およびプリント基板の実装方法 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JPS60163493A (ja) | 多端子部品 | |
| JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JPS625690A (ja) | 電子部品の半田付け方法 | |
| JPH0243798A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPS59770Y2 (ja) | プリント板 | |
| JPH02177390A (ja) | 表面実装型電子部品の半田付け方法 | |
| JPS6045094A (ja) | フラットパッケ−ジ型ｉｃの実装方法 | |
| JP2548957Y2 (ja) | スクリーンマスクのマスクパターン | |
| JPH07326851A (ja) | プリント回路 | |
| JPS62193294A (ja) | 高密度実装基板 | |
| JPS6016577U (ja) | プリント板 | |
| JPH02177389A (ja) | 印刷配線板の製造方法 | |
| JPH0567048U (ja) | プリント基板装置 | |
| JPH03151162A (ja) | はんだ付シート | |
| JPS6261395A (ja) | 部品実装法 | |
| JPS58171890A (ja) | プリント基板のはんだ付方法 | |
| JPS59219988A (ja) | はんだ付方法 | |
| JPH0748585B2 (ja) | 集積回路部品の実装済プリント基板の製造方法 | |
| JPH03190183A (ja) | 両面印刷配線基板の製造方法 |