JPS62171163A - ショットキゲート型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロ波特性が良好でかつ製造が容易な自己
整合型ショットキーゲート型電界効果トランジスタに関
するものである。本発明は材料については何ら制限され
るものではなく、Ｓｉなどの単元素半導体あるいは化合
物半導体など広く一般の半導体材料に適用できるもので
ある。

（従来の技術） 従来のショットキーゲート型電界効果トランジスタの一
般的な構造は第３図の断面に例示するように、ＧａＡｓ
　　等の半絶縁性半導体基板１１の表面にエピタキシア
ル成長やイオン注入層によって一様な厚さの動作層１２
を形成した後、この動作層の表面に金属等を蒸着させる
方法等によりソース電極１３、ドレイン電極１４及びシ
ョットキゲート電極１５を形成したものである。このよ
うな従来構造のショットキゲート電界効果トランジスタ
においては、ゲート−ソース間抵抗が大きいと、このト
ランジスタのマイクロ波特性、特に雑音特性が劣化する
ことが知られている。マイクロ波特性を改良するにはゲ
ート−ソース間抵抗を下げることが必要であり、この目
的を達成するには動作層１２のキャリア濃度を高めるか
又は動作層を厚くすることが必要であるが、いずれの方
法においてもピンチオフ電圧が過大になるという問題を
生ずる。

（発明が解決しようとする問題点） この様な問題を解決するため、第４図に例示するように
半導体基板２１表面に形成した第１の動作層２２上に絶
縁性の側壁を有するゲート電極２５を形成し、該ゲート
電極に自己整合的に高濃度のイオン注入を行って第２の
動作層領域を形成してゲート−ソース間抵抗を下げる構
造が提案されている。

しかしながらこの構造では、ゲート電極のすぐ近傍まで
高濃度の動作層２７が存在し、このためゲート逆方向耐
圧が低くなり、高集積化や高信頼化を困難にしている。

（問題点を解決するための手段） 本０発明は上述した問題点に鑑みてなされたものであり
、その目的はマイクロ波特性が良好であり、かつ高集積
化ならびに高信頼化の可能なショットキーゲート型電界
効果トランジスタを提供することにある。

本発明は、第１の動作層上の側壁を有するゲート電極に
対し、自己整合的に形成された、該第１の動作層と略々
等しい不純物濃度を有し、かつ該第１の領域の厚みより
厚い第２の動作層と、前記ゲート側壁にさらに形成され
た側壁に対し自己整合的に形成された該第１の領域より
高濃度の第３の動作層を有することを特徴としている。

（作用及び実施例） 以下、本発明の詳細を実施例によって説明する。

第１図は本発明の一実施例のショットキーゲート型トラ
ンジスタの断面図であり、１はＧａＡｓ　　などの半絶
縁性半導体基板、２は第１の動作層、３はソース電極、
４はドレイン電極、５はゲート電極、６は第１の側壁、
７は第２の動作層、８は第２の側壁、９は第３の動作層
である。第１図に例示するようにゲート電極側壁に形成
された第１の側壁６ならびに第２の側壁８に対し、自己
整合的に第２の動作層７ならびに第３の動作層９を形成
し、かつ第２の側壁８に自己整合的にオーミック電極（
図では３．４が対応）を形成することにより、位置合せ
誤差による製造上のばらつきを低減して高歩留り化の実
現するとともにソース−ゲート間およびゲート−ドレイ
ン間の距離の短縮をはかり、低ソース抵抗化による高性
能化が実現される構造となっている。また、第２の動作
層の不純物濃度は第１の動作層と略々等しい濃度とする
ことにより、高い逆方向耐圧を実現し、かつ第３の動作
層の不純物濃度を第１の動作層の不純物濃度より高くし
てソース電極およびドレイン電極におけるオーミック抵
抗の低減が可能になる等の利点を有、する構造になって
いる。

第２図は、第１図のショットキー電界効果トランジスタ
の製造方法の一例を示す断面図である。

第１図（ａ）に示すように、ＧａＡｓ　　の半絶縁性基
板１の表面に２８５１＋のイオンを注入して一様の厚み
の動作層２を形成する。この動作層の厚み及びキャリア
濃度は所望のピンチオフ電圧を実現する値に選択される
。

例えば、ピンチオフ電圧０．２Ｖ　　を実現するために
、キャリア濃度１０１７３−２　　程度、厚み０．１μ
ｍ程度の動作層を形成する必要があり、イオン注入の条
件として、注入エネルギ１２０　ＫｅＶ、注入量２Ｘ１
０１２ドーズ／ｃＰｎ”（ただし活性率を１００％とす
る。）が選択される。

しかるのちに、ゲート電極５をＧａＡｓ　　半絶縁性半
導体基板上にエツチングもしくはリフトオフ法により形
成する。このとき、ゲート電極材料としては、以下で述
ベルアニール処理によってショットキー特性が劣化しな
いものであれば金属、シリサイド等材料のいかんば問わ
ず、また異なる材料を重ね合せた多層構造等の構造のい
かんも問わない。

本実施例ではゲート電極材料の一例としてＷＳｉとした
。

この後、ゲート電極５を有する半絶縁性半導体基板１上
にプラズマＣＶＤもしくは熱ＣＶＤ　等によりＳｉＮや
Ｓｉｎｇ　　といった絶縁性薄膜５２を所定形成し、し
かる後にリアクティブイオンエッチ装置等を用いて、異
方性エツチングを行い、第１の側壁６を形成する。この
とき半絶縁性基板１上に形成する絶縁性薄膜の厚さは以
下で行う第２の動作層のゲートに対するオフセットを決
めるものであり、所定のオフセット距離を得られる厚さ
とする必要がある。ここでは−例として２０００Ａ　と
した。

この様にして形成した第１の側壁を有するゲート電極を
マスクとして、自己整合的にイオン注入を行いゲート電
極に対して自己整合的に２とほぼ同等のキャリア密度を
有し、かつ２よりも厚い新ら゛たな第２の動作層７を形
成する（第２図ｂ）。

第２の動作層７は、第１の動作層２よりも深く注入する
ために注入エネルギーが第１の動作層よりも大きく、か
つ注入量は最終ピークキャリア濃度が１回目のピークキ
ャリア濃度に比べて過大にならないような値に選択きれ
る。これはゲートに印加される電圧によって絶縁破壊が
生じないようにするためおよびゲート容量が過大となら
ないようにするためである。このような注入条件の一例
として、注入エネルギーを４００ＫｅＶ１注大量を３．
９×１０１２ドーズ／ｃＷＬ２の値に選択した動作層内
のキャリア総数は側壁を有するゲート電極の直下の動作
層６内のキャリア総数に比べて約３倍大きく、そのため
、ゲート−ソース間抵抗は第２の動作層７が一様に形成
され２と同一である場合に比べて約３分の１に低下する
。一方、第２の動作層７内の最大キャリア濃度は動作層
２内の値に比べて約１３％増加しただけであるから、こ
れに伴なうゲートの逆耐圧の増加は極めてわずかな量に
とどまる。

この様にしてゲート５に対して自己整合的に第２の動作
層を形成した後、さらに基板上に絶縁膜を形成し、かつ
異方性エツチングを行うことにより、第２の側壁８を形
成し、そして、この様にして形成した第１の側壁６およ
び第２の側壁８を有するゲート電極をマスクにして、マ
スクされない箇所にキャリア密度の大きい第３の動作層
９を形成する（第２図（Ｃ））。

イオン注入の条件としては、良好なオーミック電極が形
成できるように、表面のキャリア密度を充分大きくして
おり、たとえば、注入エネルギー５０ＫｅＶ注大量２Ｘ
１０１２ドーズ／ｃｍ２　　である。

このように得られる第３の動作層９を有することにより
、本発明の構造を有するショットキーゲート電極トラン
ジスタでは、高い逆方向耐圧が実現するだけでなく、低
いオーミック抵抗および低いソース−ゲート間およびゲ
ート−ドレイン間抵抗が実現する。

次にＮ２雰囲気中で８００℃２０分間熱処理を行ない注
入イオンの活性化を行なう。

この後のソース電極３およびドレイン電極４の形成は、
位置合せを行い別途形成することも出来るが、ここでは
−例として、上記両電極３および４を第１の側壁６およ
び第２の側壁８を有するゲート電極５に対して自己整合
的に形成した場合について第２図（ｄ）を示す。側壁６
．８を有するゲート電極５および第３の動作層９上が露
出するようレジストでマスクパターンを形成し、オーミ
ック金属例えばＡｕ−Ｇｅを蒸着する。この時蒸着は基
板面に垂直方向に行うと、ゲート電極とソースおよびド
レイン電極間の短絡を防止する意味で望ましい。前記短
縮防止を確実に行うためにレジストをリフトオフする前
に、イオンミリングにより斜め方向より側壁のＡｕ−Ｇ
ｅのエツチングを行った例をここでは示した。オーミッ
ク電極材料については良好なオーミック性を得られるも
のであれば、Ａｕ−Ｇｅ１Ｎｉ　　等、他の材料でも良
く、材料のいかんは問わない。

以上の実施例では、半導体結晶としてＧａＡｓ　　を使
用する場合を例示したが、必要に応じてその他のＣ−Ｖ
族化合物半導体やＳｉ　　等の任意の半導体を使用する
ことが出来る。

（発明の効果） 以上詳細に説明したように本発明によれば、逆方向耐圧
が高く、かつゲート、ソース間およびゲート−ドレイン
間抵抗が低いことから高周波特性が良好であり、また、
構成要素を自己整合的に形成することから高歩留りで高
集積化することが可能となるショットキーゲート型電界
効果トランジスタが得られる。

【図面の簡単な説明】 第１図は、本発明のショットキーゲート型電界効果トラ
ンジスタの構造を示すための図、第２図（ａ）（ｂ）　
（ｃ）及び（ｄ）は第１図の構造のものの製造方法を示
すための図、第３図及び第４図、従来のショットキーゲ
ート型電界効果トランジスタの構造を示すための図であ
る。 １．１１．２１−ｍ−半絶縁性半導体基板２．１２．２
２１．−動作層 ３．１３．２３−ｍ−ソース電極 ４．１４．２４−ｍ−ドレイン電極 ５　１５　２５−−−ゲート電極 ６−一一第１の絶縁性側壁 ２６−−−絶縁性側壁 ７−一一第２の動作層 ２７一−−高濃度不純物層 ８−一一第２の絶縁性側壁 ９−一一第３の動作層 沈３図 才１図 才２Ｃ オ仝図 コ

Claims (4)

【特許請求の範囲】
1. （１）半絶縁性半導体基板、該半導体基板表面に形成さ
   れた動作層ならびに該動作層上に形成されたソース電極
   、ショットキーゲート電極およびドレイン電極を備えた
   ショットキーゲート型電界効果トランジスタにおいて、
   前記動作層が所定のピンチオフ電圧を与えるような厚み
   を有して前記ゲートおよび該ゲート電極側壁に形成され
   た第１の絶縁膜直下に形成されている第１の領域と該第
   １の部分内と略々等しい不純物濃度を有し、かつ該第１
   の領域の厚みより大きな厚みを有し、かつ第１の側壁を
   有する前記ゲートに自己整合的に形成された第２の領域
   と第１の側壁を有する前記ゲートの側壁に形成された第
   ２の側壁に対し、自己整合的に形成され、かつ第１の領
   域内より高い不純物濃度を有する第３の領域とから構成
   されており、第３の領域上に形成されたソース電極およ
   びドレイン電極を具備したことを特長とするショットキ
   ーゲート型電界効果トランジスタ。
2. （２）前記第一項記載のショットキーゲート型電界効果
   トランジスタにおいてソース電極およびドレイン電極が
   第１および第２の側壁を有するゲート電極に対し自己整
   合的に形成されたことを特徴とするショットキーゲート
   型電界効果トランジスタ。
3. （３）前記第２項記載のショットキーゲート型電界効果
   トランジスタの製造において、第１および第２の側壁を
   有するゲート電極をマスクにオーミック金属を蒸着し、
   かつ斜め方向よりイオンミリングを行うことにより作成
   したことを特徴とするショットキーゲート型電界効果ト
   ランジスタ。
4. （４）前記第１、２および３項記載のショットキーゲー
   ト型電界効果トランジスタにおいて、ゲート材料が耐熱
   性を有することを特徴とするショットキーゲート型電界
   効果トランジスタ。