JPS5880873A - シヨツトキゲ−ト型電界トランジスタおよびその製造方法 - Google Patents

シヨツトキゲ−ト型電界トランジスタおよびその製造方法

Info

Publication number
JPS5880873A
JPS5880873A JP18005281A JP18005281A JPS5880873A JP S5880873 A JPS5880873 A JP S5880873A JP 18005281 A JP18005281 A JP 18005281A JP 18005281 A JP18005281 A JP 18005281A JP S5880873 A JPS5880873 A JP S5880873A
Authority
JP
Japan
Prior art keywords
active layer
layer
pattern
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18005281A
Other languages
English (en)
Inventor
Kenichi Kikuchi
健一 菊地
Hideki Hayashi
秀樹 林
Toshiki Ehata
敏樹 江畑
Michitomo Iiyama
飯山　道朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP18005281A priority Critical patent/JPS5880873A/ja
Priority to EP82300499A priority patent/EP0057605B1/en
Priority to DE8282300499T priority patent/DE3273695D1/de
Priority to US06/361,070 priority patent/US4601095A/en
Priority to CA000401059A priority patent/CA1184320A/en
Publication of JPS5880873A publication Critical patent/JPS5880873A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロ波特性が良好でしかも製造が容易なシ
ョットキゲート電界効果トランジスタに関するものであ
る。
本発明は、材料については何ら制限されるものではなく
、８１などの単元素半導体あるいは化合物半導体など広
く一般の半導体材料に適用できるものであるが、以下半
導体材料として動作速度の′大きい利点をもつ化合物半
導体のうちＧａＡｓを例にとって説明を行う。
従来のショットキゲート電界効果トランジスタの一般的
な構造は、第１図の断−図に例示するように、ＧａＡｓ
なとの半絶縁性半導体基板１１の表面にエピタキシャル
成長やイオン注入によって一様な厚さのｎ型動作層１２
を形成したのち、この動作層の表面に金属を蒸着させる
方法等によりソース電極１３、トレイン電極１４及びシ
ョットキゲート電極１５を形成したものである。このよ
うな従来構造のショットキゲート蝋界効果トランジスタ
においては、ゲート・ソース間抵抗が大きいと、このト
ランジスタのマイクロ波特性、特に雑音特性が劣化する
ことが知ら５！Ｌでいる。マイクロ波特性を改良するに
はゲート・ソース間抵抗を下げることが必要であり、こ
の目的を達成するには動作層１２のキャリア濃度を高め
るか又は動作層を厚くすることが必要であるが、いずれ
の方法においてもとンチオフ電圧が過大になるという問
題を生ずる。また、キャリア濃度を高めた場合にはゲー
トの耐圧が小さくなるという問題がさらに生ずる。
このような問題を解決するため、第２図に例示するよう
に、ピンチオフ電圧を支配するゲート直下の動作層１２
’　　の厚みを所望値に保ったままソース電極近傍の動
作層１２″の厚みを大きくする構造が提案されている。
この構造は、まずソース電極１２及びドレイン電極１４
直下の厚みに相当する一様な厚みの動作層を形成したの
ち、ゲート電極１５の直下となるべき箇所１２’のみを
エツチング等により薄くしたのち、各電極１８．１４　
　及び１５を形成している。
しかしながらこのような構造では、動作層表面が平肝で
ないから電極形成のための微細なホトリ、１１ ソグラフイ等が困“難′であるばかりでなく、動作層の
エツチング制御に極めて厳しい精度が要求されるために
歩留りが低くなってしまう欠点がある。
すなわちＭＥＳＦ’ＥＴの高周波特性を向上させるため
には、ゲート長を極力小さくする必要がありそのために
素子製作上極めて微細な精密加工が要求される。しかし
、従来の製造方法においては、ゲート電極１５のパター
ンをレジストに形成する際に、そのゲートパターンの極
く近傍にソース電極、１８およびドレイン電極、、　１
゛４による段差が、動作領域１２の段差に加えて存在す
るため、平坦間におけるときよりもフォトレジストパタ
ーンの解像度が低下し、１μｍ程度の短いゲートパター
ンを確実に形成することが困難であった。特にＧａＡｓ
等の化合物半導体では、ゲート電極７・１５を形成する
前にソース電極、・１８およびドレイン電極／１４の合
金処理を行なって、その接触抵抗の低下を図ることが一
般に行なわれているが、接触抵抗を充分小さくしようと
して充分な高温で、しかも長時間の合金処理を行なうと
ソース、ドレイン電極金属の凝集がおこり、著しく大き
な段差が生じ易く、このことも、ゲート用フォトレジス
トパターンの解像度を悪化させる原因になっている。
また、ゲート電極／１５は既に形成されているソース電
極、１Ｂとドレイン電極、１４の中間に±０．２μｍ以
下の位置精度で形成する必要がある。さらにソース電極
７１８とゲート電極／１５の間隔はＭＥＳＦＥＴの電気
的特性にあって、ソースゲート間の寄生抵抗寄生容量に
直接影響するので、両電極間の距離はできる限り小さく
、かつ高精度に制御する必要があり□、上述の位置精度
は、この電極間距離の点でも必要となる。しかしこの様
な微細パターンを高精度で形成することは、従来の技術
では極めて困難であり、従って製造歩留りが著しく低い
とい−う問題点があった。
本発明は上述した従来の問題点に鑑みてなされたもので
あり、その目的とするところは、マイクロ波特性及び歩
留りが良好なショットキゲート電界効果トランジスタを
提供することに今る。
本発明は一高耐熱性金属をゲートに使い、これの等方エ
ッチ、ングをセルファライメントに使うことを特徴とし
ている。
以下本発明の詳細を実施例によって説明する。
第３図は本発明の一実施例のショットキゲート電界効果
トランジスタの断面図であり、２１　　はＧ　ａ　Ａｓ
などの半絶縁性半導体基板、２２はｎ型動作層、２３は
ソース電極、２４はドレイン電極、２５はショットキゲ
ート電極である。本発明の電界効果トランジスタは、第
８図に例示するように動作層表面が平坦で、かつソース
・ドレイン間の動作層２２″″の厚さをゲート直下の動
作層２２′の厚さよりも大きくした構造で、かつゲート
電極２５オーミツク注入領域、深い注入領域とがセルフ
アラインメントで形成されている。このことから本発明
によれば、°ソース抵抗が小さくできるとともに製造工
程が簡便になり歩留りが向上でき、また微細な加工が可
能になる等の利点を有する。
第４図線、第８図の電界効果トランジスタの製造方法の
一例を示す断面図で返る。まず第４図（ト）に示すよう
に、ＧａＡｓの半絶縁性基板２１の表面に第１回目とし
て“Ｓｉ＋のイオンを注入して一様な厚みの動作層２２
″を形成する。この動作層の厚み及びキャリア濃度は所
望のピンチオフ電圧を実現する値に選択される。例えば
、ピンチオフ電圧０．２ｖ　を実現するために、キャリ
ア濃度１０１％、″程度、厚み０．１μｍ　程度の動作
層を形成する必要があり、イオン注入の条件として、注
入エネルギ１２０ＫｅＶ　、注入量２Ｘ１０”　ドーズ
／ｍ８　（ただし活性率を１００９６　とする。）が選
択される。
このような条件のもとに得られるキャリア濃度分布の理
論値を第５図の一点鎖線８１で示す。
第４図（Ｂ）に例示するように、一様な厚みの動作層２
２′を形成したのち、その上に高融点金属例えばＴｉＷ
　　からなるストライプ状のパターン２５を形成する。
このパターン２５をマスクとして用いて２回目のイオン
注入を行ない、マスクされない箇所にキャリア密度の大
きいｎ＋層２２″　　を形成する。２回目のイオン注入
の条件としては、良好なオーミック電極が形成できるよ
うに、表面のキャリア密度を充分大きくしており、たと
えば、注入エネルギー５０ＫｅＶ注入量２×１ｏ１８ド
ーズ／ａｍ”である。次に第４図０に示すように、高融
点金属パターン２５を等方性エッチャントを用いて表面
をエツチングしてパターン中を細くシ、次にこのパター
ンをマスクとして用いて、第８回目のイオン注入を行な
い、ｎ＋層と金属パターン２５の間の領域２２”’にｉ
ヤリア密度は２２’　　とほぼ同様であるが２２′　よ
りも厚い新たな動作層を形成する。３回目のイオン注入
の条件としては、１回目よりも深く注入するために注入
エネルギーが１ｌｉｌ目のものよりも大きく、かつ注入
量は最終ピークキャリア濃度が１回目のピークキャリア
濃度に比べて過大にならないような値に選択される。こ
れはゲートに印加される電圧によって絶縁破壊が生じな
いようにするためおよびゲート容量が過大とならないよ
うにするためである。このような注入条件の一例として
、注入エネルギーを４００ＫｅＶ。
注入量を３．９Ｘ１０”ドーズ／倒３　の値に選択した
場合のキャリア密度分布の理論値を第５図の点線３２で
例示する。動作層２１”’の濃度は１回目のイオン注入
による濃度に８回目のイオン注入による濃度を加算した
値となり、その分布は第５図の実線３３で例示される。
第５図から明らかなように、動作層２２・′ｌ内のキャ
リア総数はゲート電極２５の直下の動作層２２′　内の
キャリア総数に比べて約８倍大きく、そのため、ゲート
・ソース間抵抗は動作層２１”が一様に形成され２２′
　と同一である場合に比べて約８分の１に低下する。一
方、動作層２２　”’内の最大キャリア濃度は動作層２
２゛　内の値に比べて約１８９６増加しただけであるか
ら、これに伴なうゲートの逆耐圧の増加は極めてわずか
な量にとどまる。
次にＮ、ｌ　雰囲気中で８００℃　２０分間熱処理を行
ない注入イオンの活性化を行なう。最後に第４図（ロ）
に示すようにオーミック領域上にオーミック電極を形成
すればＰＥＴ　が形成される。
さて第８図における動作層２２’　　の長さが短いほど
、ゲート・ソース間の直列抵抗が小さくなって特性上有
利となる。ただし、この長さを短かくすることは、第４
図に例示した製造方法においてゲート電極２５の長さを
短かくすることが困難である等の微細加工技術の限界に
よってのみ制限されるだけである。
次に、動作層２２？　の長さとゲート電極２５の長さの
関係を説明すれば、動作層２２・　が比較的厚いノーマ
リオン型においては、動作層２２’　　の長さがゲート
電極２５の長さより多少長くても実用上十分な特性が得
られる。これは、動作層２２＋が比較的厚いため表面か
ら素子内部に拡がっている空乏層の厚みが動作層２２′
　の全厚みを占めず従って動作層２２′　のゲート直下
を除く部分がゲート・ソース間抵抗を極端に増大させる
ような問題を生じないからである。これに対して、表面
からの空乏層厚みが動作層２２・　の層厚みの全体を占
めるようなノーマリオフ−においてゆ動作層２２′　の
長さが電極２５の長さよりも大であれば動作層２２・　
のゲート直下を除く部分において空乏層が厚み方向一杯
に形成され、この結果ゲートソース間抵抗が著じるしく
大となり、極端な場合電流が完全に阻止されるという問
題が生ずる。
従ってノーマリオフ型においては、ゲート電極２５の長
さが動作層２２′　よりも大きくなければならない。し
かしながらゲート電極２５と、動作層２２″　　との重
なり部分、すなわちゲート電極２５において、動作層２
２′　よりも長さが過大となる部分は、単に静電容量を
増大するのみで有効な作用をしないので、この過大部分
を可能な限り短くすることが、素子の動作速度を速くす
る上で有効である。
すなわち、理想的には、第８′図１ｍ例示するように、
ゲート電極２５の長さと動作層２２′　の長さを等しく
形成することが特にノーマリオフ型においては有効な手
段である。
本発明においては、ゲート電極２５をマスクとして用い
てｎ＋層および深いイオン注入を行なっているため、ゲ
ート電極と深い注入層およびｎ＋層とがセルファライン
メントで形成でき、上記の２２′　の長さとゲート電極
の長さが等しく、かつ同一位置に形成され、かつｎ＋層
とゲート電極とが近い位置に形成されるため、ノーマリ
オフ型の特性が著しく向上するものである。
以上の実施例では、半導体結晶としてＧａＡｓを使用す
る場合を例示したが、必要に応じてＩｎＰその他の■−
ｖ族化合物半導体や８ｉ等任意の半導体を使用すること
ができる。
以上詳細に説明したように、本発明のショットキゲート
電界効果トランジスタはゲート・ソース間の動作層が厚
く、キャリア濃度は動作層全体にわたってほぼ一定であ
り、しかもゲート電極直下の動作層とゲート電極が同一
位置に形成される構造であるから、高周波特性が良く、
ゲート逆耐圧が高くかつ歩留りの良好なショットキゲー
ト電界効果トランジスタを従来より簡便な工程で実現す
ることができる。
【図面の簡単な説明】
第１図、第２図は従来例の断面図、第３図は本発明の一
実施例の断面図、第４図（６）〜＠は第８図の電界効果
トランジスタの製造方法の一例を示す断面図、゛第５図
は第８図の電界効果トランジスタの動作層内のキャリア
濃度分布図である。 ２１・・・半輪縁性半導体基板、２２・・・動作層、２
２・・・・動作層の第１の部分、２ｇ”−・・動作層の
第２の部分、２２″″・・・動作層の第３の部分、２８
・・・ソース電極、２４−・・ドレイン電極、２５・・
・ゲート電極。 代理人弁理士　上　代　哲　Ｑ ｊｒ１図 ７２図 芳３図

Claims (2)

    【特許請求の範囲】
  1. （１）半絶縁性半導体基板、該半導体基板の表面に形成
    された動作層ならびに該動作層上に形成されたソース電
    極ショットキゲート電極及びドレイン電極を備えにショ
    ットキゲート型電界効果トランジスタにおいて、前記動
    作層が所定のピンチオフ電圧を与えるような厚みを有し
    て前記ゲート電極近傍に形成されている第１の領域と、
    該第１の部分内の不純物濃度と略々等しい不純物濃度を
    有しかつ該第１の領域の厚みよりも大きな厚みを有す名
    第２の領域とから構成されており、かつ高耐熱性金属か
    ａかるゲート電極が第１の領域と同位置に同一の長さで
    形成され、かつゲート電極を介して両側にゲート電極近
    傍に高不純物濃度の動作層を具備したことを特徴とする
    ショットキゲート電界効果トランジスタ。
  2. （２）半絶縁性半導体基板の一主面に一導電型の第１の
    半導体動作層をピッチオフ電圧が所望の値となるように
    、その厚さ、キャリヤ濃度を選定して形成する工程と、
    該動作層上にストライプ状の耐熱性金属膜を形成する工
    程と、該ストライプ状金属膜をマスクとしてイオン注入
    し前記動作層と同−導電型窩キャリャ密度のオーミック
    、層を形成する工程と、等方性エッチャントを用いて前
    記ストライプ状金属膜を一部エッチングし、その巾を細
    くする工程と、再び該金属ストライプをマスクとして大
    きい加速電圧で、イオンを深く注入する工程と、注入イ
    オンを活性化するために熱処理する工程と、オーミック
    領域上にオーミック金属を形成する工程とを含むことを
    特徴とするショットキゲート型電界効果トランジスタの
    製造方法。
JP18005281A 1981-01-29 1981-11-09 シヨツトキゲ−ト型電界トランジスタおよびその製造方法 Pending JPS5880873A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18005281A JPS5880873A (ja) 1981-11-09 1981-11-09 シヨツトキゲ−ト型電界トランジスタおよびその製造方法
EP82300499A EP0057605B1 (en) 1981-01-29 1982-01-29 A schottky-barrier gate field effect transistor and a process for the production of the same
DE8282300499T DE3273695D1 (en) 1981-01-29 1982-01-29 A schottky-barrier gate field effect transistor and a process for the production of the same
US06/361,070 US4601095A (en) 1981-10-27 1982-03-23 Process for fabricating a Schottky-barrier gate field effect transistor
CA000401059A CA1184320A (en) 1981-10-27 1982-04-15 Schottky-barrier gate field effect transistor and a process for the production of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18005281A JPS5880873A (ja) 1981-11-09 1981-11-09 シヨツトキゲ−ト型電界トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS5880873A true JPS5880873A (ja) 1983-05-16

Family

ID=16076642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18005281A Pending JPS5880873A (ja) 1981-01-29 1981-11-09 シヨツトキゲ−ト型電界トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS5880873A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425171A (en) * 1977-07-27 1979-02-24 Fujitsu Ltd Manufacture of field effect semiconductor device
JPS5646562A (en) * 1979-09-25 1981-04-27 Sony Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425171A (en) * 1977-07-27 1979-02-24 Fujitsu Ltd Manufacture of field effect semiconductor device
JPS5646562A (en) * 1979-09-25 1981-04-27 Sony Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US3823352A (en) Field effect transistor structures and methods
US4156879A (en) Passivated V-gate GaAs field-effect transistor
JPH06177159A (ja) 電界効果トランジスタ及びその製造方法
US4193182A (en) Passivated V-gate GaAs field-effect transistor and fabrication process therefor
US4888626A (en) Self-aligned gaas fet with low 1/f noise
JPS5834980A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPS5880873A (ja) シヨツトキゲ−ト型電界トランジスタおよびその製造方法
JPS60144980A (ja) 半導体装置
JPS5879770A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPS58123778A (ja) シヨツトキゲ−ト電界効果トランジスタとその製造方法
JPS58123779A (ja) シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
KR100303173B1 (ko) 부정형 고 전자 이동도 트랜지스터 및 그 제조 방법
US4694563A (en) Process for making Schottky-barrier gate FET
JP2921930B2 (ja) 電界効果トランジスタ、その製造方法およびこれを用いた半導体集積回路
JPS58123777A (ja) シヨツトキゲ−ト電界効果トランジスタとその製造方法
JPS6332273B2 (ja)
JPS61222177A (ja) シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
JPS5879769A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPH032339B2 (ja)
JPH032340B2 (ja)
JPS61222176A (ja) シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
JPH0359578B2 (ja)
JPH024137B2 (ja)
JPH0354462B2 (ja)
JP2659065B2 (ja) 半導体装置