JPS5834980A - シヨツトキゲ−ト電界効果トランジスタ - Google Patents
シヨツトキゲ−ト電界効果トランジスタInfo
- Publication number
- JPS5834980A JPS5834980A JP13368181A JP13368181A JPS5834980A JP S5834980 A JPS5834980 A JP S5834980A JP 13368181 A JP13368181 A JP 13368181A JP 13368181 A JP13368181 A JP 13368181A JP S5834980 A JPS5834980 A JP S5834980A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- gate electrode
- thickness
- gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロ波特性が良好でしかも製造が容易なシ
ョットキゲート電界効果トランジスタに関する本のであ
る。
ョットキゲート電界効果トランジスタに関する本のであ
る。
従来のショットキゲート電界効果トランジスタの一般的
な構造は、第１図の断面図に例示するように、Ｑ ａ
Ａ ｓなどの半絶縁性半導体基板１１の表面にエピタキ
シャル成長やイオン注入によって一様な厚さのｎ型動作
層１２を形成したのち、この動作層の表面に金属を蒸着
させる方法等によ−リーソース電極１３、トレイン電極
１４及びショットキゲート電極１５を形成しなものであ
る。このような従来構造のショットキゲート電界効果ト
ランジスタにおいては、ゲート・ソース間抵抗が大きい
と、このトランジスタのマイクロ波特性、特に雑音特性
が劣化することが知られている。マイクロ波特性を改良
するにはゲート・ソース間抵抗を下げることが必要であ
り、この目的を達成するには動作層１２のキャリア濃度
を高めるか又は動作層を厚くすることが必要であるが、
いずれの方法においてもピンチオフ電圧が過大になると
いう問題を生ずる。また、キャリア濃度を高めた場合に
はゲートの耐圧が小さくなるという問題がさらに生ずる
。
な構造は、第１図の断面図に例示するように、Ｑ ａ
Ａ ｓなどの半絶縁性半導体基板１１の表面にエピタキ
シャル成長やイオン注入によって一様な厚さのｎ型動作
層１２を形成したのち、この動作層の表面に金属を蒸着
させる方法等によ−リーソース電極１３、トレイン電極
１４及びショットキゲート電極１５を形成しなものであ
る。このような従来構造のショットキゲート電界効果ト
ランジスタにおいては、ゲート・ソース間抵抗が大きい
と、このトランジスタのマイクロ波特性、特に雑音特性
が劣化することが知られている。マイクロ波特性を改良
するにはゲート・ソース間抵抗を下げることが必要であ
り、この目的を達成するには動作層１２のキャリア濃度
を高めるか又は動作層を厚くすることが必要であるが、
いずれの方法においてもピンチオフ電圧が過大になると
いう問題を生ずる。また、キャリア濃度を高めた場合に
はゲートの耐圧が小さくなるという問題がさらに生ずる
。
このような問題を解決するため、第２図に例示するよう
に、ピンチオフ電圧を支配するゲート直下の動作層１２
′の厚みを所望値に保ったまま、ソース電極近傍の動作
層１２’の厚みを大きくする構造が提案されている。こ
の構造は、まずソース電極１３及びドレイン電極１４直
下の厚みに相当する一様な厚みの動作層を形成したのち
、ゲート電極１５の直下となるべき箇所１２’のみをエ
ツチング等により薄くしたのち、各電極１８．１４及び
１５を形成している。
に、ピンチオフ電圧を支配するゲート直下の動作層１２
′の厚みを所望値に保ったまま、ソース電極近傍の動作
層１２’の厚みを大きくする構造が提案されている。こ
の構造は、まずソース電極１３及びドレイン電極１４直
下の厚みに相当する一様な厚みの動作層を形成したのち
、ゲート電極１５の直下となるべき箇所１２’のみをエ
ツチング等により薄くしたのち、各電極１８．１４及び
１５を形成している。
しかしながらこのような構造では、動作層表面が平坦で
ないから電極形成のための微細なホトリソグラフィ等が
困難であるばかりでなく、動作層のエツチング制御）ζ
極めて厳しい精度が要求されるために歩留りが低くなっ
てしまう欠点がある。
ないから電極形成のための微細なホトリソグラフィ等が
困難であるばかりでなく、動作層のエツチング制御）ζ
極めて厳しい精度が要求されるために歩留りが低くなっ
てしまう欠点がある。
本発明は上述しに従来の問題点に鑑みてなされたもので
あり、その目的とするところは、マイクロ波特性及び歩
留りが良好なショットキゲート電界効果トランジスタを
提供することにある。
あり、その目的とするところは、マイクロ波特性及び歩
留りが良好なショットキゲート電界効果トランジスタを
提供することにある。
以下本発明の詳細を実施例によって説明する。
第８図は本発明の一実施例のショットキゲート電界効果
トランジスタの断面図であり、２１はＱ ａ Ａ ｓな
どの半絶縁性半導体基板、２２はｎ型動作層、２８はソ
ース電極、２４はドレイン電極、２５はショットキゲー
ト電極である。本発明の電界効果トランジスタは第３図
に例示するように、動作層表面が平坦でかつソース・ド
レイン間の動作層２２″の厚さをゲート直下の動作層２
２′の厚さよりも大きくした構造でかつソース・ドレイ
ン間の動作層２２″とゲート電極２５とが同一の絶縁材
料からなるパターンを基に形成されるいわゆるセルフア
ライメント方法を用いる。このためゲート電極２５と第
２の作層部分２２“の位置関係が自動的に決定される。
トランジスタの断面図であり、２１はＱ ａ Ａ ｓな
どの半絶縁性半導体基板、２２はｎ型動作層、２８はソ
ース電極、２４はドレイン電極、２５はショットキゲー
ト電極である。本発明の電界効果トランジスタは第３図
に例示するように、動作層表面が平坦でかつソース・ド
レイン間の動作層２２″の厚さをゲート直下の動作層２
２′の厚さよりも大きくした構造でかつソース・ドレイ
ン間の動作層２２″とゲート電極２５とが同一の絶縁材
料からなるパターンを基に形成されるいわゆるセルフア
ライメント方法を用いる。このためゲート電極２５と第
２の作層部分２２“の位置関係が自動的に決定される。
このことから本発明によれば、製造工程が簡便になり歩
留りが向上すると同時に微細な加工が可能になる等の利
点を有する。
留りが向上すると同時に微細な加工が可能になる等の利
点を有する。
第４図は、第３図の電界効果トランジスタの製造方法の
一例を示す断面図である。まず第４図（５）に示すよう
に、ＧａＡｓの半絶縁性基板２１の表面に１１８８ｔ＋
のイオンを注入して一様な厚みの動作層２２′を形成す
る。この動作層の厚み及びキャリア濃度は所望のピンチ
オフ電圧を実現する値に選択される。例えば、ピンチオ
フ電圧０．２ Ｖを実現するために、キャリア濃度１０
”ｃＷＩ−８程度、厚み０．１μｍ程度の動作層を形成
する必°要があり、イオン注入の条件として、注入エネ
ルギ１２０ ＫｅＶ、注入量２Ｘ１０”ドーズ／ｃｍ２
（ただし活性率を１００係とする。）が選択される。こ
のよう、な条件のもとに得られるキャリア濃度分布の理
論値を第５図の一点鎖線３１で示す。
一例を示す断面図である。まず第４図（５）に示すよう
に、ＧａＡｓの半絶縁性基板２１の表面に１１８８ｔ＋
のイオンを注入して一様な厚みの動作層２２′を形成す
る。この動作層の厚み及びキャリア濃度は所望のピンチ
オフ電圧を実現する値に選択される。例えば、ピンチオ
フ電圧０．２ Ｖを実現するために、キャリア濃度１０
”ｃＷＩ−８程度、厚み０．１μｍ程度の動作層を形成
する必°要があり、イオン注入の条件として、注入エネ
ルギ１２０ ＫｅＶ、注入量２Ｘ１０”ドーズ／ｃｍ２
（ただし活性率を１００係とする。）が選択される。こ
のよう、な条件のもとに得られるキャリア濃度分布の理
論値を第５図の一点鎖線３１で示す。
第４図の）に例示するように、一様な厚みの動作層２２
′を形成したのち、その上に絶縁材料からなるパターン
２７を形成する。このパターン２７、をマスクとして用
いて２回目のイオン注入を行い、マスクされない箇所に
新たな動作層２２″を形成する。２回目のイオン注入の
条件としては、１回目よりも深く注入するために注入エ
ネルギが１回目のものよりも大きく、かつ注入量は最終
ピークキャリア濃度が１回目のピークキャリア濃度に比
べて過大にならないような値に選択される。これはゲー
トに印加される電圧によって絶縁破壊が生じないように
するためである。このような注入条件の一例として、注
入エネルギを４００ＫｅＶ、注入量を３．９Ｘ１０１２
ドーズ／ｃｒｎ２の値に選択した場合のキャリア密度分
布の理論値を第５図の点線３２で例示する。動作層２２
内のマスクされない部分２２＃の濃度は１回目のイオン
注入による濃度に２回目のイオン注入による濃度を加算
した値となり、その分布は第５図の実線３３で例示され
る。
′を形成したのち、その上に絶縁材料からなるパターン
２７を形成する。このパターン２７、をマスクとして用
いて２回目のイオン注入を行い、マスクされない箇所に
新たな動作層２２″を形成する。２回目のイオン注入の
条件としては、１回目よりも深く注入するために注入エ
ネルギが１回目のものよりも大きく、かつ注入量は最終
ピークキャリア濃度が１回目のピークキャリア濃度に比
べて過大にならないような値に選択される。これはゲー
トに印加される電圧によって絶縁破壊が生じないように
するためである。このような注入条件の一例として、注
入エネルギを４００ＫｅＶ、注入量を３．９Ｘ１０１２
ドーズ／ｃｒｎ２の値に選択した場合のキャリア密度分
布の理論値を第５図の点線３２で例示する。動作層２２
内のマスクされない部分２２＃の濃度は１回目のイオン
注入による濃度に２回目のイオン注入による濃度を加算
した値となり、その分布は第５図の実線３３で例示され
る。
本実施例ではマスク用パターン２７として窒化シリコン
を用いた。プラズマＣＶＤ法で厚さ１．２Ｂｍの窒化シ
リコン膜を形成し、その上に形成したレジストパターン
をマスクとしてＣＦ４１０２（５％ ）混合ガスでプラ
ズマエツチングすることにより第４図（Ｂ）に示すパタ
ーン２７を得た。
を用いた。プラズマＣＶＤ法で厚さ１．２Ｂｍの窒化シ
リコン膜を形成し、その上に形成したレジストパターン
をマスクとしてＣＦ４１０２（５％ ）混合ガスでプラ
ズマエツチングすることにより第４図（Ｂ）に示すパタ
ーン２７を得た。
次いで、同パターン２７を残したままアニールにより注
入元素の活性化を行ない、動作層２２上の所定位置にソ
ース電極２８、ドレイン電極２４を形成する（第４図０
）。この後第４図（ト）に示すようにマスク用パターン
２７と反転したパターン２８をパターン２７と同等もし
くはそれ以下の厚さの有機樹脂膜で形成する。そのため
の方法として第４図（ハ）のようにポジレジストを約２
．５μｍの厚さに塗布して平坦化した後全表面を０２ガ
スによるプラズマエツチングで１．５μｍ除去しパター
ン２７の上面より僅かに低い厚さとする（第４図＠）。
入元素の活性化を行ない、動作層２２上の所定位置にソ
ース電極２８、ドレイン電極２４を形成する（第４図０
）。この後第４図（ト）に示すようにマスク用パターン
２７と反転したパターン２８をパターン２７と同等もし
くはそれ以下の厚さの有機樹脂膜で形成する。そのため
の方法として第４図（ハ）のようにポジレジストを約２
．５μｍの厚さに塗布して平坦化した後全表面を０２ガ
スによるプラズマエツチングで１．５μｍ除去しパター
ン２７の上面より僅かに低い厚さとする（第４図＠）。
その後パターン２７のみ除去することにより第４図（ト
）に示すレジストパターンを得る。本実施例ではＣＦ４
１０ｉｌ （５％ ）混合ガスによるプラズマエツチ
ングによって窒化シリコンパターン２７のみを選択的に
除去した。この方法によりパターン２７と正逆反転した
パターン２８が自動的に形成されることとなる。最後に
第４図０のようにパターン２７を除去した部分にゲート
電極２５を形成して製造プロセスを終了する。
）に示すレジストパターンを得る。本実施例ではＣＦ４
１０ｉｌ （５％ ）混合ガスによるプラズマエツチ
ングによって窒化シリコンパターン２７のみを選択的に
除去した。この方法によりパターン２７と正逆反転した
パターン２８が自動的に形成されることとなる。最後に
第４図０のようにパターン２７を除去した部分にゲート
電極２５を形成して製造プロセスを終了する。
第５図から明らかなように、ソース電極２３近傍の動作
層２２“内のキャリア総数はゲート電極２５の直下の動
作層２２′内のキャリア総数に比べて約３倍大きく、そ
のため、ゲート・ソース間抵抗は動作層２２′が一様に
形成される場合に比べて約３分の１に低下する。一方、
動作層２２“内の最大キャリア濃度は動作層２２′内の
値に比べて約１３チ増加しただけであるから、これに伴
なうゲートの逆耐圧の増加は極めてわずかな量にとどま
る。
層２２“内のキャリア総数はゲート電極２５の直下の動
作層２２′内のキャリア総数に比べて約３倍大きく、そ
のため、ゲート・ソース間抵抗は動作層２２′が一様に
形成される場合に比べて約３分の１に低下する。一方、
動作層２２“内の最大キャリア濃度は動作層２２′内の
値に比べて約１３チ増加しただけであるから、これに伴
なうゲートの逆耐圧の増加は極めてわずかな量にとどま
る。
以上第３図に例示した構造の電界効果トランジスタをイ
オン注入法により製造する例を説明したが、これを熱拡
散法により製造することもできる。
オン注入法により製造する例を説明したが、これを熱拡
散法により製造することもできる。
すなわち、まず拡散定数の小さなドーパントを基板表面
に接触゛させて熱拡散を行なうことにより、第４図（ト
）の動作層２２′に相当する浅い拡散層を形成する。次
にマスク用パターン２７を遮蔽物としてゲート直下の領
域以外の箇所に拡散定数の大きなドーパントを接触させ
て熱拡散を行なうことにより、第４図の）の動作層２２
“に相当する浅い拡散層と深い拡散層から成る混成拡散
層を形成し、最後に電極２３．２４及び２５を前記実施
例に準じて形成すればよい。あるいはまた、ゲート部分
には拡散定数の小さなドーパントを堆積し、一方ゲート
・ソース間には拡散定数の大きなドーパントを堆積させ
なのち、各領域の同時熱拡散を行わせることにより第８
ＤＩの構造を実現してもよい。
に接触゛させて熱拡散を行なうことにより、第４図（ト
）の動作層２２′に相当する浅い拡散層を形成する。次
にマスク用パターン２７を遮蔽物としてゲート直下の領
域以外の箇所に拡散定数の大きなドーパントを接触させ
て熱拡散を行なうことにより、第４図の）の動作層２２
“に相当する浅い拡散層と深い拡散層から成る混成拡散
層を形成し、最後に電極２３．２４及び２５を前記実施
例に準じて形成すればよい。あるいはまた、ゲート部分
には拡散定数の小さなドーパントを堆積し、一方ゲート
・ソース間には拡散定数の大きなドーパントを堆積させ
なのち、各領域の同時熱拡散を行わせることにより第８
ＤＩの構造を実現してもよい。
第３図における動作層２２′の長さが短いほど、ゲート
・ソース間の直列抵抗−が小さくなって特性上有利とな
る。しかしこの長さを短かくすることは、第４図に例示
した製造方法においてマスク２７の長さを短かくするこ
とが困難である等、微細加工技術の限界によって制限さ
れる。
・ソース間の直列抵抗−が小さくなって特性上有利とな
る。しかしこの長さを短かくすることは、第４図に例示
した製造方法においてマスク２７の長さを短かくするこ
とが困難である等、微細加工技術の限界によって制限さ
れる。
次に、動作層２２′の長さとゲート電極２５の長さの関
係を説明すれば、動作層２２′が比較的厚いノーマリオ
ン型においては、動作層２２′の長さがゲート電極２５
の長さより多少長くても実用上十分な特性が得られる。
係を説明すれば、動作層２２′が比較的厚いノーマリオ
ン型においては、動作層２２′の長さがゲート電極２５
の長さより多少長くても実用上十分な特性が得られる。
これは、動作層２２′が比較的厚いため表面から素子内
部に拡がっている空乏層の厚みが動作層２２′の全厚み
を占めず、′従って動作層２２′のゲート直下を除く部
分がゲート・ソース間抵抗を極端に増大させるような問
題を生じないからである。これに対して、表面からの空
乏層厚みが動作層２２′の層厚みの全体を占めるような
ノーマリオフ型においては、第３図に例示するように動
作層２２′の長さが電極２５の長さよりも大であれば、
動作層２２′のゲート直下を除く部分において空乏層が
厚み方向一杯に形成され、この結果ゲート・ソース間抵
抗が著じるしく大となり、極端な場合電流が完全に阻止
されるという問題が生ずる。
部に拡がっている空乏層の厚みが動作層２２′の全厚み
を占めず、′従って動作層２２′のゲート直下を除く部
分がゲート・ソース間抵抗を極端に増大させるような問
題を生じないからである。これに対して、表面からの空
乏層厚みが動作層２２′の層厚みの全体を占めるような
ノーマリオフ型においては、第３図に例示するように動
作層２２′の長さが電極２５の長さよりも大であれば、
動作層２２′のゲート直下を除く部分において空乏層が
厚み方向一杯に形成され、この結果ゲート・ソース間抵
抗が著じるしく大となり、極端な場合電流が完全に阻止
されるという問題が生ずる。
従ってノーマリオフ型においては、ゲート電極２５の長
さが動作層２２′よりも大きくなければならない。しか
しながらゲート電極２５と、動作層２２“との重なり部
分、すなわちゲー、ト電極２５において、動作層２２′
よりも長さが過大となる部分は、単ｐζ静電容量を増大
するのみで有効な作用をしないので、この過大部分を可
能な限り短くすることが、素子の動作速度を速くする上
で有効である。
さが動作層２２′よりも大きくなければならない。しか
しながらゲート電極２５と、動作層２２“との重なり部
分、すなわちゲー、ト電極２５において、動作層２２′
よりも長さが過大となる部分は、単ｐζ静電容量を増大
するのみで有効な作用をしないので、この過大部分を可
能な限り短くすることが、素子の動作速度を速くする上
で有効である。
すなわち、理想的には、第８図に例示するように、ゲー
ト電極２５の長さと動作層２２′の長さを等しく形成す
ることが特にノーマリオフ型においては有効な手段であ
る。
ト電極２５の長さと動作層２２′の長さを等しく形成す
ることが特にノーマリオフ型においては有効な手段であ
る。
本発明においては絶縁膜２７を用いて七ルファラインに
より２２′の長さと、ゲート電極２５の長さが等しく、
かつ同一位置に形成されるなめ、ノｒマリオフ型の特性
が著しく向上するものである。
より２２′の長さと、ゲート電極２５の長さが等しく、
かつ同一位置に形成されるなめ、ノｒマリオフ型の特性
が著しく向上するものである。
以上の実施例では半導体結晶としてＧａＡｓを使用する
場合を例示したが、必要に応じてＩｎＰその他の■−■
族化合物半導体やＳｉ等任意の半導体を使用することが
できる。
場合を例示したが、必要に応じてＩｎＰその他の■−■
族化合物半導体やＳｉ等任意の半導体を使用することが
できる。
マタ、マスク用パターン２７はイオン注入や熱拡散のマ
スクの役割を果たし、かつアニール等の高温プロセスに
耐性を有すれば本発明の要求を満たす。このため材料と
しては窒化シリコンに何ら限定されるものでなく８００
°Ｃ程度の温度でも半導体と不必要な反応を生じない耐
熱性の優れた材料であれば良く、酸化シリコン、酸化ア
ルミニウム等の無機化合物膜も可能である。有機樹脂膜
２８についてもパターン２７以外の領域に形成できかつ
パターン２７及びゲート電極と選択的に除去し得る材料
であれば良い。
スクの役割を果たし、かつアニール等の高温プロセスに
耐性を有すれば本発明の要求を満たす。このため材料と
しては窒化シリコンに何ら限定されるものでなく８００
°Ｃ程度の温度でも半導体と不必要な反応を生じない耐
熱性の優れた材料であれば良く、酸化シリコン、酸化ア
ルミニウム等の無機化合物膜も可能である。有機樹脂膜
２８についてもパターン２７以外の領域に形成できかつ
パターン２７及びゲート電極と選択的に除去し得る材料
であれば良い。
以上詳細に説明したように、本発明のショットキゲート
電界効果トランジスタはゲート・ソース間の動作層が厚
く、キャリア濃度は動作層全体にわなってほぼ一定であ
り、しかもゲート電極直下の動作層とゲート４電極が同
一位置に形成される構造であるから、高周波特性が良く
、ゲート逆耐圧が高くかつ歩留りの良好なショットキゲ
ート電界効果トランジスタを従来より簡便な工程で実現
することができる。
電界効果トランジスタはゲート・ソース間の動作層が厚
く、キャリア濃度は動作層全体にわなってほぼ一定であ
り、しかもゲート電極直下の動作層とゲート４電極が同
一位置に形成される構造であるから、高周波特性が良く
、ゲート逆耐圧が高くかつ歩留りの良好なショットキゲ
ート電界効果トランジスタを従来より簡便な工程で実現
することができる。
第１図、第２図は従来例の断面図、第８図は本発明の一
実施例の断面図、第４図（ト）〜（Ｑは第３図の電界効
果トランジスタの製造方法の一例を示す断面図、第５図
は第３図の電界効果トランジスタの動作層内のキャリア
濃度分布図である。 ２１・・・半絶縁性半導体基板、２２・・・動作層、２
２′・・・動作層の第１の部分、２２′・・・動作層の
第２の部分、２３・・・ソース電極、２４・・・ドレイ
ン電極、２５・・・ゲート電極、２７・・・マスク用パ
ターン、２８・・・樹脂膜パターン 方１図 ７２図 ７３図
実施例の断面図、第４図（ト）〜（Ｑは第３図の電界効
果トランジスタの製造方法の一例を示す断面図、第５図
は第３図の電界効果トランジスタの動作層内のキャリア
濃度分布図である。 ２１・・・半絶縁性半導体基板、２２・・・動作層、２
２′・・・動作層の第１の部分、２２′・・・動作層の
第２の部分、２３・・・ソース電極、２４・・・ドレイ
ン電極、２５・・・ゲート電極、２７・・・マスク用パ
ターン、２８・・・樹脂膜パターン 方１図 ７２図 ７３図
Claims (1)
- 半絶縁性半導体基板、該半導体基板の表面に形成された
動作層ならびに該動作層上に形成されたソース電極、シ
ョットキゲート電極及びドレイン電極を備えたショット
キゲート電界効果トランジスタにおいて、前記動作層が
所定のピンチオフ電圧を与えるような厚みを有して前記
ゲート電極直下に形成されている第１の部分と、該第１
の部分内の不純物濃度と略々等しい不純物濃度及び該第
１の部分の厚みよりも大きな厚みを有する第２の部分と
から構成されており、かつゲート電極が第１の部分と同
位置に形成されることを特徴とするショットキゲート電
界効果トランジスタ
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13368181A JPS5834980A (ja) | 1981-08-25 | 1981-08-25 | シヨツトキゲ−ト電界効果トランジスタ |
| DE8282300499T DE3273695D1 (en) | 1981-01-29 | 1982-01-29 | A schottky-barrier gate field effect transistor and a process for the production of the same |
| EP82300499A EP0057605B1 (en) | 1981-01-29 | 1982-01-29 | A schottky-barrier gate field effect transistor and a process for the production of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13368181A JPS5834980A (ja) | 1981-08-25 | 1981-08-25 | シヨツトキゲ−ト電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834980A true JPS5834980A (ja) | 1983-03-01 |
Family
ID=15110386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13368181A Pending JPS5834980A (ja) | 1981-01-29 | 1981-08-25 | シヨツトキゲ−ト電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834980A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135678A (ja) * | 1982-02-08 | 1983-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの製造方法 |
| JPS58207678A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6013638U (ja) * | 1983-07-08 | 1985-01-30 | 株式会社日立製作所 | ガス遮断器の操作装置 |
| JPS60150677A (ja) * | 1984-01-18 | 1985-08-08 | Sumitomo Electric Ind Ltd | 集積回路 |
| JPS60150676A (ja) * | 1984-01-18 | 1985-08-08 | Sumitomo Electric Ind Ltd | 集積回路 |
| JPS61501805A (ja) * | 1982-12-27 | 1986-08-21 | ヒユ−ズ・エアクラフト・カンパニ− | イオン注入チャネル層を有するＧａＡｓＦＥＴ製造プロセス |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953780A (ja) * | 1972-09-28 | 1974-05-24 | ||
| JPS5012985A (ja) * | 1973-06-01 | 1975-02-10 | ||
| JPS535581A (en) * | 1976-07-06 | 1978-01-19 | Toshiba Corp | Schottky gate type field effect transistor |
| JPS53143177A (en) * | 1977-05-20 | 1978-12-13 | Hitachi Ltd | Production of field effect transistor |
-
1981
- 1981-08-25 JP JP13368181A patent/JPS5834980A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953780A (ja) * | 1972-09-28 | 1974-05-24 | ||
| JPS5012985A (ja) * | 1973-06-01 | 1975-02-10 | ||
| JPS535581A (en) * | 1976-07-06 | 1978-01-19 | Toshiba Corp | Schottky gate type field effect transistor |
| JPS53143177A (en) * | 1977-05-20 | 1978-12-13 | Hitachi Ltd | Production of field effect transistor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135678A (ja) * | 1982-02-08 | 1983-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの製造方法 |
| JPS58207678A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61501805A (ja) * | 1982-12-27 | 1986-08-21 | ヒユ−ズ・エアクラフト・カンパニ− | イオン注入チャネル層を有するＧａＡｓＦＥＴ製造プロセス |
| JPS6013638U (ja) * | 1983-07-08 | 1985-01-30 | 株式会社日立製作所 | ガス遮断器の操作装置 |
| JPS60150677A (ja) * | 1984-01-18 | 1985-08-08 | Sumitomo Electric Ind Ltd | 集積回路 |
| JPS60150676A (ja) * | 1984-01-18 | 1985-08-08 | Sumitomo Electric Ind Ltd | 集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783474A (en) | Reduced mask process for manufacture of MOS gated devices using dopant-enhanced-oxidation of semiconductor | |
| JPH10505198A (ja) | マスク数を低減したｍｏｓゲートデバイスの製造プロセス | |
| KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0529342A (ja) | パワーｍｉｓｆｅｔの製造方法 | |
| JPS5915388B2 (ja) | 半導体装置 | |
| JPS5834980A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPS62271475A (ja) | 半導体装置 | |
| US5831318A (en) | Radhard mosfet with thick gate oxide and deep channel region | |
| JPH02159070A (ja) | 半導体装置とその製造方法 | |
| JP2000164525A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPS58123779A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS58123778A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPH0359578B2 (ja) | ||
| JPH06244428A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS62171163A (ja) | ショットキゲート型電界効果トランジスタ | |
| JPS60144980A (ja) | 半導体装置 | |
| JPS6332273B2 (ja) | ||
| JPH032340B2 (ja) | ||
| JPS5879769A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| KR950008254B1 (ko) | AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 | |
| JPS5880873A (ja) | シヨツトキゲ−ト型電界トランジスタおよびその製造方法 | |
| JPH024137B2 (ja) | ||
| JPS5879770A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS5879772A (ja) | シヨツトキゲ−ト電界効果トランジスタ |