KR950008254B1 - AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 - Google Patents
AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR950008254B1 KR950008254B1 KR1019920024459A KR920024459A KR950008254B1 KR 950008254 B1 KR950008254 B1 KR 950008254B1 KR 1019920024459 A KR1019920024459 A KR 1019920024459A KR 920024459 A KR920024459 A KR 920024459A KR 950008254 B1 KR950008254 B1 KR 950008254B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gaas
- algaas
- mesa
- base
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 33
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims description 40
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000003870 refractory metal Substances 0.000 claims description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 238000005215 recombination Methods 0.000 abstract description 6
- 230000006798 recombination Effects 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래 기술에 따른 이종접합 쌍극자 트랜지스터의 구조를 나타낸 도면.
제2도는 본 발명에 따른 이종접합 쌍극자 트랜지스터의 구조를 나타낸 도면.
제3도의 (a) 내지 (e)는 본 발명의 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절연기판 2 : n+GaAs버퍼층
3 : n-GaAs층 4 : P+GaAs층
5 : n-AlGaAs층 6 : n+GaAs층
7 : n+InGaAs층 8 : 내화금속층
9 : 감광막 10 : Al이온
11 : 질화막
본 발명은 이종접합 쌍극자 트랜지스터(Hetero-junction Bipolar Transistor)에 관한 것으로, 더 구체적으로는 AlGaAs/GaAs메사(mesa) 이종접합 쌍극자 트랜지스터 및 그 제조방법에 관한 것이다.
AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 소자는 에미터안으로 주입되는 소수반송자(minority carrier)를 줄이므로 타소자에 비해 전류이득이 높고 고주파특성이 향상된 구조로서 최근 각광을 받고 있는 매우 유망한 소자이다.
그러나, 이 소자는 낮은 전류레벨에서 베이스전류의 표면 재결합성분이 커지는 결점을 갖고 있으며, 이로 인하여 낮은 전류레벨에서의 전류이득이 상당히 줄어들게 된다.
이와 같은 표면재결합으로 인한 전류이득의 감소문제를 해결하기 위해 최근 보호막에 대한 연구가 활발히 이루어지고 있다. 현재까지는 베이스전류의 표면재결합성분을 줄이기 위해 에미터메사에칭을 수행할 때 제1도에 도시된 바와 같이 에미터 양측의 AlGaAs(20)가 표면공핍될 정도의 두께인 400Å∼500Å만 남도록 하고 나머지는 모두 에칭하는 방법이 사용되고 있다. 이와 같이 에칭에 의해 에미터의 양측하부에 AlGaAs 박막을 남기는 것은 그 두께조절이 매우 어려울뿐만 아니라 웨이퍼의 크기가 크면 클수록 박막두께의 균일도가 떨어지는 문제점이 있다.
따라서, 본 발명의 베이스전류의 표면재결합 성분을 줄이기 위한 보호막을 보다 균일학 정확한 두께로 형성하는 방법 및 그 소자를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해 본 발명에서는 에미터를 위한 AlGaAs/GaAs메사를 형성하는 에칭공정에서 에미터 양측 하부에 박막을 남기지 않고 완전히 에칭한 후 베이스인 P형 GaAs에 Al을 고농도로 이온주입하여 제2도에 도시된 바와 같이 베이스의 표면부에 균일한 두께를 갖고 최적의 조성비를 갖는 AlGaAs보호층을 형성하는 것이 특징이다. 이제부터 본 발명의 바람직한 실시예를 나타낸 제3도의 (a) 내지 (e)를 참조하면서 본 발명에 대해 상세히 기술하겠다.
제3도의 (a)는 반절연기판(1)상에 n+GaAs버퍼층(2), n-GaAs층(3), P+GaAs층(4), n-AlGaAs층(5), n+GaAs층(6) 및, n+InGaAs층(7)을 순차로 형성한 후, WSi의 내화금속층(8)을 형성한 상태를 나타낸 것이다.
이 내화금속층(8)은 다음에 수행될 이온주입열처리시 에미터를 보호하기 위한 것으로서 에미터금속으로 사용되며 에미터메사와 자기정렬된 에미터전극을 만드는 역할을 하게 된다. 내화금속층(8)과 n+GaAs층(6)이 저항성접속되도록 하기 위해 상기 두 층(6,8) 사이에는 n+InGaAs층(7)이 형성된다.
제3도의 (b)는 리소그라피에 의해 감광막(9)의 패턴을 형성하고 내화금속층(8), n+InGaAs층(7), n+GaAs층(6) 및, n-AlGaAs층(5)을 차례대로 식각하여 에미터메사를 형성한 후, 이온주입기를 이용하여 P+GaAs베이스층(4)의 표면에 고농도로 Al이온(10)을 주입한 상태를 나타낸 것이다.
제3도의 (c)는 P+GaAs베이스층(4)과 n-GaAs층(3)을 순차로 식각함으로써 형성되는 베이스메사(3', 4')와, n+GaAs버퍼층(2)을 식각함으로써 형성되는 소자격리메사(2')의 단면을 나타낸 것이다.
제3도의 (d)는 고농도로 Al이온(10)이 주입된 상태에서 질화막(11)을 증착한 후 수행되는 열처리에 의해 Al이온(10)이 활성화되어 재분포됨으로써 AlGaAs보호층(12)이 형성된 상태를 나타낸 것이다.
열처리에 앞서 증착되는 질화막(11)은 열처리할때 As가 외부로 확산되는 것을 방지하기 위한 보호막으로 사용된다.
제3도의 (e)는 질화막(11)을 식각하여 에미터, 베이스 및 컬렉터의 접촉개구들을 형성한 후 n형 저항성 접촉금속으로 에미터전극(13) 및 컬렉터전극(14)을 형성하고, 이어 P형 저항성접촉 금속으로 베이스전극(15)을 형성하여 완성된 소자의 구조를 나타낸 것이다.
이상과 같은 본 발명에 따르면 AlGaAs보호층을 베이스표면에 최적의 조성비로 균일하고 정확한 두께로 형성할 수 있어 베이스전류의 표면재결합성분이 감소되므로 낮은 전류레벨에서 전류이득이 현저하게 증가되는 장점이 있다.
Claims (3)
- n-AlGaAs에 n+GaAs가 적층된 에미터메사와 n-GaAs에 P+GaAs가 적층된 베이스메사를 갖는 이종접합 바이폴라 트랜지스터에 있어서, 상기 베이스메사의 표면에 Al이온의 주입에 의해 형성되는 AlGaAs보호층(12)을 포함하는 것을 특징으로 하는 AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터.
- 에미터메사와 베이스메사를 갖는 이종접합 쌍극자 트랜지스터를 제조하는 방법에 있어서, 반절연기판(1)상에 n+GaAs버퍼층(2), n-GaAs층(3), P+GaAs층(4), n-AlGaAs층(5), n+GaAs층(6) 및 n+InGaAs층(7)을 순차로 형성한 후 내화금속층(8)을 형성하는 단계와, 감광막(9)을 도포한 후 패턴을 형성하고 상기 내화 금속층(8), 상기 n+InGaAs층(7), 상기 n+GaAs층(6) 및, 상기 n-AlGaAs층(5)을 차례대로 식각하여 에미터메사를 형성하는 단계와, 이온주입기를 이용하여 상기 P+GaAs층(4)의 표면에 고농도로 Al이온(10)을 주입한 후 베이스메사 및 소자 격리메사를 형성하는 단계와, 질화막(11)을 증착한 후 열처리하여 AlGaAs보호층(12)을 형성하는 단계를 포함하는 것을 특징으로 하는 AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터의 제조방법.
- 제2항에 있어서, 상기 내화금속층(8)은 WSi인 것을 특징으로 하는 AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024459A KR950008254B1 (ko) | 1992-12-16 | 1992-12-16 | AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024459A KR950008254B1 (ko) | 1992-12-16 | 1992-12-16 | AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016951A KR940016951A (ko) | 1994-07-25 |
| KR950008254B1 true KR950008254B1 (ko) | 1995-07-26 |
Family
ID=19345740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024459A KR950008254B1 (ko) | 1992-12-16 | 1992-12-16 | AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008254B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101856937B1 (ko) * | 2016-10-14 | 2018-06-19 | 현대자동차주식회사 | 자동차의 레인 센서 및 그 제어 방법 |
-
1992
- 1992-12-16 KR KR1019920024459A patent/KR950008254B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101856937B1 (ko) * | 2016-10-14 | 2018-06-19 | 현대자동차주식회사 | 자동차의 레인 센서 및 그 제어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016951A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0240683B1 (en) | Fabrication of insulated gallium arsenide-gate fet with self-aligned source/drain and submicron channel length | |
| US4029522A (en) | Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors | |
| KR100228755B1 (ko) | 바이폴라 트랜지스터용 자기정합형 콜렉터 주입 | |
| US5098853A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same | |
| GB2056166A (en) | Hot-electron or hot-hole transistor | |
| US6271097B1 (en) | Method of fabricating a low base-resistance bipolar transistor | |
| US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
| KR950008254B1 (ko) | AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 | |
| KR20000014894A (ko) | 이종접합 쌍극자 소자의 제조 방법 | |
| JP3040786B2 (ja) | チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法 | |
| Adachi et al. | Collector-up HBT's fabricated by Be+ and O+ ion implantations | |
| US4202002A (en) | Ion-implanted layers with abrupt edges | |
| US5328857A (en) | Method of forming a bilevel, self aligned, low base resistance semiconductor structure | |
| US4507848A (en) | Control of substrate injection in lateral bipolar transistors | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JP3017783B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| KR0158628B1 (ko) | 쌍극성 반도체 장치 및 그 제조 방법 | |
| JP3300189B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0147023B2 (ko) | ||
| EP0600693A2 (en) | Selective trenching and emitter base self alignment structure | |
| JPH0521444A (ja) | バイポーラトランジスタの構造及び製造方法 | |
| GB2243716A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980616 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |