JPS6213602B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、複数回回転するシヤフトの角度位置
を表わす信号を発生するための装置に係る。

これまで複数回回転するシヤフトの角度位置を
表わす信号を発生する事が望まれる時には、高度
な分解能と広いレンジとが得られるべきである場
合に２つの回転位置トランスジユーサと共にギヤ
減速装置を用いるのが標準的なやり方であつた。
１方のトランスジユーサは精密な分解能信号を与
えるためにシヤフトにより直接駆動される。他方
のトランスジユーサはギヤ減速装置により駆動さ
れてレンジ信号を発生する。この型式の初期の構
成体は非常に精密で且つコストの高いギヤ減速装
置を必要とした。

２つの回転位置トランスジユーサに用いるため
のギヤ減速装置の複雑さを減少する構成が米国特
許第2944159号に開示されている。この簡単化さ
れたギヤ構成体はアナログ位置信号を与えるため
にカスケード状に電気的接続された２つのシンク
ロ即ちリゾルバと組合わされて米国特許第
3885209号に用いられている。この特許に用いら
れた型式のシンクロ即ちリゾルバが使用されそし
てシヤフトの位置を表わすデジタル出力信号が所
望される時には、アナログ―デジタル変換装置が
必要とされる。高い分解能及び広いレンジがアナ
ログ装置によつて与えられる場合にはデジタル信
号への変換が困難であり、従つてかゝる装置が高
価なものとなる。

本発明の目的はシヤフトの角度位置を表わすデ
ジタル信号を発生しそしてこれまでの装置よりも
簡単である装置を提供することである。

本発明の特徴の１つは２つの回転位置トランス
ジユーサを用い、両トランスジユーサが複数回回
転しそして各トランスジユーサの各回転に対して
同じ信号が発生されるという点で多義性のある信
号を発生する事である。

本発明によれば、回転シヤフトに接続され該回
転シヤフトの回転数の２進表示を与える回転シヤ
フト位置トランスジユーサにおいて、感知しうる
符号を有した第１及び第２のコードデイスクであ
つて、第１のコードデイスクが前記シヤフトの１
回転毎に１回転し、前記第１のコードデイスクが
ｎを零より大きい整数として２ⁿ回転より１だけ
多い回転、すなわち２ⁿ＋１回転するとき第２の
コードデイスクが２ⁿ回転するように前記シヤフ
トによつて相互に関連して回転されるようになつ
た第１及び第２のコードデイスクと、前記第１の
コードデイスクに関連付けられそこに付された前
記符号を感知して回転基準位置からの前記第１の
コードデイスクの１回転毎に２ⁿ個の位置パルス
と１つの基準パルスを与えるための第１の感知手
段と、前記第２のコードデイスクに関連付けられ
そこに付された前記符号を感知して前記回転基準
位置からの前記第２のコードデイスクの１回転毎
に１つの基準パルスを与えるための第２の感知手
段と、前記第１および第２の感知手段に相互接続
され前記第１および第２の感知手段からの前記基
準パルスに応答して、前記第１のコードデイスク
が前記回転基準位置から回転した回転数の２進信
号表示として、前記第２の感知手段からの基準パ
ルスとそれに続く前記第１の感知手段からの基準
パルスとの間の間隔における前記第１の感知手段
からの位置パルスの数の直接的な２進カウントを
与えるための信号処理手段とを備えることを特徴
とする回転シヤフト位置トランスジユーサが提供
される。

本発明の３つの別々の実施例が以下に説明され
る。第１の実施例に於いては、第１及び第２の回
転信号発生器が絶対値エンコード化装置である。
従つて電力停止後に電力が回復すると、各発生器
がたゞちにその各々の出力信号を発生し、この際
に論理回路が第１シヤフトの正しい角度位置を表
わす回転位置信号をたゞちに発生する。

第２及び第３の実施例に於いては、第１及び第
２回転信号発生器として増分信号発生装置が用い
られる。然し乍らこれらの両実施例は増分装置を
用いたこれまでの位置トランスジユーサの欠点を
解消する様に構成されている。電力停止後に電力
が回復すると、これまでの増分型式のトランスジ
ユーサは第１基準点の正しい角度位置及び第１シ
ヤフトの正しい回転数とを再現するため初期状態
に戻ること或いは外部基準に基くことが必要とさ
れた。

ここに示す第２及び第３の実施例の構成体はこ
れまでの増分型式のトランスジユーサによつて必
要とされた復帰をいずれも必要としないという効
果を有している。その結果、増分装置の簡単さが
この点に関する絶対値装置の効果と結合される。
第２の実施例においては、電力停止後に電力が回
復すると、第１シヤフトの２回転以内に第１基準
点の正しい角度位置と第１シヤフトの正しい回転
数の回復がなされる。第３の実施例においては、
そのような回復は第１シヤフトの１回転以内にな
される。更に詳述すると、電力停止後に電力が回
復するとき、第２の実施例においては、第１シヤ
フトの絶対回転数を決定するのに第１シヤフトの
２回転が必要とされるのに対して、第３の実施例
では、電力停止後になされた回転を含めて電力停
止時までになされた第１シヤフトの回転数を決定
するには第１シヤフトがその後１回転すれば足り
る。これらの実施例から、当業者にとつてはこれ
ら実施例の明らかな変形態様によつていかにして
より急速な回復が達成され得るかという事も理解
されよう。

本発明の他の目的、特徴及び効果は添付図面を
参照とした以下の説明並びに特許請求の範囲第よ
り明らかとなろう。

さて添付図面を参照すれば、第１図には入力シ
ヤフト１０１が示されており、第１ギヤ１０２と
回転位置トランスジユーサ１０３とが入力シヤフ
トにジヤーナル軸受されている。ギヤ１０２と相
互にかみ合つているのは別のギヤ１０４であり、
該ギヤ１０４と第２の回転位置トランスジユーサ
１０５とがシヤフト１０６にジヤーナル軸受けさ
れている。

以下に説明する３つの実施例のうちの第１の実
施例に於いては、トランスジユーサ１０３及び１
０５がデジタルエンコード化装置であり、その
各々は関連トランスジユーサの各回転に対して
2048の別々の出力信号を発生し、各信号は11信号
ビツトを含んでいる。この第１の実施例に於いて
は第１ギヤ１０２が第２ギヤ１０４よりも歯数が
１つ少ない。特にここに示す構成に於いてはギヤ
１０２は歯数が255でありそしてギヤ１０４は歯
数が256である。

以下で説明する第２の２つの実施例に於いては
トランスジユーサ１０３及び１０５が各々回転信
号発生器である。これら実施例の各々に於いて
は、第１トランスジユーサ１０３が各回転中に２
つのチヤンネルの各々に1024サイクルの電気信号
を発生する。更に第１トランスジユーサ１０３は
各実施例に関して別々に以下で充分に説明するイ
ンデツクス信号をも発生する。各実施例に於いて
第２のトランスジユーサ１０５は各実施例に関し
て別々に以下で説明するインデツクス信号のみを
発生する。これらの実施例に於いても第１ギヤ１
０２が第２ギヤ１０４よりも歯数が１つ少ない。
特にここに示す構成に於いては第１ギヤ１０２は
歯数が256でありそして第２ギヤ１０４は歯数が
257である。

第２図のブロツク図に示されているのは本発明
の第１の実施例によつて構成された装置の分解能
部分とレンジ部分とである。第２図のブロツクと
第３図及び第４図の回路素子との間に対応を示す
ため第２図の種々の入力及び出力ラインに関して
参照記号が示されている。

この装置の分解能部分は第１レジスタAREGを
備えており、該レジスタはバルドウイン
（Baldwin）の循環エンコーダ、シリーズ5V200又
はその等価体（トランスジユーサ１０３に対応す
るものとして既に述べられたが詳細には示されて
いない）である第１エンコーダからの多ビツト出
力信号を受け取る様に接続されている。この実施
例に対して選択されたエンコーダはラインEA０
乃至EA１０に沿つて11ビツトのグレイコード出
力信号を発生し、従つてレジスタAREGの出力は
２進コード化出力信号を導出するためにグレイコ
ード―２進コードコンバータACONの入力に接続
されている。２進コード化出力信号は以下に述べ
る機能を与えるためにゲート回路GAA及び選択
スイツチSWAに印加される。コンバータACON
の出力信号はストレージレジスタ１STOにも印
加される。

第２図に示された実施例のレンジ部分は選択ス
イツチSWBを備えており、該スイツチはこれも
バルドウインの循環エンコーダ、シリーズ5V200
又はその等価体（トランジユーサ１０５に対応す
るものとして既に説明したが詳細には示されてい
ない）である第２エンコーダの11ビツトグレイコ
ード出力信号を受け取る。これらの信号はライン
EB０乃至EB１０に沿つて印加される。スイツチ
SWBは以下で述べる装置からラインＳ０乃至Ｓ
１０に沿つて入力信号をも受け取る。スイツチ
SWBの出力はレジスタBREGに接続され、その
出力は次いでグレイコード―２進コードコンバー
タBCONへ接続される。

コンバータBCON、ゲートGAA及び選択スイ
ツチSWAの出力は減算回路SUBTに供給され、
該回路はこの実施例に於いてはシヤフト１０１
（第１図）の回転数を表わす信号を発生する。こ
れらの信号は第２のストレージ装置２STO及び
スイツチSWBへ印加される。又、第２図にはタ
イミング信号発生装置TSIGも示されており、該
装置はラインCLOA、MA、MB及びCLOBに沿つ
て出力パルスを発生する。

第３図はモトローラ（Motorola）社の
MC14013又はその等価体である11個のＤ型フリ
ツプ―フロツプを含んだレジスタAREGを示して
いる。これらの各々は信号発生器TSIGからライ
ンCLOBに沿つてクロツクパルスを受け取る。よ
く知られているようにクロツクパルスがライン
CLOBに沿つて現われた時にはこれらフリツプ―
フロツプ各々がその各々の入力ラインEA０乃至
EA１０の入力に基いてその各々の出力ラインAG
０乃至AG１０に沿つて出力を発生することがで
きる。ラインEA３及びEA１０に沿つて入力信号
を受け取る２つのフリツプ―フロツプはライン
３及び１０に沿つて第２の出力をも発生
し、これら出力はラインAG３及びAG１０に沿つ
た出力の反転されたものである。この反転された
出力信号３とラインAG０乃至AG２及びAG４
乃至AG１０に沿つた第１出力信号はグレイコー
ド―２進コードコンバータACONを構成する。10
個の排他的オアゲートへ図示されたように印加さ
れる。これらの排他的オアゲートはモトローラ社
のMC14507又はその等価体である。

コンバータACONからライン０乃至３に
沿つた出力はラインEA０乃至EA１０に沿つてレ
ジスタAREGに印加された各グレイコード数に対
応する各２進コード化数の反転された４つの最下
位ビツトである。レジスタAREGに印加されたグ
レイコード数に対応する２進コード化数の７つの
最上位ビツトはラインAG１０及びCA９乃至CA
４に沿つて発生される。ラインCA８及びCA９の
信号はモトローラ社のMC14049又はその等価体
であるインバータ１８及び１９の入力に印加さ
れ、該インバータはライン８及び９に沿つ
て出力信号を発生する。

モトローラ社のMC14519又はその等価体であ
る４ビツトアンド／オア選択回路から成る選択ス
イツチSWAはライン０乃至３に沿つて発
生された各２進数の反転された４つの最下位ビツ
トと、ラインAG１０、CA９、CA８及びＥ１＋
に沿つて現われる信号とを受け取る。ラインＥ１
＋に沿つて印加される信号はここに示す装置に於
いて２進１を表わす電位に等しい一定の正の直流
電位であり、何らかの適当な源（図示せず）から
導出される。このスイツチSWAはパルスが各々
ラインMA又はMBのいずれに沿つてこのスイツ
チに印加されるかに基いてライン０乃至３
に沿つた入力又はラインＥ１＋、１０、９
及び８に沿つた入力に対応して出力ライン
０乃至３に出力信号を発生する。モトローラ社
のMC14011又はその等価体である７つのナンド
ユニツトから成るゲートGAAはラインCA４乃至
CA９及びAG１０に沿つた入力を受け取りそして
パルスがラインMAに沿つて現われる時に出力ラ
イン４乃至１０に沿つて信号を発生する。ラ
イン０乃至３、CA４乃至CA９及びAG１
０に沿つた信号はモトローラ社のMC14013又は
その等価体である11個のＤ型フリツプ―フロツプ
から成る第１ストレージ装置１STOにも印加さ
れる。ラインCLOBに沿つてクロツクパルスを受
け取ると、これらフリツプ―フロツプの各々はそ
れに印加された入力信号に基いてラインＲ０乃至
Ｒ１０に沿つて出力信号を発生する。

第３図のタイミング信号発生器TSIGはモトロ
ーラ社のMC14011又はその等価体である２つの
ナンドゲートＮ１及びＮ２を備え、該ナンドゲー
トは抵抗Ｒ１，Ｒ２及びキヤパシタＣ１とでもつ
て自走マルチバイブレータを構成し、該マルチバ
イブレータは２^２２／１００Hzの周波数でパルスを発生
す る。これらのパルスはラインMA、MB、CLOA
及びCLOBに沿つたパルスを生じるようにＤ型フ
リツプ―フロツプＤ１（MC14013又はその等価
体）及びナンドゲートＮ３、Ｎ４（MC14011又
はその等価体）によつて用いられる。発生器
TSIGに隣接したタイミング図に示されているよ
うに、ラインCLOAに沿つたパルスは自走マルチ
バイブレータの周波数に対応する周波数を持つて
おり、そのパルス巾は半サイクルに等しい。この
周波数はトランスジユーサの最高の回転速度に於
けるラインEA０乃至EA１０に沿つたトランスジ
ユーサ１０１の各出力中に少くとも４つの完全な
サイクルのパルスがラインCLOAに沿つて発生さ
れるに充分な程急速であるように選択される。ラ
インMA及びMBに沿つたパルスは互いに補数で
あり、そして自走マルチバイブレータの周波数の
半分に等しい周波数を有しており、そのパルス巾
は半サイクルに等しい。ラインCLOBに沿つたパ
ルスも自走マルチバイブレータの周波数の半分に
等しい周波数を有しているがそのパルス巾は１サ
イクルの3/4に等しい。

第４図に示されているのはここに示す第１の実
施例のレンジ部分である。モトローラ社の
MC14519又はその等価体である３つの４ビツト
アンド／オア選択回路を備えた選択スイツチ
SWBは第２の11ビツトエンコーダからラインEB
０乃至EB１０に沿つてグレイコードの入力信号
を受け取る。該スイツチはラインＳ０乃至Ｓ１０
に沿つた入力も受け取りそしてパルスがライン
MBに沿つてその選択回路に印加されるか又はラ
インMAに沿つて印加されるかに基いて上記入力
の一方の組又は他方の組に対応してラインBG０
乃至BG１０に沿つて出力を発生する。

ラインBG１乃至BG１０に沿つたスイツチSWB
の出力はモトローラ社MC14013又はその等価体
である11個のＤ型フリツプ―フロツプから成るレ
ジスタBREGに印加される。これらのフリツプ―
フロツプはクロツクパルスがラインCLOAに現わ
れる時にラインBG０乃至BG１０に沿つて受け取
る入力に基いてライン０乃至１０に出力を
与える。

これらのライン０乃至１０に沿つたレジ
スタBREGからの出力信号はグレイコード―２進
コードコンバータBCONの１組の入力に印加され
る。このコンバータはモトローラ社のMC14519
又はその等価体である３つの４ビツトアンド／オ
ア選択回路を備えており、そして２つの機能を果
たす。ラインＥ１＋及びMAに信号が現われる時
にこのコンバータはその１組の入力に印加される
ライン０乃至１０に沿つた信号にグレイコ
ードからそれに等価な２進コードに変換しそして
この２進コード信号をその出力ラインＢ０乃至Ｂ
１０に沿つて印加する。ラインMAに沿つて印加
される信号の各サイクルの、パルスが存在しない
時の半サイクル中にコンバータBCONはラインＥ
１＋に沿つて常時印加される電圧に応答して選択
スイツチとして作動しそしてライン０乃至
１０に沿つて該コンバータに印加された入力をそ
の出力ラインＢ０乃至Ｂ１０へ転送する。

コンバータBCONからラインＢ０乃至Ｂ１０に
沿つた出力信号は減算器SUBTの１組の入力に印
加され、該減算器はモトローラ社のMC14008又
はその等価体の３つの４ビツト全加算器回路を備
えている。上記したようにこの減算器SUBTの他
の組の入力は本装置の分解能部分のスイツチ
SWA及びゲートGAAによつてライン０乃至
１０に沿つて印加された信号を受け取る。減算器
SUBTの入力に於いてラインMBに沿つたパルス
が現われない時はこの減算器はその２組の入力に
於ける入力信号の和を表わす信号をその出力ライ
ンＳ０乃至Ｓ１０に沿つて発生するように働く。
ラインMBに沿つて印加される信号の各サイクル
の、パルスが存在する半サイクル中はこの減算器
SUBTがその２組の入力に於ける入力信号とライ
ンMBに沿つたパルスにより示される２進１との
和を表わす信号をその出力ラインに沿つて発生す
るように作動する。初めの２つの加算器段の桁上
げ出力KO１及びKO２はよく知られているやり
方で示されたように第２及び第３加算器段の桁上
げ入力KI２及びKI３に接続されている。

減算器SUBTの８つの最上位出力はラインＳ３
乃至Ｓ１０に沿つて第２レジスタ２STOに印加
される。減算器SUBTからの全ての出力は上記し
たように選択スイツチSWBに印加される。第２
レジスタ２STOはモトローラ社のMC14013又は
その等価体の８個のＤ型フリツプ―フロツプを備
えており、各フリツプ―フロツプはラインCLOB
に沿つたパルスの受け取りに応答してラインＳ３
乃至Ｓ１０の信号をラインＲ１１乃至Ｒ１８へ転
送するように作動する。

第５図のブロツク図に示されているのはここに
説明する本発明の第２の実施例である。この実施
例はTRU―Rotaの型式DC―1024―Ｄ―11―Ｍ―
SD―12V又はその等価体の２つの信号発生器PG
１及びPG２を備えており、これらは各々トラン
スジユーサ１０３及び１０５に対応するものであ
る。信号発生器PG１は同様のパルス状出力信号
を２つのチヤンネルに発生する。その１方のチヤ
ンネルの信号は出力ラインＸに沿つて印加されそ
して他方のチヤンネルの信号は出力ラインＹに沿
つて印加される。回転の方向に基いて、ラインＹ
に沿つた信号はラインＸに沿つた信号よりも90゜
即ち各信号周期の1/4だけ進んだり又は遅れたり
する。前記した説明により、信号発生器PG１の
各回転に対して各信号の1024サイクルがラインＸ
及びＹの各々に沿つて与えられる。更に、信号発
生器PG１はシヤフト１０１の第１基準点が第１
角度位置にあるたびごとに第１インデツクスパル
スをラインIM１に沿つて発生する。

ラインＸ及びＹに沿つて発生された信号発生器
PG１の出力信号はラインUD、４及び４Ｕに
沿つて信号を発生する様に作動する信号変調器回
路COND１へ印加され、この信号は両方向性カウ
ンタCN１をしてシヤフト１０１の第１基準点の
角度位置を表わす出力信号をラインPP０乃至PP
１１に沿つて発生せしめる。

カウンタCN１はこれを一杯にするに充分な所
定数の信号を変調器COND１から受け取つた結果
として初期状態に復帰された時にラインに沿
つて信号を発生する。ラインに沿つた信号は
カウンタCN２に印加されそして該カウンタをし
て、シヤフト１０１の第１基準点が上記第１角度
位置を通過した回数を表わす信号をラインPP１
２乃至PP１９に発生せしめる。

信号発生器PG２はシヤフト１０６の第２基準
点が第２角度位置を通過するたびごとにライン
IM２に沿つて第２インデツクスパルスを発生す
る。ラインIM２に沿つてカウンタCN２に加えら
れるパルス信号により、カウンタCN２は、カウ
ンタCN１からラインPP４乃至PP１１に加えられ
る信号をラインPP１２乃至PP１９へ加えるよう
にさせられる。

第６図に示されているのは第５図の信号整調器
COND１及びカウンタCN１、CN２を備えた回路
素子である。信号整調器COND１は発振器OSCを
備えており、該発振器はラインCL０に沿つてパ
ルスをそしてライン０に沿つて補数パルスを
周波数122.9KHzで発生し、そのパルス巾は周期
の半分である。この信号整調器にはモトローラ社
のMC14013又はこの等価体の複数個のＤ型フリ
ツプ―フロツプも含まれており、該フリツプ―フ
ロツプはラインＸ及びＹに沿つて信号発生器PG
１からの信号を受け取る。これらのユニツトはラ
インＸ及びＹに沿つて発生された信号に応答して
ラインＸ１及びＸ２並びにＹ１及びＹ２に信号を
発生する様に用いられる。これらのラインＸ１、
Ｘ２、Ｙ１、Ｙ２に沿つた信号は３つの排他的オ
アゲートNO１、NO２及びNO３（モトローラ社
のMC14507又はその等価体）へ印加され、それ
らの出力は２進化10進乃至は10進デコーダBCD
（モトローラ社のMC14028又はその等価体）へ印
加される。このデコーダBCD並びに１対のノア
及びインバータゲートＵ１、Ｕ２、Ｄ１、Ｄ２
（モトローラ社のMC14001及びMC14049又はその
等価体）はライン４Ｕ、４DN及び４に沿つて
信号を発生する。回転方向に基き、信号発生器
PG１によりラインＸ及びＹに沿つて発生された
信号の各サイクルごとに４つのパルスがライン４
Ｕ又は４DNに沿つて発生される。ライン４に
沿つた信号はライン４DNに沿つた信号の補数で
ある。ライン４Ｕ及び４DNに沿つた信号は２つ
のノアゲートNA１及びNA２（モトローラ社の
MC14001又はその等価体）と関連してラインUD
に信号を発生する。

両方向性カウンタCN１は直列接続された３つ
の４ビツト２進アツプ―ダウン（可逆）カウンタ
BC１、BC２、BC３を備えている。両方向性カ
ウンタCN２は２つのかゝる４ビツト２進アツプ
―ダウンカウンタBC４及びBC５を備えている。
これらカウンタBC１乃至BC５の各々はモトロー
ラ社のMC14516又はその等価体である。図示さ
れた様に、各カウンタBC１乃至BC３の４本のデ
ータラインＰ１乃至Ｐ４の各々は接地電位に接続
されそしてこれら信号はラインIM１に沿つてカ
ウンタCN１に信号が印加された時に該カウンタ
CN１の出力ラインへ印加される。カウンタCN１
の８つの最上位出力ラインPP４乃至PP１１は両
方向性カウンタCN２を構成するカウンタBC４、
BC５各々のデータラインＰ１乃至Ｐ４に接続さ
れて示されている。これらのラインに沿つて印加
される信号はラインIM２に沿つてカウンタCN２
に信号が印加される時に該カウンタCN２の出力
ラインに印加される。カウンタBC１乃至BC５の
各々は良く知られている様に直列に接続されて示
されている。

第７図は本発明の別の実施例のブロツク図を示
している。この実施例はトランスジユーサ１０３
及び１０５各々に対応する信号発生器PG３及び
PG４を備えている。信号発生器PG３は２つのチ
ヤンネルに出力信号を発生し、該信号は出力ライ
ンＸ３及びＹ３に沿つて印加される。これらの信
号は第５図に関して説明したパルス発生器PG１
の出力ラインＸ及びＹに沿つて印加される信号に
類似している。更に信号発生器PG３はラインIM
３に沿つてインデツクス信号を発生し、該インデ
ツクス信号はシヤフト１０１の第１基準点が第１
角度位置にあるたびごとに第１レベルから第２レ
ベルへ移行しそしてシヤフト１０１の第１基準点
が第１角度位置から180゜回転されるたびに第２
レベルから第１レベルへ移行する。このインデツ
クス信号はラインＸ３及びＹ３に沿つて印加され
る信号と共にラインIM３に沿つて信号整調器
COND２へ印加される。

信号発生器PG４はラインIM４に沿つてインデ
ツクス信号を発生し、該インデツクス信号はシヤ
フト１０６の第２基準点が第２角度位置にあるた
びに第１レベルから第２レベルへと移行しそして
シヤフト１０６の第２基準点が第２角度位置から
180゜回転されるたびに第２レベルから第１レベ
ルへ移行する。このインデツクス信号はライン
IM４に沿つて信号整調器COND２へ印加され
る。

ラインＸ３、Ｙ３及びIM３に沿つて発生され
た信号発生器PG３の出力信号並びにラインIM４
に沿つて発生された信号発生器PG４の出力信号
は信号整調器COND２の回路へ印加され、そして
それにより発生された信号はライン３Ｑ１１、
IM３BSTB、Ｕ１０及び４XUDに沿つて両方向
性カウンタCN３へ印加される。更に信号整調器
COND２はラインBE、及びIM４BSTBに沿つ
てゲートXOR８及びNOG４並びに両方向性カウ
ンタCN４へ印加される信号をも発生する。ライ
ンＵ１０に沿つた信号は両方向性カウンタCN４
にも印加される。

シヤフト１０１の第１基準点の角度位置を表わ
すカウンタCN３の出力信号はライン３Ｐ４乃至
３Ｐ１１に沿つて印加される。カウンタCN３は
これが所定数のパルスの受け取りに応答してその
初期状態に復帰される時にラインCO３０に沿つ
てカウンタCN４に印加される桁上げ信号をも発
生する。この復帰は第５図及び６図のカウンタ
CN１に関して説明したのと同様に達成される。
ライン３Ｐ１１の信号はゲートNOG４にも印加
され、そしてラインに沿つて印加された信号
と共働してゲートNOG４から出力信号を発生
し、該出力信号はラインCO４０に沿つて全加算
器ADD１へ印加される。この全加算器ADD１は
ライン４Ｐ４乃至４Ｐ１０に沿つて両方向性カウ
ンタCN４へ印加される信号を発生する様に働
く。更にこの全加算器ADD１はライン４Ｐ１１
Ａに沿つてゲートXOR８に印加される信号をも
発生する。ゲートXOR８はライン４Ｐ１１Ａ及
びBEに沿つて該ゲートに印加された信号に応答
して出力信号を発生する様に作動し、該出力信号
はライン４Ｐ１１に沿つて両方向性カウンタCN
４へ印加される。

両方向性カウンタCN４はラインCO３０に沿つ
て印加された桁上げ信号に応答して、受け取つた
桁上げ信号の数を表わす出力信号をライン３Ｐ１
２乃至３Ｐ１９に発生する。ラインIM４BSTBに
沿つてカウンタCN４に印加される信号により、
該カウンタCN４は、全加算器ADD１及びゲート
XOR８からライン４Ｐ４乃至４Ｐ１１に沿つて
加えるようにさせられる。

第８Ａ図に示されているのは信号整調器COND
２を構成する回路素子である。この信号整調器
COND２はフエアチヤイルド社の“Dual
Differential Line Receivers”型式AM9615又は
その等価体である複数個のバツフア増巾器Ｂ１、
Ｂ２、Ｂ３、Ｂ４を備えており、該増巾器は各々
ラインＸ３、Ｙ３、IM３及びIM４に沿つて印加
されたパルス発生器PG３及びPG４からの信号を
受け取る。増巾器Ｂ１及びＢ２は良く知られてい
る様にラインＸ３及びＹ３に沿つて印加された信
号の各サイクルごとにラインＸ３Ｂ及びＹ３Ｂに
各々パルスを発生する。増巾器Ｂ３及びＢ４はラ
インIM３及びIM４各々に沿つて印加された各信
号に対してラインIM３Ｂ及びIM４Ｂにパルスを
発生する。又、信号整調器COND２にはRCA社
の型式CD4076BE又はその等価体である複数個の
“COS／MOS ４ビツトＤ型レジスタ”DIC１及
びDIC２も含まれている。これらユニツトDIC１
及びDIC２はラインＸ３Ｂ、Ｙ３Ｂ、及びライン
IM３Ｂ、IM４Ｂに沿つて印加される信号に応答
して各々ラインＸ３、Ｂ１、Ｘ３Ｂ２、Ｙ３Ｂ
１、Ｙ３Ｂ２及びラインIM３Ｂ１、IM３Ｂ２、
IM４Ｂ１、IM４Ｂ２に信号を発生する様に用い
られる。

又、第８Ａ図及び第８Ｂ図にはモトローラ社の
“Quad Exclusive OR Gate”型式MC14507又は
その等価体である複数個の排他的オアゲート
XOR１乃至XOR８と、モトローラ社の“Quad
Two Input Nand Gate”型式MC14011又はその
等価体である複数個のナンドゲートNND２乃至
NND３と、モトローラ社の“Quad Two Input
NOR Gate”型式MC14001又はその等価体である
複数個のノアゲートNOG１乃至NOG４と、モト
ローラ社の“Hex Inverter”型式MC14049又は
その等価体である反転増巾器IA３乃至IA５とが
図示されている。

レジスタDIC２からラインIM３Ｂ１及びIM３
Ｂ２に沿つた信号は排他的オアゲートXOR１
（第８Ａ図）に印加され、該ゲートはカウンタ
BUD１乃至BUD３（第８Ｂ図）に印加される出
力信号を有している。

発振器OSC２は周波数131KHzのパルスを発生
する自走式のものであり、上記パルスはライン
CLO１及び１に印加される。ライン１
のパルスはラインCLO１のパルスの補数であ
る。ラインCLO１はカウンタBUD１乃至BUD５
（第８Ｂ図）へ接続される。ライン１はレジ
スタDIC１へ接続される。信号発生器PG３の最
高速度に於けるラインＸ３及びＹ３に沿つた信号
の各1/4サイクル中に少くとも４つのパルスがラ
インCLO１に沿つて発生され、以下で説明する
装置がかゝる各サイクルによつて４つのパルスを
発生できる様にする。

第８Ａ図には排他的オアゲートXOR３も示さ
れており、該ゲートはレジスタDIC１からライン
Ｘ３Ｂ１及びＹ３Ｂ２に沿つて印加された信号を
受け取つて信号を発生し、該信号はモトローラ社
の型式MC14028又はその等価体である２進化10
進―10進デコーダBCD３の入力Ｂへ印加され
る。更にこのデコーダBCD３はユニツトDIC１か
ら各々ラインＹ３Ｂ１及びＸ３Ｂ２に沿つて入力
Ａ及びＣに印加される信号も受け取る。図示され
た様に、ユニツトBCD３の第１及び第４出力ラ
インからの信号はノアゲートNOG１の入力に印
加されそしてユニツトBCD３の第２及び第７出
力ラインからの信号はノアゲートNOG２の入力
に印加される。これらのノアゲートBOG１及び
NOG２によつて発生された信号はラインＸ３Ｂ
及びＹ３Ｂに沿つて印加された信号の４倍である
信号をライン４XU及び４XDに沿つて発生するた
めに各々ライン４及び４に沿つて反転増巾
器IA３及びIA４へ印加される。ライン４の信
号はナンドゲートNND２の１方の入力にも印加
され、該ナンドゲートはその他方の入力がライン
Ｄ１０へ接続され、そしてラインＵ１０に沿つて
カウンタCN３及びCN４へ印加される２進信号を
発生する。同様に、ナンドゲートNND３はライ
ン４及びＵ１０に沿つて印加される信号を有
し、そしてラインＤ１０に信号を発生する。

ノアゲートNOG３はライン４XU及び４XDに
沿つて印加される信号を合成しそしてカウンタ
CN３を構成する３つの２進アツプ―ダウンカウ
ンタBUD１、BUD２及びBUD３（第８Ｂ図）の
第１のカウンタの入力へライン４XUDに沿つて
信号を印加し、各カウンタはモトローラ社の型式
MC14516又はその等価体である。第８Ａ図に示
された様に、排他的オアゲートXOR５はライン
IM３Ｂ２及びＤ１０に沿つて印加される信号を
受け取りそして排他的オアゲートXOR６の１方
の入力に印加される信号をその出力ラインに発生
し、該排他的オアゲートXOR６の他方の入力は
接地されている。この排他的オアゲートXOR６
はカウンタCN３（第７図及び第８Ｂ図）に接地
された出力ライン３Ｑ１１を有している。カウン
タCN３（第８Ｂ図）は残りの入力ライン３Ｑ０
乃至３Ｑ１０は各々接地されている。

両方向性カウンタCN３はラインCO３０によつ
てカウンタCN４へ直列に接続され、該カウンタ
CN４は１対の直列接続されたアツプ―ダウンカ
ウンタBUD４及びBUD５を備えている。このア
ツプ―ダウンカウンタBUD４及びBUD５の各々
もモトローラ社の型式MC14516又はその等価体
である。シヤフト１０１の第１基準点の角度位置
を表わす信号をライン３Ｐ０乃至３Ｐ１１に発生
するに加えて、カウンタCN３は８つの最上位ビ
ツトをライン３Ｐ４乃至３Ｐ１１に沿つて２進全
加算器ADD１へ印加する。

２進全加算器ADD１はモトローラ社の型式
MC14008又はその等価体である２つの直列接続
された“４ビツト全加算器”ADD Ａ及びADD
Ｂを備えている。第８Ｂ図に示された様に、全加
算器ADD１のデータ入力Ａ１乃至Ａ８は接地さ
れている。全加算器ADD１はノアゲートNOG４
の出力からラインCO４０に沿つて印加された桁
上げ信号を有している。ノアゲートNOG４はラ
イン３Ｐ１１及びに沿つて印加される信号を
受け取る。ラインに沿つて印加される信号は
インバータIA５によつて発生されそしてライン
IM４Ｂ２及びＤ１０に沿つて排他的オアゲート
XOR７（第８Ａ図）に印加された信号に応答し
て該ゲートにより発生された信号の補数である。

ラインIM４BSTBに沿つて印加されたパルス信
号に応答してカウンタCN４はライン３Ｐ１２乃
至３Ｐ１９に対応信号が既に存在していないなら
ば、ライン４Ｐ４乃至４Ｐ１１に沿つて受け取つ
た信号をライン３Ｐ１２乃至３Ｐ１９へ印加する
様に作動する。ラインBE及び４Ｐ１１Ａに沿つ
て印加された信号に応答して排他的オアゲート
XOR８により発生されたライン４Ｐ１１の信号
及び全加算器ADD１から直接得られたライン４
Ｐ０乃至４Ｐ１０上の残りの信号がシヤフト１０
１の第１基準点の回転数を２進形態で表わす。

本発明の全ての実施例の作動を理解するため、
各々の作動について以下に説明する。従つて、第
２図、第３図及び第４図に示された第１の実施例
によつて作られた構成体のシヤフト１０１及び１
０６の第１及び第２基準点が各々第１及び第２角
度位置にあるものと仮定すれば、トランスジユー
サ１０３及び１０５に対応する２進エンコーダ
各々は零に等価なグレイコード出力を発生する。
前記説明より、シヤフト１０１のエンコーダはそ
の関連ギヤ１０２が２５５の歯に亘り即ち360゜
に亘り回転するごとに2048個の別々の11ビツト信
号を発生するという事が明らかであろう。シヤフ
ト１０６のエンコーダもそのギヤ１０４が360゜
に亘つて回転するたびに2048個の別々の出力信号
を発生する。然し乍らこのギヤは歯数が256個で
あり、ギヤ１０２がその255個の歯に亘つて回転
するたびにギヤ１０４も255個の歯に亘つて回転
し、これはギヤ１０４に対する360゜よりも１つ
の歯分だけ小さい。その結果、シヤフト１０６の
エンコーダはシヤフト１０１が回転するたびにシ
ヤフト１０１のエンコーダよりも８個少ない出力
信号を発生する。

上記説明より、シヤフト１０１及び１０６のエ
ンコーダからの出力信号は別々の性質であるか
ら、エンコーダからの信号はシヤフト１０１の第
１基準点が第１角度位置にある時以外は互いに同
期ずれして発生されるという事も理解されよう。
エンコーダの信号発生間のこのような非同期状態
を補償して、シヤフト１０１の基準点の角度位置
の正しい指示が該シヤフトの各回転中に該シヤフ
トの各位置において発生されるようにしている。
この点詳述するに、２つのエンコーダデイスクか
らの信号は、同時には、すなわち同期しては与え
られない。従つて、第１シヤフトの回転数を指示
する単一の出力信号を与えるには、それら２つの
デイスクの回転時にそれらの２つのデイスクによ
つて与えられる２つの信号の発生の非同期状態を
なんらかの手段にて補償しなければならない。す
なわち、非同期的に発生される２つの信号から瞬
時的に単一の出力信号を発生することはできな
い。従つて、カウンタ等の動作に関して後述する
ように、それらデイスクの回転によつて発生され
る信号をホールド（記憶）するように作用するな
んらかの信号記憶手段を施さねばならない。この
実施例がシヤフト１０１の第１基準点の角度位置
の正確な指示をいかにして与えるかが理解される
ようにするため、次に述べる作動はシヤフト１０
１の１つの特定の位置に於いて生じるものとして
説明する。

ギヤ１０４はギヤ１０２が回転するたびにギヤ
１０２よりも１つの歯分だけ移動が少ないので、
第１及び第２基準点が第１及び第２角度位置に各
各ある状態で両シヤフトが回転を開始されたとす
れば、シヤフト１０１が各次々に回転する際にシ
ヤフト１０６の第２基準点の角度位置はシヤフト
１０１の第１基準点の角度位置に次第に遅れると
いう事が理解されよう。この遅れ角度は各回転に
対して同じ量で増加し、従つてシヤフト１０１の
回転数を表わす。

第３図及び第４図の実施例がシヤフト１０１の
第１基準点の角度位置をいかにして指示するよう
に作動するかを理解するため、シヤフト１０１及
び１０６は第１及び第２基準点が各々第１及び第
２角度位置にある状態で回転を開始されるものと
仮定する。そして、ある瞬時において、シヤフト
１０１はある特定の回転位置にあり、このとき、
その第１基準点は、第１角度位置から８分の７回
転以上離れていたものと仮定する。

このような条件の下で、この特定の回転にある
シヤフト１０１の第１基準点の角度位置をグレイ
コードで表わす信号がレジスタAREGへのライン
EA０乃至EA１０に印加される。これと同時に、
シヤフト１０６の第２基準点の位置をグレイコー
ドで表わす信号が選択スイツチSWBへのライン
EB０乃至EB１０へ印加される。又、タイミング
信号発生器TSIGがラインCLOAに沿つて丁度新
たなパルスを発生しており且つラインMAに沿つ
た対応パルスはまだ発生されていないと仮定す
る。その結果、ラインMBにはパルスがなお現わ
れておりそしてスイツチSWBはEB０乃至EB１０
に沿つた信号をラインBG０乃至BG１０へ印加す
る。従つてラインCLOAに沿つたパルスが発生さ
れそしてレジスタBREGのＤ型フリツプ―フロツ
プがラインBG０乃至BG１０に沿つた信号をライ
ン０乃至１０に沿つて生じさせた時には、
シヤフト１０６の第２基準点の角度位置を表わす
信号がグレイコード―２進コードコンバータ
BCONの１組の入力へ印加される。従つてタイミ
ング信号発生器TSIGがラインMAに沿つてパル
スを発生するに充分な時間が経過した時にコンバ
ータBCONはシヤフト１０６の第２基準点の角度
位置を２進コードで表わす信号をラインＢ０乃至
Ｂ１０に沿つて発生する。

ラインMAに沿つてパルスが発生される際には
タイミング信号発生器TSIGがラインCLOBに沿
つたパルスをも発生する。ラインCLOBに沿つて
印加されるパルスに応答してレジスタAREGのＤ
型フリツプ―フロツプはラインEA０乃至EA１０
に沿つて印加される11個のグレイコード信号ビツ
トををラインAG０乃至AG１０に発生せしめる。
更にラインEA３及びEA１０に沿つて印加される
信号の補数がライン３及び１０に沿つて発
生される。シヤフト１０１の第１基準点の角度位
置をグレイコードで表わした信号の３つの下位ビ
ツトがラインAG０乃至AG２に沿つてグレイコー
ド―２進コードコンバータACONに印加される。
これらの信号ビツトと、ライン３に沿つてコ
ンバータACONに印加された第４番目の下位ビツ
トの補数とが、グレイコード４つの下位ビツトに
対応する２進コードの４つの下位ビツトの補数を
ライン０乃至３に沿つて与える。シヤフト
１０１のエンコーダによつて発生された７つの上
位グレイコードビツトはラインAG４乃至AG１０
に沿つてコンバータACONへ印加されてライン
CA４乃至CA９に沿つて第５乃至第10番目の上位
ビツトを２進コードで発生し、これらは上記グレ
イコード位置信号の同様のビツトに対応するもの
である。第11即ち最上位ビツトはグレイコードか
ら２進コードへ変換される必要はない。というの
は、このビツトは両コードに於いて常に同じであ
るからである。ラインAG１０に沿つたこの最上
位ビツトとラインCA４乃至CA９に沿つた次の６
つの上位ビツトとがゲートGAAへ印加され、該
ゲートはラインMAに沿つたパルスが存在する場
合にはシヤフト１０１の第１基準点の位置を表わ
す信号の７つの上位ビツトの補数を２進コードで
ライン４乃至１０に発生する。

同時にライン０乃至３に沿つた信号が選
択スイツチSWAに印加され、該スイツチはライ
ンMBに沿つたパルスが存在せず且つラインMA
に沿つたパルスが存在する場合にシヤフト１０１
の第１基準点の位置を示す２進コード信号の４つ
の下位ビツトの補数を表わしているこれら４つの
信号を出力ライン０乃至３へ転送する。シヤ
フト１０１の第１基準点の位置を示す11個の２進
コード信号ビツトの補数がライン０乃至１０
に沿つて減算器SUBTの第２組の入力に印加され
る。前記したように、減算器SUBTはこの時には
その他方の組の入力に於いてラインＢ０乃至Ｂ１
０に沿つて２進コード信号をも受け取りつつあ
る。これらの信号はシヤフト１０６の第２基準点
の角度位置を表わしている。ラインMBに沿つた
パルスが存在しない場合には減算器SUBTは加算
回路として働いてラインＢ０乃至Ｂ１０に沿つた
信号をライン０乃至１０に沿つた信号に加算
する。上記で説明したように、ライン０乃至
１０に沿つた信号はシヤフト１０１の第１基準点
の角度位置を表わす２進信号の補数である。従つ
て減算器SUBTはシヤフト１０６の第２基準点の
角度位置を表わす信号とシヤフト１０１の第１基
準点の角度位置を表わす信号との間の差を表わす
２進信号、即ちシヤフト１０６の第２基準点の角
度位置がシヤフト１０１の第１基準点の角度位置
よりも遅れる角度を表わす２進信号をラインＳ０
乃至Ｓ１０に発生する。

上記で仮定された状態でもあるようにシヤフト
１０１が回転の最後の1/8の部分内にある状態で
は、２つのエンコーダによる信号の発生間の非同
期状態がラインＳ０乃至Ｓ１０に沿つた差信号を
してシヤフト１０１の誤つた回転数を指示せしめ
る。これはこの位置に於いてシヤフト１０６のエ
ンコーダが信号を発生する前にシヤフト１０１の
エンコーダがそれに対応する信号を発生する時シ
ヤフト１０１のエンコーダはシヤフト１０１のこ
の回転に於いてシヤフト１０６のエンコーダより
も８つ多くの信号を発生しているために生じる。
前記の説明より、８つの信号がギヤ１０４の１つ
の歯分に等しいという事を理解すべきである。従
つてこれらの８つの信号はシヤフト１０６の第２
基準点がシヤフト１０１の第１基準点よりももう
１つの全回転に等しい角度だけ遅れているという
事を示している。これは回転が完了する前に生じ
るので、減算器SUBTに印加された２つの信号間
の差が第１角度位置を通り越すシヤフト１０１の
第１基準点の回転数を不正確に指示させないよう
にしなければならない。スイツチSWB、レジス
タBREG、コンバータBCON、減算器SUBT及び
スイツチSWAはラインMBに沿つたパルスが存在
する間は補償回路として働いて、かかる時間中に
正確な指示が発せられるようにする。

この補償機能を達成するため、ラインＳ０乃至
Ｓ１０に沿つた減算器SUBTからの出力信号がス
イツチSWBの第２組の入力に印加される。従つ
て、ラインMBに沿つたパルスを受け取る前であ
つて且つラインMAに沿つたパルスが印加され続
ける間には、スイツチSWBの出力ラインBG０乃
至BG１０はこれらに沿つて減算器SUBTからの
遅れ角度信号が印加されている。ラインMAに沿
つたパルスの終了の際にラインCLOAに沿つてパ
ルスが発生される時はレジスタBREGの11個のＤ
型フリツプ―フロツプがこの遅れ角度信号の補数
をライン０乃至１０に沿つて印加せしめ
る。これらの信号はコンバータBCONに印加さ
れ、該コンバータはラインMAに沿つたパルスが
存在しない場合は選択スイツチとして働き、これ
ら補数信号をラインＢ０乃至Ｂ１０へ転送する。

ラインMAに沿つたパルスが終わりそしてライ
ンMBに沿つたパルスが始まつているので、ゲー
トGAAは禁止され、従つて各ライン４乃至
１０はこれに沿つて２進１が印加される。更に、
ラインMBに沿つたパルスに応答して、スイツチ
SWAはラインＥ１＋、１０、９、及び
８の入力信号を選択しそしてこれら信号をその出
力ライン０乃至３へ転送する。ライン
８、９及び１０に沿つた信号はシヤフト１
０１の第１基準点の位置を示す２進数の３つの最
上位ビツトの補数を表わしている。シヤフト１０
１の各々の回転中にその第１基準点が回転の最後
の1/8を通り越してその第１角度位置へ向つて移
動しつつある時に、これら３つの最上位ビツトを
表わす信号は、MAパルス中に発生された遅れ角
度信号から減算された時に２つのエンコーダから
の信号の発生間の非同期状態が不正確な位置指示
を生じる遅れ角度信号を発生しない様に充分な大
きさの補償信号を含んでいる。この減算は、ライ
ン１０乃至４に沿つた２進信号と、ラインＥ
１＋の２進１信号から生じるライン３に沿つた
２進信号と、第１基準点の位置を表わす２進コー
ド信号の３つの最上位ビツトの補数を示すライン
０乃至２に沿つた信号とを、減算器SUBTの
関連した組の入力に印加する事に依つて達成され
る。これらの信号が減算器の１方の組の入力に印
加され且つ遅れ角度信号の補数がラインＢ０乃至
Ｂ１０に沿つて他方の組の入力に印加される状態
では、減算器SUBTはラインMBに沿つたパルス
が存在する間に遅れ角度信号と補償信号との間の
差をラインＳ０乃至Ｓ１０に沿つて発生する。ラ
インＳ３乃至Ｓ１０に沿つた８つの上位ビツトは
レジスタ２STOの８つのＤ型フリツプ―フロツ
プに印加される。ラインCLOBに沿つて次のパル
スが発生されると、これらフリツプ―フロツプは
ラインＲ１１乃至Ｒ１８に沿つて出力信号を発生
し、該出力信号はシヤフト１０６の第２基準点の
角度位置がシヤフト１０１の第１基準点の角度位
置より遅れたギヤ１０４の歯数（整数）の正確な
指示である。上記で説明した様に、これは第１基
準点及び第２基準点が各々同時に第１及び第２角
度位置にあるという上記で仮定した初期状態から
シヤフト１０１の第１基準点が第１角度位置を通
つて回転した回転数を示している。ラインＲ１１
乃至Ｒ１８の８ビツトによつて表わされた２進数
がラインＲ０乃至Ｒ１０の11ビツトと合成された
時はシヤフト１０１の第１基準点の角度位置及び
シヤフト１０１の回転数を表わすデジタル数が発
生される。

ラインMBに沿つたパルスが終わりそしてライ
ンMAに沿つたパルスがラインCLOBに沿つたパ
ルスの発生と実質的に同時に始まるが、減算器
SUBTの作動時間は、ラインMBに沿つたパルス
の終了に応答して補償された遅れ角度信号から補
償されない信号へとこの出力を切り換える際に補
償された信号がレジスタ２STOの８つのＤ型フ
リツプ―フロツプによる出力としてラインＲ１１
乃至Ｒ１８に沿つて発生されるに充分な程ゆつく
りであるという事を理解すべきである。

シヤフト１０１の第１基準点の角度位置を示す
ために第５図及び６図の実施例がいかに作動する
かを理解するため、シヤフト１０１及び１０６の
第１及び第２基準点がこれらの第１及び第２角度
位置にあり且つパルス発生器PG１及びパルス発
生器PG２がラインIM１及びIM２に沿つて同時に
それらのインデツクスパルスを発生しているもの
と仮定する。又、シヤフト１０１の角度回転が増
加するにつれて２進カウンタCN１及びCN２がそ
れらのカウンタを増加する様な方向にシヤフト１
０１及び１０６が回転しているものと仮定する。
前記した説明より、シヤフト１０１の各回転に対
してパルス発生器PG１がラインＸ及びＹの各々
に1024個の電気パルスを発生するという事は明ら
かであろう。又、カウンタCN１及びCN２のカウ
ントを増加する様にシヤフト１０１が回転する状
態では、上記した様にラインＹに沿つたパルスが
ラインＸに沿つたパルスよりも進む。

発振器OSCによつてラインCLO及びに沿
つた発生されるパルスは、パルス発生器PG１が
回転する最高速度に対し、ラインＸに沿つて発生
された各パルスとラインＹに沿つて発生された各
パルスとの間に少くとも４つのパルスがライン
CLO及びの各々に現われる様な関係になつ
ているという事を理解されたい。その結果、ライ
ンＸ及びＹに沿つた各パルスに対しＤ型フリツプ
―フロツプ１Ｘ、２Ｘ及び１Ｙ、２Ｙは各々のラ
インＸ１、Ｘ２、Ｙ１、Ｙ２に沿つて出力信号を
発生する。これらの出力信号は排他的オアゲート
NO１、NO２、NO３に印加され、該ゲートの出
力は次いでデコーダBCDの３つの入力に印加さ
れる。ＹチヤンネルのパルスがＸチヤンネルのパ
ルスよりも90゜進んで発生される状態では信号が
ラインＹ１、Ｙ２、Ｘ１及びＸ２に沿つてその順
序で印加される。ラインＹ１に沿つたパルス発生
は排他的オアゲートNO１をしてデコーダBCDの
Ａ入力へ信号を印加せしめる。それによつてデコ
ーダの出力１に対応信号が現われる。これは関連
ノアゲート及びインバータゲートU₁及びU₂へ送
られそしてライン４Ｕに沿つてパルスを発生せし
める。同様に、ラインＹ２に沿つたパルスの発生
は排他的オアゲートNO２をしてデコーダBCDの
入力Ｂへ信号を印加せしめるがこの時には何ら作
用が生じない。というのは、該デコーダのＡ及び
Ｂ入力に入力信号が印加された時に出力信号を発
生するデコーダBCDの出力３が回路接続されて
いないからである。ラインＸ１に沿つたパルスの
発生は排他的オアゲートNO３をしてデコーダ
BCDのＣ入力へ信号を発生させる。入力Ａ、Ｂ
及びＣに入力信号がある状態ではデコーダBCD
はその７出力に出力信号を発生する。これは関連
ノアゲート及びインバータゲートU₁及びU₂へ印
加されそしてライン４Ｕに沿つて第２パルスを発
生する。

ラインＸ２に沿つて印加されたパルスが排他的
オアゲートNO１、NO２、NO３に印加される時
は各々が出力信号の発生を終わらせる。その後、
ラインに沿つて印加されたクロツクパルス
がＤ型フリツプ―フロツプ１ＹをしてラインＹ１
のパルス信号を除去せしめる。これは排他的オア
ゲートNO１をして再び信号をデコーダBCDの入
力Ａに印加せしめる。上記した様に、これはライ
ン４Ｕに沿つてパルスを発生せしめる。同様にラ
インＹ２及びＸ１に沿つたパルス信号の除去がデ
コーダBCDの出力７から信号を発生せしめそし
て別のパルスがライン４Ｕに沿つて発生される。
この様にしてラインＸ及びＹに沿つて発生された
信号の各サイクルがライン４Ｕに沿つて４つのパ
ルスを発生し、従つて上記で仮定した方向の信号
発生器PG１の各回転がライン４Ｕに沿つて4096
個のパルスを発生する事になり、これはギヤ１０
２の１つの歯に等価な各角度回転に対して16個の
かゝるパルスが発生される事を意味する。

ライン４Ｕに沿つた各パルスはノアゲートNA
１及びNA２をしてラインUDに対応パルスを発生
せしめる。ラインUDに沿つたこれらのパルスは
良く知られている様に、ライン４Ｕに沿つたパル
スによつて排他的オアゲートNO４からカウンタ
BC１への入力CT１へパルスが印加されるたびに
２進アツプ―ダウンカウンタBC１乃至BC５がそ
れらのカウントを増加できる様にする。

カウンタBC１の入力Ｃ１１へ印加されるパル
ス数に基き、そして手前のカウンタBC１及びBC
２が一杯になるにつれてカウンタBC２及びBC３
の対応入力Ｃ１２及びＣ１３に印加されるパルス
数に基き出力がラインPP０乃至PP１１に沿つて
印加される。ライン４Ｕに沿つて4096個のパルス
が発生されると、カウンタBC１乃至BC３が全て
一杯となり、その結果カウンタBC３のCO３出力
に出力が発生される。これはラインを経てカ
ウンタBC４の入力CI４へ印加され、該カウンタ
BC４はカウンタBC５と共に、入力CI４へライン
に沿つて印加された入力の数に基いてライン
PP１２乃至PP１９に出力信号を発生する。

シヤフト１０１の第１基準点が第１角度位置へ
戻るたびに、カウンタBC１乃至BC３がラインPP
０乃至PP１１に零カウントを生じるところのそ
れらの初期状態に復帰される様に4096個のパルス
がライン４Ｕに発生される。シヤフト１０１の第
１基準点が第１角度位置へ戻つた際には１つ或い
はそれ以上のパルスがカウントされていないにも
拘わらずカウンタBC１乃至BC３がそれらの初期
状態に復帰される様にするため、シヤフト１０１
の第１基準点が第１角度位置にある時にインデツ
クスパルスがラインIM１に沿つて発生される。
このインデツクスパルスはラインIM１に沿つて
各カウンタBC１乃至BC３のＰ圧入力へ印加さ
れ、そしてこれらカウンタがまだ初期状態にない
場合には各カウンタのラインＰ１乃至Ｐ４の接地
電位をその出力ラインPP０乃至PP１１へ連送せ
しめてこれらカウンタをそれらの初期状態へ復帰
せしめる。

明らかな様に、ギヤ１０４の方がギヤ１０２よ
りも歯が１つ多いのでシヤフト１０１の各々の回
転の際は、その基準点の角度位置がシヤフト１０
６の第２基準点の角度位置よりも次第に進む。特
に、シヤフト１０６の第２基準点がその第２角度
位置へ戻りそして信号発生器PG２がラインIM２
に沿つてインデツクスパルスを発生するたびに、
シヤフト１０１の第１基準点はギヤ１０２の厳密
に１つの歯分だけ第１角度位置を越える。この作
用は蓄積的であり、そして４つの出力信号ビツト
を各々が与える２進カウンタBC１乃至BC３の構
成と、ギヤ１０２の１つの歯分に等価な16個のパ
ルスがシヤフト１０１の各角度回転に対してライ
ン４Ｕに印加されるという事とによつて、信号発
生器PG２のインデツクスパルスがラインIM２に
沿つて印加されるたびに、カウンタBC２及びBC
３はシヤフト１０１の第１基準点が最後に第１角
度位置にあつてからギヤ１０２が回転した歯数に
等価な数を含む。この数はシヤフト１０１の回転
数に等価である。この数はラインIM２に沿つた
第２インデツクスパルスをカウンタBC４及びBC
５のPE入力に印加する事によつてカウンタBC４
及びBC５の出力ラインPP１２乃至PP１９に転送
せしめられる。というのは、良く知られている様
に、かゝるパルスの印加がラインPP４乃至PP１
１の信号をラインPP１２乃至PP１９へ転送する
様に作動して、これらラインPP１２乃至PP１９
に対応信号が既に存在しない場合に該信号がこれ
らラインに沿つた現われる様にするからである。

上記説明より、カウンタBC３からラインに
沿つて印加された桁上げ信号をカウンタBC４及
びBC５が適正にカウントし損じたとすれば、カ
ウンタBC４及びBC５のカウントはシヤフト１０
６の第２基準点がその第２角度位置へ戻るのに応
答して信号発生器PG２がそのインデツクスパル
スを発生するや否や補正されるという事は明らか
であろう。同様にシヤフト１０１の回転において
電源が失なわれたとすれば、第１及び第２インデ
ツクスパルスの両方がシヤフト１０１の第１基準
点の角度位置の正しい指示と同期して発生された
点からのシヤフト１０１の全回転数の正しい指示
が、電源が回復した後のラインIM１に沿つた第
１インデツクスパルスの第１の発生に続いてライ
ンIM２に沿つて第２インデツクスパルスが第１
に発生される際に発生される。

シヤフト１０１及び１０６の回転に応答してカ
ウンタがストアされた数を減少する様なこの実施
例の作動はライン４DNに沿つたパルスの発生に
応答して生じ、このパルスはライン４Ｕに沿つて
印加されるパルスと同様に、ラインＸの信号がラ
インＹの信号より進むのに応答して発生される。
この作動中はカウンタBC１乃至BC５はライン
UDに沿つたパルスの不存在に応答してそれらの
カウントを減少する。これらの動作は前記の説明
を考慮する事によつて当業者に明らかであり、説
明を簡潔にするためここでは詳細に説明しない。

シヤフト１０１の第１基準点の角度位置を表わ
すために第７図、第８Ａ図及び第８Ｂ図の実施例
がいかに作用するかを理解するため、シヤフト１
０１及び１０６の第１及び第２基準点が各々それ
らの第１及び第２角度位置にあるものと仮定す
る。又、シヤフト１０１及び１０６の基準点の位
置を上記の様に仮定した事により、２進１により
表わされる第１論理レベルから２進零により表わ
される第２論理レベルへと同時に移行される信号
を信号発生器PG３及びPG４が発生するものと仮
定する。更に、ラインIM３に沿つて印加される
信号はシヤフト１０１の第１基準点がその第１角
度位置から時計方向に180゜回転されるまでその
２進零レベルのまゝでありそしてラインIM４に
沿つて印加される信号はシヤフト１０６の第２基
準点がその第２角度位置から反時計方向に180゜
回転されるまでその２進零レベルのまゝであり、
シヤフト１０１及び１０６のこれら180゜の位置
においてはラインIM３及びIM４に沿つて印加さ
れる信号が２進１により表わされる論理レベルへ
移行されるものと仮定する。ギヤ１０２はギヤ１
０４よりも歯数が１つ少ないので、シヤフト１０
６の第２基準点はシヤフト１０１の第１基準点に
次第に遅れる様になりそしてこの作用はシヤフト
１０１の各回転に伴なつて蓄積されるという事が
理解されよう。

シヤフト１０１が360゜の各回転に亘つて回転
する時に信号発生器PG３はラインＸ３及びＹ３
の各々に1024サイクルの電気信号を印加し、そし
てシヤフト１０１が時計方向に回転する時はライ
ンＹ３に印加される信号がラインＸ３に印加され
る信号よりも90゜だけ進むものと仮定する。シヤ
フト１０１が360゜の各回転に亘つて反時計方向
に回転される時にも信号発生器PG３はラインＸ
３及びＹ３の各々に1024サイクルの信号を印加す
るが、この場合はラインＹ３に印加される信号が
ラインＸ３に印加される信号よりも90゜だけ遅れ
るという事が理解されよう。ラインＸ３及びＹ３
に沿つて印加される信号のこの位相関係から、信
号整調器COND２はシヤフト１０１が回転される
時のシヤフト１０１の回転方向を決定し、そして
シヤフト１０１が上記で仮定した時計方向に回転
するのに応答して以下で述べる様にナンドゲート
NND２の出力に２進１信号パルスを発生する。
これらの信号はラインＵ１０に沿つて印加され、
シヤフト１０１の角度位置が時計方向に回転され
る時にライン４XUDに沿つてカウンタCN３に印
加されるパルスに応答して両方向性カウンタCN
３及びCN４にそれらのカウントを増加させる。
シヤフト１０１の上記で仮定した回転が反転され
た場合にはラソンＹ３に沿つて印加される信号が
ラインＸ３に沿つて印加される信号より遅れる事
によつてナンドゲートNND２が２進零レベル信
号をカウンタCN３及びCN４へ印加させる事にな
りそしてこれらカウンタにストアされたカウント
はライン４XUDに沿つてカウンタCN３に印加さ
れるパルスに応答して減少される事になろう。

初めに仮定された位置により、２進零レベル信
号がラインIM３及びIM４に沿つて各々反転差動
増巾器Ｂ３及びＢ４（第８Ａ図）の入力へ印加さ
れ、該増巾器はラインIM３Ｂ及びIM４Ｂに沿つ
てレジスタDIC２へ２進１信号を印加する。シヤ
フト１０１がその初めに仮定された位置から回転
する前は、ライン４XU及び４XDに信号が存在せ
ず、従つて排他的オアゲートXOR４の出力は２
進零でありそしてラインIM３Ｂ及びIM４Ｂの信
号はレジスタDIC２へクロツクされない。従つて
２進零がラインIM３Ｂ１、IM３Ｂ２、IM４Ｂ
１、IM４Ｂ２に沿つて排他的オアゲートXOR１
及びXOR２へ印加され、該ゲート各々は２進零
信号を発生する。

シヤフト１０１が時計方向に回転を始める前は
信号発生器PG３がラインＹ３に沿つた信号の第
１サイクルのうちの負の半分を反転差動増巾器Ｂ
２の入力に与える。これはこの増巾器をして２進
１信号をデータラインＹ３Ｂに沿つてレジスタ
DIC１に印加せしめる。レズスタDIC１はライン
Ｙ３Ｂのこの信号とライン１に沿つたクロ
ツクパルスとに応答してラインＹ３Ｂ１に信号を
発生し、該信号は２進―10進コンバータBCD３
へ印加される。この信号はコンバータBCDの１
出力から２進１出力信号を発生せしめ、これはノ
アゲートNOG１の関連入力に印加される。該ノ
アゲートはライン４に沿つて２進零を発生
し、これはインバータIA３へ印加されて該イン
バータに２進１信号をライン４XUに発生させ
る。ライン４XUに沿つた各２進１信号はナンド
ゲートNND２に印加され、該ゲートをして２進
１信号をラインＵ１０に印加せしめる。ライン４
XUに沿つた各２進１信号は排他的オアゲート
XOR４へも印加される。これらの中で１番初め
はレジスタDIC２へ印加され、レジスタDIC２を
してラインIM３Ｂ及びIM４Ｂの２進１信号に応
答して、ラインIM３Ｂ１及びIM４Ｂ１に２進１
信号を発生せしめる。ラインIM３Ｂ１及びIM４
Ｂ１のこれらの２進１信号は排他的オアゲート
XOR１及びXOR２へ印加され、該ゲートは各々
ラインIM３BSTB及びIM４BSTBに２進１信号を
発生する。

ライン４XUに沿つた２進１信号はノアゲート
NOG３にも印加されてライン４XUDに沿つて２
進１信号を発生せしめ、該信号はカウンタBUD
１の入力CIN１へ印加される。然し乍らこの信号
はこの時には作用を及ぼさない。というのは、カ
ウンタBUD１及至BUD３のＰ_E入力へラインIM
３BSTBに沿つて印加された２進１信号が、ライ
ン３Ｑ０乃至３Ｑ１０の各々に印加された接地即
ち２進零信号をライン３Ｐ０乃至３Ｐ１０へ印加
せしめるからである。同時に、ラインIM３Ｂ２
及びＤ１０に沿つて排他的オアゲートXOR５へ
印加された２進零信号により、ライン３Ｑ１１に
沿つて２進零信号も印加される。ライン３Ｑ１１
に沿つたこの信号はラインIM３BSTBに沿つて印
加される２進１信号に応答してカウンタBUD３
によつてライン３Ｐ１１へ転送される。

ライン４Ｐ４乃至４Ｐ１１ＡはラインCO４０
に沿つた入力信号が２進零状態にある事によりラ
イン３Ｐ４乃至３Ｐ１１に沿つて印加された信号
を加算器ADDA及びADDBから受け取る。この状
態はライン３Ｐ１１を経てノアゲートNOG４へ
２進零信号が印加され且つラインに沿つてノ
アゲートNOG４へ２進１信号が印加されること
によつて存在する。この後者の信号はラインIM
４Ｂ２及びＤ１０に沿つて２進零信号を排他的オ
アゲートXOR７へ印加する事によつて２進１状
態となる。従つてラインBEに沿つた信号は２進
零状態である。この信号及びライン４Ｐ１１Ａに
沿つた２進零信号は共に排他的オアゲートXOR
８（第８Ｂ図）に印加され、そしてライン４Ｐ１
１に沿つて２進零信号を発生させる。ラインIM
４BSTBに沿つた２進１信号の存在は上記した様
にこれらの条件の下ではカウンタBUD４及び
BUD５をしてライン３Ｐ１２乃至３Ｐ１９に２
進零信号を発生せしめる。ライン３Ｐ０乃至３Ｐ
１９全てが２進零信号の状態ではカウンタBUD
１乃至BUD５が全てそれらの初期状態にある。
シヤフト１０１が静止したまゝである間はライン
１に沿つた追加パルスが意味のある作用を
生じない。ライン１に沿つて印加されるこ
れらのパルスのうちの第１の追加パルスはレジス
タDIC１をしてラインＹ３Ｂ１の２進１信号に応
答して２進１出力をラインＹ３Ｂ２に発生せしめ
る。これは排他的オアゲートXOR３を通してコ
ンバータBCD３のＢ入力へ印加され、該コンバ
ータは１入力の２進１信号を２進零に戻させる。
これはノアゲートNOG１をして２進１信号をラ
イン４に発生させそしてインバータIA３を経
て２進零信号をライン４XUに発生させる。この
２進零信号は排他的オアゲートXOR４をして２
進零信号を発生させ何ら影響は及ぼされない。

さてシヤフト１０１が時計方向に回転し始める
と仮定する。上記した様に、この状態の下ではラ
インＹ３の信号がラインＸ３の信号よりも90゜進
む。発生器PG３及びPG４からの信号がカウンタ
BUD１乃至BUD５をしてシヤフト１０１の回転
を表わす出力をいかにして発生させるかという事
を理解するため、ライン４XUDに沿つたパルス
の発生の仕方を以下に簡単に説明する。

ライン１に沿つてレジスタDIC１へ印加さ
れる次の重要なクロツクパルスは２進１信号がラ
インＸ３Ｂに沿つてこのレジスタに印加される時
に生じる。このクロツクパルスはレジスタDIC１
をして２進１信号をラインＸ３Ｂ１に沿つて排他
的オアゲートXOR３の第２入力へ印加せしめ
る。その結果、排他的オアゲートXOR３は、２
進零信号をコンバータBCD３のＢ入力へ印加す
る。２進１信号がラインＹ３Ｂ１に沿つてコンバ
ータBCD３のＡ入力へまだ印加されているとい
うことを理解されたい。従つて、コンバータ
BCD３は２進１信号をその出力ライン１に発生
し、これはノアゲートNOG１へ印加されて２進
１信号をライン４XUにそして２進零信号をライ
ン４に生じさせる。ライン４XUに沿つたこの
２進１信号は排他的オアゲートXOR４に印加さ
れてレジスタDIC２をしてラインIM３Ｂ１及び
IM４Ｂ１の２進１信号をラインIM３Ｂ２及びIM
４Ｂ２へ印加せしめる。これら２つの信号はライ
ンIM３BSTB及びIM４BSTBの２進１信号を２進
零信号に換えて、カウンタCN３及びCN４がライ
ン４XUDに印加されたパルスをカウントできる
ようにする。

レジスタDIC１に印加される次のクロツクパル
スは該レジスタをして２進１信号をラインＸ３Ｂ
２に沿つてコンバータBCD３の入力Ｃへ印加せ
しめる。入力Ｃの２進１信号に応答してコンバー
タBCD３はその出力ライン１、２、４及び７の
各々に２進零信号を発生する。その結果、ライン
４に沿つて印加された２進零信号が２進１に
換えられそしてライン４XUに沿つて印加された
２進１信号が２進零に換えられる。

上記で仮定した回転方向によりラインＹ３に沿
つて印加された信号はラインＸ３に沿つて印加さ
れた信号より進むので、ラインＹ３に沿つて増巾
器Ｂ２に印加される信号の初めの半サイクルの終
りに該増巾器が２進零信号をラインＹ３Ｂに沿つ
てレジスタDIC１へ印加するという事が理解され
よう。この２進零信号がラインＹ３Ｂに沿つてレ
ジスタDIC１に印加された後に該レジスタに印加
される第１クロツクパルスは該レジスタをしてラ
インＹ３Ｂの２進零信号をラインＹ３Ｂ１に沿つ
てコンバータBCD３の入力Ａへ印加せしめる。
この時には、２進１信号がラインＹ３Ｂ２及びＸ
３Ｂ１に沿つて排他的オアゲートXOR３の各入
力に印加されそして更に２進１信号がラインＸ３
Ｂ２に沿つてコンバータBCD３の入力Ｃに印加
されるということが理解されよう。これらの印加
された信号に応答してコンバータBCD３は２進
１信号をその出力ライン４からノアゲートNOG
１に印加し、該ノアゲートは２進１信号をライン
４XUに発生させる。次のクロツクパルスはレジ
スタDIC１をしてラインＹ３Ｂ１の２進零信号を
ラインＹ３Ｂ２に印加せしめる。その結果、排他
的オアゲートXOR３は２進１信号をコンバータ
BCD３のＢ入力へ印加し、該コンバータはそれ
に応答して２進零信号をその出力ライン１、２、
４及び７の各々に印加する。

時計方向回転を続けることにより２進零信号が
増巾器Ｂ１からラインＸ３Ｂに沿つてレジスタ
DIC１へ印加されるということを更に理解された
い。レジスタDIC１に印加される次のクロツクパ
ルスは該レジスタをしてラインＸ３Ｂの２進零信
号をラインＸ３Ｂ１に沿つて排他的オアゲートＸ
０Ｒ３の一方の入力に印加せしめる。この時に
は、２進零信号がラインＸ３Ｂ２に沿つてゲート
Ｘ０Ｒ３の第２入力へそしてＹ３Ｂ１に沿つてコ
ンバータBCD３へ印加されるということを理解
されたい。同時に、２進１信号がラインＸ３Ｂ２
に沿つてコンバータBCD３のＣ入力になお印加
され、従つて該コンバータは２進１信号をその出
力４からノアゲートNOG１の一方の入力に印加
する。その結果、２進１信号がライン４XUに沿
つて印加される。次のクロツクパルスがレジスタ
DIC１に印加される時は該パルスが該レジスタを
してラインＸ３Ｂ１の２進零信号をラインＸ３Ｂ
２に沿つてコンバータBCD３のＣ入力へ印加せ
しめる。入力Ａ、Ｂ、Ｃ及びＤの各々に２進零信
号が印加された結果として、コンバータBCD３
は、２進零信号をその出力ラインの各々に沿つて
ノアゲートNOG１及びNOG２へ印加する。

上記説明より、ノアゲートNOG１に印加され
た各２進１信号に応答して対応２進１信号がライ
ン４XUに沿つて印加されるということを理解す
べきである。従つて、ラインＹ３の信号がライン
Ｘ３の信号より進む時は、ラインＹ３に沿つて増
巾器Ｂ２に印加される信号の各サイクルごとに４
つのパルスがライン４XUに沿つて印加される。
同様にラインＸ３に印加される信号がラインＹ３
に印加される信号よりも進む時は、ラインＸ３に
沿つて増巾器Ｂ１に印加される信号の各サイクル
ごとに４つのパルスがライン４XDに沿つて印加
される。

第８Ａ図に示されている様に、ライン４XU及
び４XDの信号はノアゲートNOG３の入力へ印加
される。上記説明より、ノアゲートNOG３はシ
ヤフト１０１の回転方向には関係なくシヤフト１
０１の１回転当たり4096個のパルスをライン４
XUDに沿つてカウンタCN３の入力に印加すると
いう事は明らかであろう。

カウンタCN３の出力はシヤフト１０１の第１
基準点の位置を表わしそしてカウンタCN４はシ
ヤフト１０１の回転数を表わすということを理解
すべきである。シヤフト１０１が上記で仮定した
方向に回転される時は、第５図及び第６図の実施
例のカウンタCN１及びCN２に関して説明したよ
うにパルス累積器のやり方で、カウンタCN３は
ライン４XUDに沿つて印加された信号に応答し
そしてカウンタCN４はラインCO３０に沿つて印
加された桁上げ信号に応答する。然し乍ら、いず
れかのカウンタがシヤフト１０１の第１基準点の
位置を誤まつて表わしたとすれば、シヤフト１０
１の各回転中に各カウンタに補正が与えられる。

補正信号の印加について説明するため、シヤフ
ト１０１の第１基準点が、これが第１角度位置に
あるところの上記で仮定した初期位置から180゜
の角度に亘つて回転されたものと仮定する。従つ
て、2048個のパルスがライン４XUDに沿つてコ
ンバータCN３の入力に印加されることが理解さ
れよう。これら2048個のパルスの各々をカウント
することにより、カウンタCN３は10進数2048の
等価物を２進形態で表わしている信号をライン３
Ｐ０乃至３Ｐ１１に発生する。

カウンタCN３により受け取られたパルス数を
表わすライン３Ｐ０乃至３Ｐ１１の信号が何らか
の理由でエラーがあつた場合には、これらの信号
はシヤフト１０１の基準位置がその第１角度位置
から180゜である時に次のようにして補正され
る。

シヤフト１０１がその第１角度位置から時計方
向に180゜回転された時は、それに対応するパル
スが、パルス発生器PG３からのラインIM３の信
号が上記したように２進零レベルから２進１レベ
ルへ換わるのとほとんど同時に、ライン４XUD
に沿つてカウンタCN３の入力へ印加される。そ
れによつて差動増巾器Ｂ３（第８Ａ図）は零レベ
ル信号をレジスタDIC２のデータラインIM３Ｂ
に印加する。この時排他的オアゲートXOR４に
印加されるライン４XUの２進１信号はレジスタ
DIC２をしてラインIM３Ｂの零レベル信号をそ
の出力ラインIM３Ｂ１へ転送する。上記説明よ
り理解されるように、シヤフト１０１の180゜回
転中はラインIM３Ｂに２進１信号が存在し続け
ることによりこの時にはラインIM３Ｂ２に２進
１信号が存在する。ラインIM３Ｂ２のこの２進
１レベル信号とラインIM３Ｂ１の２進零レベル
信号は排他的オアゲートXOR１をして信号を発
生せしめ、該信号はラインIM３BSTBに沿つてカ
ウンタCN３へ印加され、ライン３Ｑ０乃至３Ｑ
１０の接地即ち２進零信号をライン３Ｐ０乃至３
Ｐ１０へ印加せしめる。この時にはラインIM３
Ｂ２の２進１信号が排他的オアゲートXOR５に
も印加され、該ゲートはゲートXOR６と共に２
進１信号をライン３Ｑ１１に沿つてカウンタCN
３へ発生する。ライン３Ｑ１１に沿つたこの２進
１信号とライン３Ｑ０乃至３Ｑ１０に沿つた２進
零信号は、ラインIM３BSTBに沿つてカウンタ
CN３に印加される信号によつてカウンタCN３の
出力ラインへ転送せしめられ、これら出力ライン
に対応信号が既に存在しない場合に該信号をこれ
ら出力ラインに発生するようにする。その結果、
このカウンタは180゜の回転中にライン４XUDに
沿つてその入力に印加されるパルスの数を２進形
態で正しく表わす。カウンタCN３はライン４XU
に沿つた次のパルスによつてカウントを続けるよ
うに可能化され、該パルスはラインIM３Ｂ２の
２進１を２進零信号に変え、２進零をラインIM
３BSTBに発生させる。この信号はライン４XUD
に沿つて受け取つたパルスをカウンタCN３がカ
ウントできる状態にカウンタCN３を復帰する。

同様に、シヤフト１０１の第１基準点がその第
１角度位置へ戻るたびにカウンタCN３も初期零
カウントを指示するように補正される。この状態
の下ではラインIM３の信号が２進１から２進零
に変化する。これはライン４XUに沿つたパルス
の同時の入力に応答してレジスタDIC２へクロツ
クされ、そしてラインIM３Ｂ１及びIM３BSTB
に２進１を発生せしめる。このラインIM３BSTB
の信号はライン３Ｑ０乃至３Ｑ１０の接地即ち２
進零信号の転送を可能化してライン３Ｐ０乃至３
Ｐ１０へ発生できるようにする。この時にはライ
ンIM３Ｂ２及びラインＤ１０が共に２進零信号
を有することに応答してライン３Ｑ１１にも２進
零が現われる。従つて全てのライン３Ｐ０乃至３
Ｐ１１は初期零カウントを表わす２進零信号を送
る。

カウンタCN４はシヤフト１０６の第２基準点
が第２角度位置にあるたびに及び該位置から180
゜離れるたびに必要ならばそのカウントを補正さ
せるように構成されている。これら補正手段の第
１のものは第５図及び第６図の実施例に設けられ
ているものと同様である。然し乍ら、180゜位置
に対して補正をなすため、更に別の装置が含まれ
ており、その作動を両補正手段に関して以下に説
明する。

シヤフト１０６の第２基準点が第２角度位置に
ある時はラインIM４に沿つた信号が２進１から
２進零に換えられる。これはライン４XUに沿つ
た同時パルスによつてラインIM４Ｂ１に２進１
を発生させる。ラインIM４Ｂ１のこの２進１信
号はラインIM４BSTBに沿つて同様の２進１信号
を発生せしめる。上記したように、これはライン
４Ｐ４乃至４Ｐ１１の信号をカウンタCN４のラ
イン３Ｐ１２乃至３Ｐ１９に発生せしめ、かかる
信号がライン３Ｐ１２乃至３Ｐ１９に既に存在し
ない場合にかかる信号がこれらラインに現われる
ようにする。第５図及び第６図の構成体の説明よ
り、シヤフト１０６の第２基準点が第２角度位置
にある時は出力ライン３Ｐ４乃至３Ｐ１１により
表わされるカウンタCN３のカウントが、シヤフ
ト１０１の第１基準点がその第１角度位置を通過
した回数を表わしているということが明らかであ
る。この数はシヤフト１０１の各特定回転中のカ
ウンタCN４の出力に対して正しい数であり、そ
してカウンタCN４がこの数をまだ発生していな
いならばラインIM４BSTBに沿つた２進１信号に
応答してカウンタCN４に送られる。これは加算
器ADD１がノアゲートNOG４から２進零信号を
受け取りそして排他的オアゲートXOR８がライ
ンBEから２進零信号を受け取るために生じる。
従つて、ライン３Ｐ４及至３Ｐ１１に沿つた信号
はライン４Ｐ４乃至４Ｐ１１に単に転送されそし
て更にカウンタCN４によつてライン３Ｐ１２乃
至３Ｐ１９へ転送される。ラインBEに沿つた信
号はシヤフト１０６の第２基準点が第２角度位置
にある時は２進零である。というのは、この時は
ラインIM４Ｂ２及びラインＤ１０に沿つた信号
が上記で仮定した回転方向のために零であるから
である。ライン３Ｐ４乃至３Ｐ１１の信号がライ
ン３Ｐ１２乃至３Ｐ１９へ転送される状態でカウ
ントが補正される。

ライン４XUに沿つた次のパルスはラインIM４
Ｂ２に沿つて２進１を発生させそしてラインIM
４BSTBに沿つた信号を２進零に換えさせる。従
つて、カウンタCN４のカウントはカウンタCN３
が4096個のパルスのカウントを終了する事によつ
てラインCO３０に沿つて次の桁上げ信号を受け
取るか、又はラインIM４BSTBに沿つて次の補正
パルスを受け取るまで保持される。

シヤフト１０６の第２基準点が第２角度位置か
ら180゜離れた角度位置を通り越すたびにカウン
タCN４がいかに補正されるかを理解するため、
シヤフト１０１の回転がシヤフト１０６をこの位
置にある様にさせたと仮定する。これが生じた時
には、パルス発生器PG４によつて発生されてラ
インIM４に沿つて増巾器Ｂ４に印加される信号
が２進零から２進１へ変えられる。従つて、レジ
スタDIC２（第８Ａ図）に印加されるライン４
XUに沿つた次の同時のパルスが該レジスタをし
て増巾器Ｂ４からIM４Ｂに沿つた２進零信号を
その出力ラインIM４Ｂ１へ印加せしめる。上記
説明より明らかな様に、この時までラインIM４
Ｂに２進１信号が存在した事は２進１信号をライ
ンIM４Ｂ２に印加せしめている。ラインIM４Ｂ
１の２進零信号は排他的オアゲートXOR２の１
方の入力へ印加され、ここで該信号はラインIM
４Ｂ２に沿つて該ゲートの第２入力に印加された
２進１信号と合成されてパルス信号を発生し、こ
れがラインIM４BSTBに沿つてカウンタCN４に
印加される。

シヤフト１０６の第２基準点が第２角度位置か
ら180゜離れた時は、ライン３Ｐ４乃至３Ｐ１１
に沿つた信号により示されるカウンタCN３のカ
ウントは、シヤフト１０１の第１基準点が上記で
初めに仮定した状態からその第１角度位置を通つ
た回数と、シヤフト１０６がその第２基準点が第
２角度位置に最後にあつた時から回転したところ
の180゜に等価なシヤフト１０１の回転角度を示
す数との和を表わしているという事を理解すべき
である。この等価な角度はシヤフト１０６の第２
基準点が第２角度位置から180゜である時にライ
ン３Ｐ１１の信号を、カウンタCN４に転送する
に望まれる数の補数である様にせしめる。排他的
オアゲートXOR８はライン３Ｐ１１の信号が２
進零である時はライン４Ｐ１１の信号を２進１に
させそしてこの逆にもさせる事によつてこれを補
償する。これは、シヤフト１０６の第２基準点が
その第２角度位置から上記で仮定した回転方向で
180゜移動した位置まで回転する間はラインIM４
Ｂ２に沿つて２進１信号が存在し続ける事により
シヤフト１０６の第２基準点がその第２角度位置
から180゜離れた時にラインBEに沿つた信号が２
進１であるために達成される。

ラインBEに沿つた信号が２進１であり、ライ
ン３Ｐ１１に従つてライン４Ｐ１１Ａに沿つた信
号が２進１である状態では、排他的オアゲート
XOR８がライン４Ｐ１１に２進零を発生する。
これとは逆に、ライン３Ｐ１１及び４Ｐ１１Ａに
沿つた２進零はゲートXOR８がライン４Ｐ１１
に２進１信号を発生できる様にする。従つてライ
ンIM４BSTBに沿つた信号の発生中はライン４Ｐ
１１に転送さるべき適正な信号の補数がライン３
Ｐ１１に存在する事により、カウンタCN４に転
送される数が不正確なものにはならない。

上記説明より、パルス発生器PG４により発生
されてラインIM４を経て信号整調器COND２へ
印加される信号は、パルス発生器PG３により発
生されてラインIM３を経て信号整調器COND２
へ印加される信号よりも、シヤフト１０１が更に
回転するに伴なつて次第に遅れるという事が理解
されよう。この様に次第に遅れる事によりシヤフ
ト１０１の基準点がその初期位置から128−１／２ 回 転角度的に変位された時にはラインIM３に沿つ
て印加される信号の論理レベルが２進零信号から
２進１信号へと変化しそして同時にラインIM４
に沿つて印加される信号が２進１から２進零へ変
化する。ここに説明する様に、シヤフト１０１の
第１基準点がその初期角度位置を通して129回転
以上回転される場合は、上記した様にカウンタ
CN４に印加される時のデータライン４Ｐ４乃至
４Ｐ１１の信号が第１基準点の回転数を不正確に
表わすことになろう。従つて全加算器ADD１、
ゲートXOR７、XOR８及びインバータIA５はラ
イン４Ｐ４乃至４Ｐ１１の信号がカウンタCN４
の出力ライン３Ｐ１２乃至３Ｐ１９へ印加さるべ
き時にはこれら信号がシヤフト１０１の第１基準
点の回転数を正しく表わす様にするために信号変
換器として働く。

シヤフト１０１と１０６との間には次第に遅れ
があるので、シヤフト１０１の第１基準点はシヤ
フト１０６の第２基準点がその第２角度位置から
180゜の位置に更に位置するたびに第１角度位置
に次第に接近する様に動く。それにも拘わらず、
シヤフト１０６の第２基準点が180゜位置にある
時にオアゲートXOR８によりライン４Ｐ１１Ａ
に印加される信号及びライン３Ｐ４乃至３Ｐ１０
に沿つてカウンタCN３から印加される信号はシ
ヤフト１０１の第１基準点が第１角度位置を通り
越した回転数を正しく表わす。これはシヤフト１
０１の第１基準点がその第１角度位置から1/2歯
分にあり且つシヤフト１０６の第２基準点がその
第２角度位置から180゜にある時のシヤフト１０
１の127番目の回転まで続く。従つてギヤ１０４
の257の歯を介してのシヤフト１０６の次の回転
中は、シヤフト１０１の第１基準点が第１角度位
置を２回通過する。というのは、256の歯を持つ
たそのギヤ１０２が257の歯を介して回転しなけ
ればならないからである。これは第１基準点を1/
２歯分だけ第１角度位置を越えたところにもつて
いく。従つて、この回転によりシヤフト１０６の
第２基準点がその第２角度位置から180゜の位置
に到達した時には、第１基準点が第１角度位置を
通過した回数を表わしているカウンタCN３のカ
ウントが、シヤフト１０６の第２基準点がその第
２角度位置から180゜離れた位置に１つ前に到達
した際のカウンタCN３のカウントよりも２つ大
きなものに等しくならねばならない。然し乍らカ
ウンタCN３のカウントは第１角度位置を通り越
したシヤフト１０１のかゝる回転が１つだけ生じ
たという事を示す様に現われる。更に追加のカウ
ントを与えるために、この到達の間に及びシヤフ
ト１０６の第２基準点がその180゜位置にその後
に到達するたびにノアゲートNOG４が２進１を
加算器ADD１へ印加する。

かゝる各々の到達に於いてはラインIM４Ｂ２
に沿つた信号が２進１であり、ラインに２進
零信号を発生する。又、シヤフト１０１の第１角
度位置に対する第１基準点の位置のために、この
到達の間に及びシヤフト１０６の第２基準点がそ
の180゜位置にその後に到達するたびに、かゝる
各時間に於けるライン３Ｐ１１に沿つた信号も２
進零である。これはライン３Ｐ４乃至３Ｐ１０に
沿つた信号に加えられる２進１信号をラインCO
４０に沿つて発生し、そしてかゝる時間にエラー
があつたとすればカウンタCN４の出力を補正す
るために、第１基準点が第１角度位置を通過する
回数を表わす信号をかゝる回転中にラインＰ４１
１に沿つた信号と共にライン３Ｐ１２乃至３Ｐ１
９へ転送する。

上記説明より、シヤフト１０１の第１基準点が
その第１角度位置を通過した回数とシヤフト１０
１の第１基準点の位置とを表わしている信号をカ
ウンタCN３又はCN４が正しく表わし損じたとす
れば、信号発生器PG３及びPG４により発生され
た信号の論理レベルが第１レベルから第２レベル
へ又は第２レベルから第１レベルへ変化されるた
びにこれらカウンタCN３及びCN４からの出力信
号が補正されるという事が明らかであろう。シヤ
フト１０１の各回転中にカウンタCN３を補正せ
しめるレベル変化は、シヤフト１０１の第１基準
点がその第１角度位置にある時及び第１基準点が
第１角度位置から180゜角度的に変位された時に
生じる様に選択されている。シヤフト１０１の各
回転中にカウンタCN４を補正せしめるレベル変
化はシヤフト１０６の第２基準点がその第２角度
位置にある時及び第２基準点がその第２角度位置
から180゜変位された時に生じる様に選択されて
いる。

ライン４XUDに印加される信号に応答してカ
ウンタがこれにストアされた数を減少する様にシ
ヤフト１０１及び１０６の回転に応答するこの実
施例の動作はラインＵ１０に信号が存在しない際
に生じる。この不存在はラインＸ３の信号がライ
ンＹ３の信号より進むことによつて生じる。この
動作は上記説明を考慮する事により当業者にとつ
て明らかであり、説明を簡潔にするためここでは
述べない。然し乍ら、シヤフトの回転が逆である
ので、ラインIM３Ｂ２及びIM４Ｂ２に沿つた信
号は上記した様に排他的オアゲートXOR８及び
ノアゲートNOG４の所望の機能を生じるには悪
い状態にあるという事に注意されたい。これを解
消するため、入力信号がラインＤ１０に沿つて排
他的オアゲートXOR５及びXOR７に印加され、
該信号が逆方向回転に対してラインIM３Ｂ２及
びIM４Ｂ２の信号により与えられる作動をもた
らす。

上記構成の色々な変更が当事者にとつて明らか
であり、従つてここに述べた構成は解説のための
ものであつて本発明を何らこれに限定するつもり
はないという事を理解されたい。

【図面の簡単な説明】

第１図は本発明の若干の機械的な要素の一般化
された形態を示す図、第２図は本発明の１つの実
施例のブロツク図、第３図及び第４図は第２図に
示された実施例に用いられた回路素子を示す図、
第５図は本発明の別の実施例のブロツク図、第６
図は第５図に示された実施例に用いられた回路素
子の配列を示す図、第７図は本発明の第３の実施
例を示すブロツク図、第８Ａ図及び第８Ｂ図は第
７図に示された実施例に用いられた回路素子の配
列を示す図である。 １０１……入力シヤフト、１０２……第１ギ
ヤ、１０３……回転位置トランスジユーサ、１０
４……別のギヤ、１０５……回転位置トランスジ
ユーサ、１０６……シヤフト、AREG……第１レ
ジスタ、ACON……グレイコード―２進コードコ
ンバータ、GAA……ゲート回路、SWA……選択
スイツチ、１STO，２STO……ストレージレジ
スタ、SWB……選択スイツチ、BREG……レジ
スタ、BCON……グレイコード―２進コードコン
バータ、SUBT……減算器回路、TSIG……タイ
ミング信号発生装置。

Claims (1)

1. 【特許請求の範囲】 １ 回転シヤフトに接続され該回転シヤフトの回
   転数の２進表示を与える回転シヤフト位置トラン
   スジユーサにおいて、 感知しうる符号を有した第１及び第２のコード
   デイスクであつて、第１のコードデイスクが前記
   シヤフトの１回転毎に１回転し、前記第１のコー
   ドデイスクがｎを零より大きい整数として２ⁿ回
   転より１だけ多い回転、すなわち２ⁿ＋１回転す
   るとき第２のコードデイスクが２ⁿ回転するよう
   に前記シヤフトによつて相互に関連して回転され
   るようになつた第１及び第２のコードデイスク
   と、 前記第１のコードデイスクに関連付けられそこ
   に付された前記符号を感知して回転基準位置から
   の前記第１のコードデイスクの１回転毎に２ⁿ個
   の位置パルスと１つの基準パルスを与えるための
   第１の感知手段と、 前記第２のコードデイスクに関連付けられそこ
   に付された前記符号を感知して前記回転基準位置
   からの前記第２のコードデイスクの１回転毎に１
   つの基準パルスを与えるための第２の感知手段
   と、 前記第１および第２の感知手段に相互接続され
   前記第１および第２の感知手段からの前記基準パ
   ルスに応答して、前記第１のコードデイスクが前
   記回転基準位置から回転した回転数の２進信号表
   示として、前記第２の感知手段からの基準パルス
   とそれに続く前記第１の感知手段からの基準パル
   スとの間の間隔における前記第１の感知手段から
   の位置パルスの数の直接的な２進カウントを与え
   るための信号処理手段と を備えることを特徴とする回転シヤフト位置トラ
   ンスジユーサ。 ２ 前記第１のコードデイスクは、第２の２進
   数、すなわち、ｍとｎと同程度の大きさとして２
   ^m個の感知しうる符号を持つた第１のコードトラ
   ツクを有し且つ１つ又はそれ以上の第１の感知し
   うる基準符号を有しており、 前記第２のコードデイスクは、１つ又はそれ以
   上の第２の感知しうる基準符号を有しており、 前記感知手段は、前記第１のコードデイスクの
   回転の結果として前記第１の基準符号を感知して
   それに応答して第１の信号を与える第１の手段、
   前記第２のコードデイスクの回転の結果として前
   記第２の基準符号を感知してそれに応答して第２
   の信号を与える第２の手段、及び前記第１のコー
   ドデイスクの回転の結果として前記第１のコード
   トラツクの符号を感知してそれに応答して第３の
   信号を与える第３の手段を含んでおり、 前記信号処理手段は、 複数の並列データ入力及び１つの並列エントリ
   命令入力を有し前記第３の手段に接続され前記第
   ３の信号を計数してその出力に前記第１のコード
   デイスクの角度位置の前記２進信号表示を与え且
   つ前記第１のコードデイスクの完全な１回転を示
   すある数の前記第３の信号を計数する毎に桁上げ
   信号を与える第１の２進カウンタと、 複数の並列データ入力及び１つの並列データエ
   ントリ命令入力を有し前記第１のカウンタに接続
   され前記第１のカウンタからの桁上げ信号を計数
   する第２の２進カウンタとを備えており、 前記第１のカウンタの前記並列エントリ命令入
   力は、前記第１の手段に接続され、前記第１の信
   号に応答して前記並列データ入力を通して、Ｋ＝
   ０又は整数としてＫ個の半回転である前記第１の
   コードデイスクの回転位置を示す計数値をエント
   リし、 前記第２のカウンタの前記並列データエントリ
   命令入力は、前記第２の手段に接続されており、 前記第２のカウンタの前記並列データ入力は、
   前記第１のカウンタの出力に相互接続され、前記
   第２の信号に応答して前記第１のコードデイスク
   の回転位置を示す計数値を、前記第２のカウンタ
   へエントリし、前記第２のカウンタは、その出力
   に、前記第１のコードデイスクが前記回転基準位
   置から回転した回転数の前記２進信号表示を与
   え、 それにより、前記第１のカウンタ出力は、前記
   第１のコードデイスクの角度位置の２進指示及び
   前記第１及び第２のコードデイスクの間の相対的
   回転の部分回転指示の両方を与えるような特許請
   求の範囲第１項記載の回転シヤフト位置トランス
   ジユーサ。 ３ Ｋ＝１であり、 前記第１のコードデイスクは、前記回転基準位
   置及び前記回転基準位置から180゜の基準位置を
   示す感知しうる基準符号を有しており、それによ
   り、前記第１の信号は、前記第１のコードデイス
   クの半回転を示し、 前記第２のコードデイスクは、前記回転基準位
   置及び前記回転基準位置から180゜の基準位置を
   示す感知しうる基準信号を有しており、それによ
   り、前記第２の信号は、前記第２のコードデイス
   クの半回転を示し、 更に、前記第１、第２及び第３の信号に応答し
   前記コードデイスクの回転の方向及び相対位置を
   示す制御信号を与え、前記制御信号に応答して前
   記第１のカウンタの最高位の並列データ入力へあ
   る入力を与え且つ前記第１のカウンタの他の並列
   データ入力へ零を与え、選択的に、(1)前記第１の
   カウンタの出力によつて表わされる計数値への加
   算を行ない、及び／又は(2)前記制御信号に応答し
   て前記第２のカウンタの並列データ入力へ加えら
   れるとき、前記第１のカウンタの最高位の出力の
   ２進有効性を反転して、それにより、前記カウン
   タが前記第１のコードデイスクの単一回転内にて
   揮発的に修正されるようにする手段が設けられて
   いるような特許請求の範囲第２項記載の回転シヤ
   フト位置トランスジユーサ。 ４ Ｋ＝０であり、 前記第１のカウンタの前記並列データ入力は、
   前記第１の信号に応答して零の整数値をエントリ
   するようにされており、前記第２のカウンタの前
   記並列データ入力は、前記第１のカウンタの対応
   する高位出力にすべて直接的に応答し、それによ
   り、前記カウンタは、前記第１のコードデイスク
   の２回転内に揮発的に修正されるような特許請求
   の範囲第２項記載の回転シヤフト位置トランスジ
   ユーサ。