JP3449794B2 - 絶対値エンコーダ - Google Patents

絶対値エンコーダ

Info

Publication number
JP3449794B2
JP3449794B2 JP21432094A JP21432094A JP3449794B2 JP 3449794 B2 JP3449794 B2 JP 3449794B2 JP 21432094 A JP21432094 A JP 21432094A JP 21432094 A JP21432094 A JP 21432094A JP 3449794 B2 JP3449794 B2 JP 3449794B2
Authority
JP
Japan
Prior art keywords
code
binary
binary serial
serial code
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21432094A
Other languages
English (en)
Other versions
JPH0861984A (ja
Inventor
恵司 山口
守 山下
Original Assignee
サムタク株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムタク株式会社 filed Critical サムタク株式会社
Priority to JP21432094A priority Critical patent/JP3449794B2/ja
Publication of JPH0861984A publication Critical patent/JPH0861984A/ja
Application granted granted Critical
Publication of JP3449794B2 publication Critical patent/JP3449794B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、0、1の2値符号で表
された直列符号(本明細書中においては、単に2進直列
符号という)を用いた絶対値エンコーダに関する。 【0002】 【従来の技術】従来、絶対値エンコーダは、スリット数
の異なる複数のトラックを並べて所望のビット数のバイ
ナリコード等を構成する符号板を用いていたが、この方
式ではビット数に応じてトラック数が増大して絶対値エ
ンコーダの小型化が困難であるという問題点を有してい
た。 【0003】そこで、例えばM系列乱数符号を用い、単
一のトラックに2進直列符号を配置した符号板を設けた
絶対値エンコーダが提案されている。この種の絶対値エ
ンコーダは、所望の分解能に相当する分割数2n 個の2
進直列符号をスリット等の形で符号板に刻しておき、n
個の検出素子でその符号列を読み取って絶対値位置デー
タを得る構成であるため、その2進直列符号の分割値
(最小読取単位)の境界領域(不安定領域)での検出値
に読み誤りが生じるという問題を生じる。 【0004】この問題を解決するため、n個の検出素子
をA群及びB群に分けて2組用意し、A群の検出素子と
B群の検出素子とを位相差をもって配置すると共に、境
界領域(不安定領域)判別の目的でこの直列符号の2倍
すなわち2×2n 個に分割されたインクリメンタル符号
トラックを符号板に別途設け、このインクリメンタル符
号を別の検出素子で検出し、この検出結果を用いてA群
又はB群の検出素子による検出値の安定領域を選択し、
読み誤りのない検出値を得る構成が公知である。 【0005】 【発明が解決しようとする課題】このように、単一のト
ラックに2進直列符号を配置した符号板を設けた従来の
絶対値エンコーダにあっては、読み誤りのない絶対位置
データを得るため、2n個の2進循環直列符号とは別の
トラックにインクリメンタル符号を設けなければなら
ず、結局、複数のトラックを必要とすることになるほ
か、読み出されたインクリメンタル符号に基づく安定領
域を判別するための複雑なデータ変換回路を必要とする
という問題点があった。 【0006】また、分割数2n 個の1組の2進直列符号
を作成することは必ずしも容易ではない上に、その2進
直列符号の検出値の配列が不規則で取り扱いが不便なた
めに、純2進、2進化10進符号等の所定の直列符号に
変換する必要を生じるという別の問題点も有している。 【0007】本発明の目的は、絶対位置データを得るた
めに必要な直列符号を容易に作成することができると共
に、その直列符号の特徴を生かしてインクリメンタルト
ラックを併設することなしに、位相差を有する2つのイ
ンクリメンタル信号を作成し、このインクリメンタル信
号を用いてデータラッチ信号を作成することができ、且
つ分解能を2倍に高め、また直列符号の検出値を別の直
列信号に変換する変換器の簡素化に役立つ、絶対値エン
コーダを提供することにある。 【0008】 【課題を解決するための手段】上記課題を解決するため
の本発明の特徴は、符号板上の単一トラックに付された
2N分割の2進直列符号の内の複数個の符号を読み取っ
て絶対位置を示す絶対位置データを出力する絶対値エン
コーダにおいて、該単一トラックに付された1個おきで
且つK+1個(ここでKは2K-1 <N≦2K を満足する
2以上の整数値)の符号を絶対位置データとして読み出
すようにそれぞれが構成された第1の検出器及び第2の
検出器と、データラッチ信号を作成するための第3の検
出器とを備えている。 【0009】2進直列符号はN分割の2進直列符号の各
符号境界領域に全て「0」又は全て「1」の符号を埋め
込み組合せて成っている。N分割2進直列符号は、第1
または第2の検出器によって読み取られた絶対位置デー
タ全てが異なる内容となるとともに、その各符号を論理
反転して成る論理反転2進直列符号を第1または第2の
検出器によって読み取った絶対位置データが、先の絶対
位置データと全て異なるように定められている。 【0010】すなわち、基本直列符号となるN分割の2
進直列符号は、「任意の連続したK+1個の符号で示さ
れる絶対位置データが全て異なる内容となると共に、任
意の2つの読み取り2進値の和が2K+1 −1にならな
い」ように定められた直列符号である。 【0011】N分割の2進直列符号をこのようにして予
め用意し、N個の絶対位置データをこの2進直列符号か
ら得るのに必要なK+1ビットの検出値の中に各ビット
が全て「1」となる2進直列符号が含まれている場合に
は「0」を、各ビットが全て「0」となる2進直列符号
が含まれている場合には「1」を、また各ビットが全て
「0」または「1」となる2進直列符号のどちらも含ま
れていない場合には「1」または「0」のどちらかを、
2進直列符号の各境界領域に埋め込み組み合わせて作成
した分割数が2Nの2進直列符号が符号板に形成され
る。 【0012】したがって、2N分割の2進直列符号を1
分割置きに配置されたK+1個の検出素子で検出する
と、基本直列符号の検出値と、各ビット全て「0」(ま
たは「1」)となる検出値とが交互に出力されることに
なる。 【0013】第1検出器と第2検出器とを、連続する2
つの位置の検出値が、同時に検出できるように配置する
ことにより、一方の検出器が基本直列符号の検出値を出
力している時は、もう一方の検出器は各ビット全て
「0」(または「1」)という検出値を出力する。 【0014】このことを利用し、第1検出器の検出値が
全て「0」(または「1」)のときには、第2検出器の
検出値を選択し、第2検出器の検出値が全て「0」(ま
たは「1」)のとき(第1検出器の検出値が基本直列符
号を検出しているとき)には、第1検出器の検出値を選
択する。 【0015】以上の説明から判るように、第1検出器の
検出値を選択したときの検出値と第2検出器の検出値を
選択したときの検出値とが同一の場合が生じる。どちら
の検出器からの検出値であるかを判別するためのインク
リメンタル信号を、論理演算手段を用いて検出データか
ら作成することにより、2N個の全て異なるデータとし
て扱うことができる。このため、純2進符号等に変換す
る変換器の数がN個で構成可能となる。 【0016】さらに、各検出器が直列符号の境界領域に
あるときのデータ読み取りを防止する目的で、第1及び
第2検出器と所定の位相差をもってK個の検出素子から
成る第3検出器が設けられる。第3検出器からの出力に
より、正しいデータのみを出力させるデータラッチ信号
を作成するためのインクリメンタル信号が作成される。 【0017】 【作用】第1検出器の出力又は第2検出器の出力のうち
いずれか一方が必ず全て「1」、又は全て「0」の値と
なることから、N分割の基本直列符号を用いて2N分割
の分解能で絶対位置を検出することができる。また、第
3検出器からの出力に基づいて作成されるインクリメン
タル信号により、第1検出器又は第2検出器の出力を正
しいタイミングでラッチすることができ、データの読み
取りを、専用のインクリメンタル符号トラックなしに実
現できる。 【0018】 【実施例】以下、図面を参照して本発明の一実施例につ
き詳細に説明する。 【0019】図1は本発明によるロータリ式の絶対値エ
ンコーダ1の構成を示す概略構成図である。この絶対値
エンコーダ1は、図示しない被検出体の回転軸等に固定
される符号板2と、符号板2の一方の側に配置された光
源3と、符号板2に絶対位置読み取りのため後述の如く
して形成されている2進直列符号を表すスリットを介し
て光源3からの光を受け取ることにより符号板2のコー
ドを光学的に読み取るための検出素子S1乃至S11を
有する読取装置4とを備えている。 【0020】図2に示されているように、本実施例で
は、符号板2の単一トラックTが16等分割されてお
り、分割された各セグメントは白い部分(透光部)が
「1」黒い部分(遮光部)が「0」として光学的に16
個の2進直列符号を表示するように構成されている。ま
た本実施例は、ロータリ式の絶対値エンコーダのため2
進直列符号は循環する要素が必要である(以下、本実施
例においては、2進循環直列符号という)。 【0021】次に、16箇所の絶対位置を示すため符号
板2に設けられている2進直列符号の構成について、図
2を参照しながら詳しく説明する。この2進直列符号
は、8個の2進符号A1乃至A8から成る基本2進循環
直列符号FAと、これとは別の8個の2進符号B1乃至
B8から成る2進直列符号FBとから成り、基本2進循
環直列符号FAの各符号A1乃至A8と2進直列符号F
Bの各符号B1乃至B8とが、図示の如くして交互にト
ラックTに付されている。 【0022】8分割の基本2進循環直列符号FAは、
「任意の連続した4つの符号で示される絶対位置データ
が全て異なる内容となると共に、任意の2つの読み取り
2進値の和が23+1 −1にならない」という条件のもと
に作成されている。本実施例では、図2から判るよう
に、11110100となっており、この2進循環直列
符号を構成する各符号A1乃至A8が絶対値エンコーダ
1の符号板2の単一トラックTに白い部分(透光部)を
「1」黒い部分(遮光部)を「0」とするスリットとし
て1つおきに形成されている。 【0023】一方、2進直列符号FBを構成する符号B
1乃至B8は、上に示した基本2進循環直列符号FA中
に1が連続して4つ含まれている(4ビットの検出器の
各ビットが全て「1」となる2進直列符号が含まれてい
る)という理由から全て「0」に定められている。 【0024】次に、上述の如く構成された符号板2から
絶対位置データを読み取るための読取装置4の構成につ
いて同じく図2を参照して説明する。 【0025】読取装置4を構成する検出素子S1乃至S
11のうち、2(K+1)=8個の検出素子S1乃至S
8は、トラックT上に配列された2進直列符号の最小読
取単位をλとすると、ピッチλで順次配列される。ここ
で、検出素子S1、S3、S5、S7が第1検出器SA
を構成し、検出素子S2、S4、S6、S8が第2検出
器SBを構成している。 【0026】残りの検出素子S9乃至S11は、データ
ラッチ信号を作成するための信号を符号板2から得るた
めの第3検出器SCを構成している。これらの検出素子
S9乃至S11は、ピッチ2λで配列されており、且
つ、検出素子S1乃至S8の任意の位置に対してmλ+
θp(mは整数、0<θp<λ)だけずれる様にして配
置されている。図2の場合には、m=0でθp=2/λ
に設定されている。 【0027】第1乃至第3検出器SA、SB、SCを構
成する各検出素子S1乃至S11からの出力は波形整形
回路5において波形整形され、出力信号D1乃至D11
として得られる。 【0028】図3、図4には、符号板2を1回転させた
場合の分割数2Nの各値1〜16における出力信号D1
乃至D11のレベル状態が示される。また、出力信号D
1〜D8はORゲートG1〜G4において処理され、出
力信号D12〜D15が得られるが、これらの出力信号
D12〜D15のレベル状態は図3に示されている。 【0029】第1検出器SAを構成する検出素子S1、
S3、S5、S7、及び第2検出器SBを構成する検出
素子S2、S4、S6、S8が、上述の如く構成された
符号板2とピッチ2λで交互に配列されているので、一
方の検出器が基本2進循環直列符号FAから絶対位置デ
ータを読み取っている場合には、他方の検出器が全て
「0」となる2進直列符号を読み取っていることにな
る。 【0030】さらに、第1検出器SAと第2検出器SB
の検出素子ピッチがλということは、連続した2つの位
置の検出値が同時に検出できるということである。した
がって、今、仮に符号板2がCCW方向に回転するとす
ると、ある番地で第2検出器SBが検出した値は、その
次の番地の第1検出器の値となる。 【0031】例えば、図3で、第2検出器SBの出力信
号D2、D4、D6、D8の6分割目(第6番地)の値
「1010」は、第1検出器SAの出力信号D1、D
3、D5、D7の7分割目(第7番地)の値と同一とな
る。回転方向が逆のCW回転のときは、第1検出器SA
の出力信号が先行することになる。 【0032】したがって、同一の絶対位置データを、第
1検出器SAと第2検出器SBにより連続した番地で検
出することになるが、第1検出器SA又は第2検出器S
Bのどちらで検出したかを区別することにより、同じ位
置データを読み出しても、それを区別し、絶対位置デー
タとして取り出すことができる。 【0033】図1に戻ると、ORゲートG1〜G4は、
連続する2番地で同一内容の位置データが得られるよう
にするための処理回路であり、その様子は、図3に示さ
れている。これら同一の値の一方は第1検出器SAによ
る検出で得たものであり、他方は第2検出器SBによる
検出で得たものである。 【0034】この区別をつけることができるように、ゲ
ートG5が設けられている。ゲートG5の出力信号D1
6は、図3に示すように、どちらの検出器で得られたデ
ータかを示すことができる。D16=「0」の場合には
第1検出器SAで得られたデータであることを示し、D
16=「1」の場合には第2検出器SBで得られたデー
タであることを示している。 【0035】ここで、出力信号D12〜D15はN=8
個のデータしかないため、純2進符号値に変換する変換
器はN個だけ作成すればよいことになる。また、出力信
号D16は、最下位ビットの信号となると同時に、イン
クリメンタル信号としても使用できることが明らかであ
る。 【0036】ところで、検出素子が直列符号の境界領域
にある場合にはデータを読み誤る可能性が生じる。これ
を解決するため、K=3個の検出素子S9、S10、S
11から成る第3検出器SCが設けられている。1つの
検出素子S9は、検出素子S1〜S8の任意の位置に対
してmλ+θp(mは整数、0<θp<λ)となるよう
に配置され、検出素子S9に対して2λ離して検出する
S10を配置し、これよりさらに2λ離して検出素子S
11が配置されている。本実施例ではm=0、θp=λ
/2となっている(図2参照)。 【0037】図4には、検出素子S9、S10、S11
からの検出信号を波形整形回路5で波形整形して成る出
力信号D9、D10、D11の、各番地における値が示
されている。得られたデータを見ると各ビット全て
「0」となるコード値と、全て「0」とはならないコー
ド値とが交互に出力されていることが判る。このことを
利用して、出力信号D9、D10、D11を論理回路G
6(図1)に入力して処理することにより、出力信号D
17が得られる。出力信号D17は、図4に示されるよ
うに、「1」と「0」が交互に出力されるインクリメン
タル信号になっていることが判る。 【0038】図5には、出力信号D12〜D17の相互
関係を示すタイムチャートが示されている。ここで、領
域判別のためのインクリメンタル信号である出力信号D
16ともう一方のインクリメンタル信号D17とは、出
力信号D16を得るための検出素子S1、S3、S5、
S7と、出力信号D17を得るための検出素子S9、S
10、S11の配置がmλ+λ/2(mは整数)ずれて
いるため、当然のことながら、λ/2だけ位相のずれた
信号となっている。出力信号D17のレベル変化点に着
目すると、これらの全ての変化点は、各出力信号のレベ
ルが安定した状態にある各分割領域の中央部にある。 【0039】出力信号D17のこの性質を利用してデー
タラッチ信号を作るため、出力信号D17はラッチタイ
ミング信号発生回路6に入力され、データラッチ信号D
18が出力される(図5参照)。 【0040】16組で8種類のデータを表わす出力信号
D12〜D15はデータ変換器7において3ビットの情
報に集約され、データ変換器7からの変換出力H1、H
2、H3は、出力信号D16と共にラッチ部8に入力さ
れている。ラッチ部8では、データラッチ信号D18に
応答し、その立ち上がりタイミングでそこへの入力信号
をラッチし、絶対位置データD01〜D04を出力す
る。これにより、読み誤りなく絶対位置データが得られ
ることになる。 【0041】また、出力信号D16とD17とは電気角
で90°位相のずれたインクリメンタル信号IA、IB
として取り出される。出力信号D17のエッヂにて出力
信号D12〜D15のデータ変換後のデータである変換
出力H1〜H3及び出力信号D16をラッチしているた
め、インクリメンタル信号IA、IBの排他的論理和を
とることによって分解能を2倍に高めることも可能であ
る。 【0042】本実施例は、符号板が円形状の光学式ロー
タリーエンコーダの場合について説明したが、符号板が
直線形状のリニアエンコーダや磁気式エンコーダ等でも
本発明と同様に適用することができるのは勿論である。 【0043】 【発明の効果】本発明によれば、上述の如く、必要とす
る分割数の半分の2進直列符号を用いて所要の2進直列
符号を容易に作成することができるほか、インクリメン
タル符号用のトラックを設けることなしに、符号板に設
けられている絶対位置データ検出用の2進直列符号から
所要のインクリメンタル信号を作成することができるの
で、インクリメンタル符号用トラックなしに絶対位置デ
ータを正確に読み出すことができる。 【0044】また、位相の異なる2つのインクリメンタ
ル信号を得ることができるので、分解能を2倍に高める
ことができるほか、2進直列符号からの検出値を所定の
直列符号に変換する変換器を簡素化することもできる。
【図面の簡単な説明】 【図1】本発明による絶対値エンコーダの一実施例を示
すブロック図。 【図2】図1に示す符号板と各検出器との構成を説明す
るための図。 【図3】図1の絶対値エンコーダにおいて得られる各信
号の内容を各番地に対応させて表示した図。 【図4】図1の絶対値エンコーダにおいて得られる各信
号の内容を各番地に対応させて表示した図。 【図5】図1の絶対値エンコーダにおいて得られる各信
号の相互関係を示すタイムチャート。 【符号の説明】 1 絶対値エンコーダ 2 符号板 4 読取装置 6 タイミング信号発生回路 7 データ変換器 8 ラッチ部 S1〜S11 検出素子 T トラック FA(A1〜A8) 基本2進循環直列符号 FB(B1〜B8) 2進直列符号 H1、H2、H3 変換出力
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01D 5/00 - 5/62

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 符号板上の単一トラックに付された2N
    分割の2進直列符号の内の複数個の符号を読み取って絶
    対位置データを出力する絶対値エンコーダにおいて、 N分割の2進直列符号であって、連続するK+1個(K
    は2K-1 <N≦2K を満足する2以上の整数値)を読み
    取った絶対値データが全て異なると共に任意の2つの読
    み取り2進値の和が2K+1 −1にならないという条件の
    下に作成された2進直列符号を予め用意し、N個の絶対
    位置データをこの2進直列符号から得るのに必要なK+
    1ビットの検出値の中に各ビットが全て「1」となる2
    進直列符号が含まれている場合には「0」を、各ビット
    が全て「0」となる2進直列符号が含まれている場合に
    は「1」を、また各ビットが全て「0」または「1」と
    なる2進直列符号のどちらも含まれていない場合には
    「1」または「0」のどちらかを、前記2進直列符号の
    各境界領域に埋め込み組み合わせて作成した分割数が2
    Nの2進直列符号のスリットを形成した符号板と、 該符号板に形成された前記2進直列符号を1個おきで且
    つK+1個読み出すようにそれぞれが構成され、一方が
    前記2進直列符号を読み取る場合には他方が前記2進直
    列符号の各境界領域に埋め込まれた「1」または「0」
    の符号を読み取るように構成された一対の検出器と、 該一対の検出器からの読取データを所定の直列符号に変
    換する変換手段と、 前記2進直列符号から所要の符号を読み出してインクリ
    メンタル信号を作成する手段と、 該インクリメンタル信号に応答し前記変換手段からの出
    力をラッチするラッチ手段とを備えて成ることを特徴と
    する絶対値エンコーダ。
JP21432094A 1994-08-17 1994-08-17 絶対値エンコーダ Expired - Fee Related JP3449794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21432094A JP3449794B2 (ja) 1994-08-17 1994-08-17 絶対値エンコーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21432094A JP3449794B2 (ja) 1994-08-17 1994-08-17 絶対値エンコーダ

Publications (2)

Publication Number Publication Date
JPH0861984A JPH0861984A (ja) 1996-03-08
JP3449794B2 true JP3449794B2 (ja) 2003-09-22

Family

ID=16653812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21432094A Expired - Fee Related JP3449794B2 (ja) 1994-08-17 1994-08-17 絶対値エンコーダ

Country Status (1)

Country Link
JP (1) JP3449794B2 (ja)

Also Published As

Publication number Publication date
JPH0861984A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
US5252825A (en) Absolute encoder using interpolation to obtain high resolution
JP3179493B2 (ja) アブソリュートエンコーダ
US4906992A (en) Single track absolute encoder
US7015832B2 (en) Pulse width modulation based digital incremental encoder
US4410798A (en) Incremental optical encoder system with addressable index
KR950010385B1 (ko) 절대치 인코더
JP2003050142A (ja) 準絶対位置検出装置
JP3449794B2 (ja) 絶対値エンコーダ
JPS59501227A (ja) 数値出力を有する回転式角度位置検出装置
JPH0412223A (ja) 位置検出装置
JP3449793B2 (ja) 絶対値エンコーダ
US4383317A (en) Shaft angle encoder having a circuit for synthesizing a skipped track output signal
JP3449775B2 (ja) 絶対値エンコーダ
JP3171485B2 (ja) 高分解能アブソリュート信号の作成方法
JP3449795B2 (ja) 絶対値エンコーダ
JP3506778B2 (ja) 絶対値エンコーダ
JP3001149B2 (ja) エンコーダ
JP3431695B2 (ja) 絶対値エンコーダ
JP3454907B2 (ja) 絶対値エンコーダ
JP3474938B2 (ja) 絶対値エンコーダ
JPH04143620A (ja) 位置検出装置
US5122980A (en) Encoder interpolator circuit
JP3446537B2 (ja) アブソリュートエンコーダ
SU1176453A1 (ru) Преобразователь угла поворота вала в код
JPH0257846B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees