JP3070109B2 - 絶対位置検出方法および装置 - Google Patents
絶対位置検出方法および装置Info
- Publication number
- JP3070109B2 JP3070109B2 JP3027650A JP2765091A JP3070109B2 JP 3070109 B2 JP3070109 B2 JP 3070109B2 JP 3027650 A JP3027650 A JP 3027650A JP 2765091 A JP2765091 A JP 2765091A JP 3070109 B2 JP3070109 B2 JP 3070109B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- absolute
- bits
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は数値制御装置、産業用ロ
ボットなどにおいて、被制御可動部の絶対位置を正確に
高い精度で検出する方法および装置に関する。
ボットなどにおいて、被制御可動部の絶対位置を正確に
高い精度で検出する方法および装置に関する。
【０００２】
【従来の技術】従来、この種の装置は特開昭５９ー１３
２３０８に開示されているように、絶対位置の検出のた
めに１回転中の角度データーをコード円板からすべてア
ブソリュートコードとして読み取る必要が有る。
２３０８に開示されているように、絶対位置の検出のた
めに１回転中の角度データーをコード円板からすべてア
ブソリュートコードとして読み取る必要が有る。
【０００３】
【発明が解決しようとする課題】上述した従来の装置は
コード円板から全てアブソリュートコードで読み取って
いるので回路が複雑で部品点数も多くなるという問題が
ある。しかるにＮＣ、ロボットなどに用いられる絶対位
置検出装置は原点復帰動作を必要としないもので有り、
又ＡＣサーボモータに付いている物はモータのポールデ
ータを判明させるエンコーダで有る。電源投入時に完全
な位置データを必要とするものでは無い。そこで本発明
においては上位データをアブソリュートコードで作成
し、下位データをインクリメンタルパターンで構成し上
位データが変化したとき必要数の補正パルスを出力する
ことにより簡単な、部品点数の少ないアブソリュートエ
ンコーダーを作成することを目的とする。
コード円板から全てアブソリュートコードで読み取って
いるので回路が複雑で部品点数も多くなるという問題が
ある。しかるにＮＣ、ロボットなどに用いられる絶対位
置検出装置は原点復帰動作を必要としないもので有り、
又ＡＣサーボモータに付いている物はモータのポールデ
ータを判明させるエンコーダで有る。電源投入時に完全
な位置データを必要とするものでは無い。そこで本発明
においては上位データをアブソリュートコードで作成
し、下位データをインクリメンタルパターンで構成し上
位データが変化したとき必要数の補正パルスを出力する
ことにより簡単な、部品点数の少ないアブソリュートエ
ンコーダーを作成することを目的とする。
【０００４】
【課題を解決するための手段】本発明の絶対位置検出方
法は、Ｍビットのアブソリュートコードと、前記アブソ
リュートコードに続く下位ビットに相当するＮビット
（Ｎは２以上）のインクリメンタルコードの最下位２ビ
ットとを出力するコード円板が停止している時に、Ｍビ
ットのアブソリュートコードを２相信号に変換してカウ
ントする第１のステップと、コード円板が回転を開始
し、アブソリュートコードの所定ビットが変化すると、
コード円板の回転方向を検出する第２のステップと、回
転方向が検出されると、コード円板の回転開始前のアブ
ソリュートコードからアブソリュートコードの所定ビッ
トの変化までの位置変化を回転方向に対応して補正すべ
き数の２相信号に変換してカウントするとともにＮビッ
トのインクリメンタルコードの最下位２ビットを２相信
号に変換してカウントする第３のステップとからなり、
好ましくは前記所定ビットがアブソリュートコードの最
下位ビットである。また、本発明の絶対位置検出装置
は、Ｍビットのアブソリュートコードと、前記アブソリ
ュートコードに続く下位ビットに相当するＮビット（Ｎ
は２以上）のインクリメンタルコードの最下位２ビット
とを出力するコード円板と、クロック信号をカウントア
ップする上位Ｍビット＋下位Ｎビットのカウンタと、カ
ウンタの上位Ｍビットのカウント値と停止しているコー
ド円板のＭビットのアブソリュートコードとを比較し、
一致したとき一致信号を出力するコンパレータと、一致
信号が出力されたときＭ＋Ｎビットのカウンタのカウン
ト動作を停止させる停止回路と、一致信号が出力された
後コード円板が回転し、アブソリュートコードの所定ビ
ットに変化が生ずるまではコード円板から入力するイン
クリメンタルコードの最下位２ビットを出力しないゲー
ト回路と、コード円板の回転による前記アブソリュート
コードの所定ビットが変化したときコード円板の回転方
向を検出する方向検出回路と、方向検出回路が回転方向
を検出したとき、Ｍ＋Ｎビットのカウンタの下位Ｎビッ
トのカウンタをカウント動作可能にさせ、回転開始前の
アブソリュートコードからアブソリュートコードの所定
ビットの変化までの位置変化を回転方向に対応して補正
するべきカウント値を下位Ｎビットのカウンタにカウン
トさせる補正回路と、下位Ｎビットカウンタの最下位２
ビットとゲート回路からの２ビットとを加算合成し２相
信号として出力する合成回路と、方向検出回路が検出し
た回転方向と、合成回路からの２相信号のカウント値と
からコード円板に連結された検出対象物の絶対位置を算
出する位置演算回路とを有し、好ましくは前記所定ビッ
トがアブソリュートコードの最下位ビットである。
法は、Ｍビットのアブソリュートコードと、前記アブソ
リュートコードに続く下位ビットに相当するＮビット
（Ｎは２以上）のインクリメンタルコードの最下位２ビ
ットとを出力するコード円板が停止している時に、Ｍビ
ットのアブソリュートコードを２相信号に変換してカウ
ントする第１のステップと、コード円板が回転を開始
し、アブソリュートコードの所定ビットが変化すると、
コード円板の回転方向を検出する第２のステップと、回
転方向が検出されると、コード円板の回転開始前のアブ
ソリュートコードからアブソリュートコードの所定ビッ
トの変化までの位置変化を回転方向に対応して補正すべ
き数の２相信号に変換してカウントするとともにＮビッ
トのインクリメンタルコードの最下位２ビットを２相信
号に変換してカウントする第３のステップとからなり、
好ましくは前記所定ビットがアブソリュートコードの最
下位ビットである。また、本発明の絶対位置検出装置
は、Ｍビットのアブソリュートコードと、前記アブソリ
ュートコードに続く下位ビットに相当するＮビット（Ｎ
は２以上）のインクリメンタルコードの最下位２ビット
とを出力するコード円板と、クロック信号をカウントア
ップする上位Ｍビット＋下位Ｎビットのカウンタと、カ
ウンタの上位Ｍビットのカウント値と停止しているコー
ド円板のＭビットのアブソリュートコードとを比較し、
一致したとき一致信号を出力するコンパレータと、一致
信号が出力されたときＭ＋Ｎビットのカウンタのカウン
ト動作を停止させる停止回路と、一致信号が出力された
後コード円板が回転し、アブソリュートコードの所定ビ
ットに変化が生ずるまではコード円板から入力するイン
クリメンタルコードの最下位２ビットを出力しないゲー
ト回路と、コード円板の回転による前記アブソリュート
コードの所定ビットが変化したときコード円板の回転方
向を検出する方向検出回路と、方向検出回路が回転方向
を検出したとき、Ｍ＋Ｎビットのカウンタの下位Ｎビッ
トのカウンタをカウント動作可能にさせ、回転開始前の
アブソリュートコードからアブソリュートコードの所定
ビットの変化までの位置変化を回転方向に対応して補正
するべきカウント値を下位Ｎビットのカウンタにカウン
トさせる補正回路と、下位Ｎビットカウンタの最下位２
ビットとゲート回路からの２ビットとを加算合成し２相
信号として出力する合成回路と、方向検出回路が検出し
た回転方向と、合成回路からの２相信号のカウント値と
からコード円板に連結された検出対象物の絶対位置を算
出する位置演算回路とを有し、好ましくは前記所定ビッ
トがアブソリュートコードの最下位ビットである。
【０００５】
【作用】イニシャル時コード円板が回転を開始する前、
Ｍ＋Ｎビットのカウンタがカウントを進める。コンパレ
ータが上位Ｍビットのカウンタのカウント値とアブソリ
ュートコードとを比較し、一致したとき停止回路がＭ＋
Ｎビットのカウンタのカウントを停止させる。カウント
を停止するまでの下位Ｎビットのカウンタの最下位２ビ
ットが合成回路により２相信号とされ位置演算回路によ
りコード円板が停止している補正前の絶対位置としてカ
ウントされる。次にコード円板が回転を開始し、アブソ
リュートコードの所定ビットに変化が生ずると、方向検
出回路がコードの回転方向を検出し、補正回路が回転開
始前のアブソリュートコードから所定ビットの変化まで
の補正分を下位Ｎビットのカウンタにカウントさせ、位
置演算回路のカウント値を補正させる。さらに所定ビッ
トの変化と同時に位置演算回路はコード円板のインクリ
メンタルコードの最下位２ビットをゲート回路および合
成回路を介して２相信号として入力しカウントを開始し
前記補正されるカウント値を更新し絶対位置の検出を進
める。
Ｍ＋Ｎビットのカウンタがカウントを進める。コンパレ
ータが上位Ｍビットのカウンタのカウント値とアブソリ
ュートコードとを比較し、一致したとき停止回路がＭ＋
Ｎビットのカウンタのカウントを停止させる。カウント
を停止するまでの下位Ｎビットのカウンタの最下位２ビ
ットが合成回路により２相信号とされ位置演算回路によ
りコード円板が停止している補正前の絶対位置としてカ
ウントされる。次にコード円板が回転を開始し、アブソ
リュートコードの所定ビットに変化が生ずると、方向検
出回路がコードの回転方向を検出し、補正回路が回転開
始前のアブソリュートコードから所定ビットの変化まで
の補正分を下位Ｎビットのカウンタにカウントさせ、位
置演算回路のカウント値を補正させる。さらに所定ビッ
トの変化と同時に位置演算回路はコード円板のインクリ
メンタルコードの最下位２ビットをゲート回路および合
成回路を介して２相信号として入力しカウントを開始し
前記補正されるカウント値を更新し絶対位置の検出を進
める。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の絶対位置検出装置の一実施
例を示すブロック図、図２は図１のシーケンス回路を詳
細に示すブロック図である。図１によれば、本発明の絶
対位置検出装置は、８ビットのアブソリュートコードと
８ビットに続く下位４ビットの最下位２ビットのインク
リメンタルコードＤＡ、ＤＢを有するコード円板１０
と、クロックＣＰをカウントするカウンタ１１、１２、
１３と、カウンタ１２、１３のカウント値とコード円板
１０の８ビットのアブソリュートコードとを比較するコ
ンパレータ１６、１７と、カウンタ１１、１２、１３の
カウント開始と停止を制御するＪＫフリップフロップ１
４と、コード円板１０の回転に応じてインクリメンタル
２相パルスを発信するパルス合成部１５０を含むシーケ
ンス回路１５により構成されている。次に、実施例の動
作について説明する。コード円板１０は上位８ビットを
アブソリュートコードとして出力し、下位４ビットの最
下位２ビットをインクリメンタルコードとして出力でき
るように構成されている。絶対位置検出装置は、コード
円板１０がまだ回転を開始せず停止しているイニシャル
時に、リセット信号
て説明する。図１は本発明の絶対位置検出装置の一実施
例を示すブロック図、図２は図１のシーケンス回路を詳
細に示すブロック図である。図１によれば、本発明の絶
対位置検出装置は、８ビットのアブソリュートコードと
８ビットに続く下位４ビットの最下位２ビットのインク
リメンタルコードＤＡ、ＤＢを有するコード円板１０
と、クロックＣＰをカウントするカウンタ１１、１２、
１３と、カウンタ１２、１３のカウント値とコード円板
１０の８ビットのアブソリュートコードとを比較するコ
ンパレータ１６、１７と、カウンタ１１、１２、１３の
カウント開始と停止を制御するＪＫフリップフロップ１
４と、コード円板１０の回転に応じてインクリメンタル
２相パルスを発信するパルス合成部１５０を含むシーケ
ンス回路１５により構成されている。次に、実施例の動
作について説明する。コード円板１０は上位８ビットを
アブソリュートコードとして出力し、下位４ビットの最
下位２ビットをインクリメンタルコードとして出力でき
るように構成されている。絶対位置検出装置は、コード
円板１０がまだ回転を開始せず停止しているイニシャル
時に、リセット信号
【外１】 がロウレベル（以降、Ｌと記す）になっており、リセッ
ト信号がＬからハイレベル（以降、Ｈと記す）に変化す
る。カウンタ１１、１２、１３は、それぞれのイネーブ
ル端子
ト信号がＬからハイレベル（以降、Ｈと記す）に変化す
る。カウンタ１１、１２、１３は、それぞれのイネーブ
ル端子
【外２】 がともにＬになるので、クロックＣＰのカウントアップ
を開始する。カウンタ１１、１２、１３はそれぞれ下位
より４ビットずつ合計１２ビットを出力している。コン
パレータ１６、１７は、停止しているコード円板１０か
らのアブソリュートコードの下位、上位４ビットずつを
それぞれ入力し、カウンタ１２、１３の出力値と比較
し、両者が一致するとコンパレータ１７が一致信号ＥＱ
をＨにする。一致信号ＥＱがＨになると、
を開始する。カウンタ１１、１２、１３はそれぞれ下位
より４ビットずつ合計１２ビットを出力している。コン
パレータ１６、１７は、停止しているコード円板１０か
らのアブソリュートコードの下位、上位４ビットずつを
それぞれ入力し、カウンタ１２、１３の出力値と比較
し、両者が一致するとコンパレータ１７が一致信号ＥＱ
をＨにする。一致信号ＥＱがＨになると、
【外３】 フリップフロップ１４（以降
【外４】 ＦＦ１４と記す）は出力端Ｑからのイネーブル信号
【外５】 をＨにし、カウンタ１２、１３のカウント動作を停止さ
せる。また、カウンタ１１は、イネーブル信号
せる。また、カウンタ１１は、イネーブル信号
【外６】 がＨになると、イネーブル信号
【外７】 もＨになり（図２を参照）、カウンタ１１のカウント動
作を停止する。カウンタ１１からの桁上げ信号リップル
キャリ
作を停止する。カウンタ１１からの桁上げ信号リップル
キャリ
【外８】 が出力された時に一致したので、停止したカウンタ１１
の保持内容は ０H（サフィックスＨは１６進数を示
す。）となっている。
の保持内容は ０H（サフィックスＨは１６進数を示
す。）となっている。
【０００７】次にシーケンス回路１５について図２を参
照して説明する。シーケンス回路１５は、コード円板１
０のインクリメンタルコードの最下位２ビットＤＡ、Ｄ
Ｂ信号と、カウンタ１１の出力端ＱＡ、ＱＢから出力さ
れる最下位の２ビットＮ０、Ｎ１とを入力とし、合成さ
れた２相信号φＡ、φＢを出力とするパルス合成部１５
０と、アブソリュートコードの最下位２ビットＭ０、Ｍ
１の変化に対応し、ゲート信号ＧＳと方向信号ＤＲを出
力する微分回路１６２と、補正のためのカウンタ１１の
カウント動作の開始、停止を制御する論理回路により構
成されている。パルス合成部１５０は、インクリメンタ
ルコードの最下位２ビットＤＡ、ＤＢを入力とする排他
的論理和回路１５１（以降、ＥＸ回路１５１と記す）
と、 ＥＸ回路１５１によって２進化された信号を入力
とするアンド回路１５２と、ビットＤＢを入力とするア
ンド回路１５３と、アンド回路１５２、１５３の出力信
号とカウンタ１１の出力の最下位２ビットＮＯ、Ｎ１を
入力とする全加算回路を用いた合成回路１５４と、２相
信号φＡ、φＢを出力とするＥＸ回路１５５から構成さ
れている。パルス合成部１５０は、 ＤＡ、ＤＢ信号と
ＮＯ、Ｎ１信号を入力として、２相信号化されたφＡ、
φＢをアブソリュートコード８ビットの最下位２ビット
から得られるゲート信号ＧＳによって出力する。すなわ
ち、シーケンス回路１５は、リセット信号
照して説明する。シーケンス回路１５は、コード円板１
０のインクリメンタルコードの最下位２ビットＤＡ、Ｄ
Ｂ信号と、カウンタ１１の出力端ＱＡ、ＱＢから出力さ
れる最下位の２ビットＮ０、Ｎ１とを入力とし、合成さ
れた２相信号φＡ、φＢを出力とするパルス合成部１５
０と、アブソリュートコードの最下位２ビットＭ０、Ｍ
１の変化に対応し、ゲート信号ＧＳと方向信号ＤＲを出
力する微分回路１６２と、補正のためのカウンタ１１の
カウント動作の開始、停止を制御する論理回路により構
成されている。パルス合成部１５０は、インクリメンタ
ルコードの最下位２ビットＤＡ、ＤＢを入力とする排他
的論理和回路１５１（以降、ＥＸ回路１５１と記す）
と、 ＥＸ回路１５１によって２進化された信号を入力
とするアンド回路１５２と、ビットＤＢを入力とするア
ンド回路１５３と、アンド回路１５２、１５３の出力信
号とカウンタ１１の出力の最下位２ビットＮＯ、Ｎ１を
入力とする全加算回路を用いた合成回路１５４と、２相
信号φＡ、φＢを出力とするＥＸ回路１５５から構成さ
れている。パルス合成部１５０は、 ＤＡ、ＤＢ信号と
ＮＯ、Ｎ１信号を入力として、２相信号化されたφＡ、
φＢをアブソリュートコード８ビットの最下位２ビット
から得られるゲート信号ＧＳによって出力する。すなわ
ち、シーケンス回路１５は、リセット信号
【外１０】 がＨになり、クロックＣＰがカウンタ１１、１２、１３
でカウントされ、カウンタ１２、１３のカウント値とコ
ード板１０のアブソリュートコード８ビットの上位４ビ
ットコードがコンパレータ１７で比較され、コンパレー
タ１７が一致信号を出すまでは、カウンタ１１の出力端
ＱＡ、ＱＢから出力される最下位の２ビットＮ０、Ｎ１
から２相信号φＡ、φＢを形成し出力する。この２相信
号φＡ、φＢは、位置演算回路（不図示）によりカウン
トされ、同時にカウンタ１２、１３によりカウントされ
た値とコード板１０のアブソリュートコードとがコンパ
レータ１６、１７により比較され、一致を検出してコー
ド板１０は停止する。図２に示すゲート信号ＧＳは、そ
のレベルがＬの時、ＥＸ回路１５１を介してインクリメ
ンタルコードの下位２ビットＤＡ、ＤＢが入力されて
も、アンド回路１５２、１５３により２相信号φＡ、φ
ＢへのＤＡ、ＤＢ加算を阻止する。コード円板１０が回
転するとアブソリュートコードの最下位２ビットＭ０、
Ｍ１の変化に対応して、５ビットのＤ形フリップフロッ
プ１６５と、インバータ１６３、１６４と、フルアダー
１６６からなる微分回路１６２から微分パルスΣ0、 Σ
1が出力される。すなわちビットＭ０、Ｍ１が変化しな
い間はＬ、Ｌであった状態が、コード円板１０の正転方
向によりＬ、Ｈに変化し、逆転方向によりＨ、Ｈに変化
する際に、それぞれ微分パルス Σ0、 Σ1が出力され
る。微分回路１６２の微分パルスΣ0 がＨとなると
でカウントされ、カウンタ１２、１３のカウント値とコ
ード板１０のアブソリュートコード８ビットの上位４ビ
ットコードがコンパレータ１７で比較され、コンパレー
タ１７が一致信号を出すまでは、カウンタ１１の出力端
ＱＡ、ＱＢから出力される最下位の２ビットＮ０、Ｎ１
から２相信号φＡ、φＢを形成し出力する。この２相信
号φＡ、φＢは、位置演算回路（不図示）によりカウン
トされ、同時にカウンタ１２、１３によりカウントされ
た値とコード板１０のアブソリュートコードとがコンパ
レータ１６、１７により比較され、一致を検出してコー
ド板１０は停止する。図２に示すゲート信号ＧＳは、そ
のレベルがＬの時、ＥＸ回路１５１を介してインクリメ
ンタルコードの下位２ビットＤＡ、ＤＢが入力されて
も、アンド回路１５２、１５３により２相信号φＡ、φ
ＢへのＤＡ、ＤＢ加算を阻止する。コード円板１０が回
転するとアブソリュートコードの最下位２ビットＭ０、
Ｍ１の変化に対応して、５ビットのＤ形フリップフロッ
プ１６５と、インバータ１６３、１６４と、フルアダー
１６６からなる微分回路１６２から微分パルスΣ0、 Σ
1が出力される。すなわちビットＭ０、Ｍ１が変化しな
い間はＬ、Ｌであった状態が、コード円板１０の正転方
向によりＬ、Ｈに変化し、逆転方向によりＨ、Ｈに変化
する際に、それぞれ微分パルス Σ0、 Σ1が出力され
る。微分回路１６２の微分パルスΣ0 がＨとなると
【外１１】 、ＦＦ１６７の出力端Ｑのゲート信号ＧＳはＨとなり、
インクリメンタルコードＤＡ、ＤＢに基ずく信号を回路
１５１、１５２、１５３を介して合成回路１５４に伝達
する。微分回路１６２の微分パルス Σ0、 Σ1がＨ、Ｈ
のときのみアンド回路１６８の出力により
インクリメンタルコードＤＡ、ＤＢに基ずく信号を回路
１５１、１５２、１５３を介して合成回路１５４に伝達
する。微分回路１６２の微分パルス Σ0、 Σ1がＨ、Ｈ
のときのみアンド回路１６８の出力により
【外１２】 、ＦＦ１６９の出力端Ｑの方向信号ＤＲはＨとなり、他
の場合Ｌとなる。微分回路１６２の微分パルス Σ0がＨ
のとき、
の場合Ｌとなる。微分回路１６２の微分パルス Σ0がＨ
のとき、
【外１３】 、ＦＦ１６０の出力端
【外１４】 の出力はＬになりアンド回路１６１を介してイネーブル
信号
信号
【外１５】 はＬとされ、補正のためのカウンタ１１のカウント動作
を開始させる。カウンタ出力Ｎ０、Ｎ１、Ｎ２、Ｎ３が
方向信号ＤＲの論理レベルにより、選択されたアンド回
路１５６、１５７のいずれかの出力をＨにさせると、回
路１５８、１５９、１６０、１６１を介してイネーブル
信号
を開始させる。カウンタ出力Ｎ０、Ｎ１、Ｎ２、Ｎ３が
方向信号ＤＲの論理レベルにより、選択されたアンド回
路１５６、１５７のいずれかの出力をＨにさせると、回
路１５８、１５９、１６０、１６１を介してイネーブル
信号
【外１６】 をＨとし、補正のためのカウンタ１１のカウント動作を
停止させる。
停止させる。
【０００８】さらに、図１の実施例でコード円板１０が
正転する場合について図３の波形図を参照して説明す
る。コード円板１０が図３で示される位置Ｐ２で停止し
ているものとすると、イニシャル時にコンパレータ１
６、１７は、カウンタ１２、１３のカウント値と、コー
ド円板１０のアブソリューコードとを比較する。コンパ
レータ１６、１７は、カウンタ１２、１３のカウント値
とコード円板１０のアブソリューコードとの一致によっ
て、すなわち、位置Ｐ１に達した時点で一致信号ＥＱを
送出する。一致信号ＥＱがＨになると、位置演算回路
は、絶対位置が実際の位置Ｐ２でなく、位置Ｐ１にある
ものと判定する。コード円板１０が正転して位置Ｐ３に
達し、アブソリュートコードの最下位ビットＭ１、Ｍ０
が変化し微分回路１６２の出力、微分パルスΣ1、 Σ0
がＬ、Ｈになると、回路１６１の出力であるイネーブル
信号
正転する場合について図３の波形図を参照して説明す
る。コード円板１０が図３で示される位置Ｐ２で停止し
ているものとすると、イニシャル時にコンパレータ１
６、１７は、カウンタ１２、１３のカウント値と、コー
ド円板１０のアブソリューコードとを比較する。コンパ
レータ１６、１７は、カウンタ１２、１３のカウント値
とコード円板１０のアブソリューコードとの一致によっ
て、すなわち、位置Ｐ１に達した時点で一致信号ＥＱを
送出する。一致信号ＥＱがＨになると、位置演算回路
は、絶対位置が実際の位置Ｐ２でなく、位置Ｐ１にある
ものと判定する。コード円板１０が正転して位置Ｐ３に
達し、アブソリュートコードの最下位ビットＭ１、Ｍ０
が変化し微分回路１６２の出力、微分パルスΣ1、 Σ0
がＬ、Ｈになると、回路１６１の出力であるイネーブル
信号
【外１７】 がＬになるので、カウンタ１１はカウント動作を開始す
る。カウンタ１１が０H（１６進）から次の０H（１６
進）まで（Σ1、 Σ0がＨ、Ｈの場合は０HからＦHま
で）カウントするとイネーブル信号
る。カウンタ１１が０H（１６進）から次の０H（１６
進）まで（Σ1、 Σ0がＨ、Ｈの場合は０HからＦHま
で）カウントするとイネーブル信号
【外１８】 はＨにされるのでカウンタ１１はカウント動作を停止す
る。この間のカウント値は下位２ビットＮ０、Ｎ１が回
路１５４、１５５を介して２相信号φＡ、φＢとしてカ
ウントされているのでアブソリュートコードの最下位ビ
ットＭ０の１ビット分が補正され、正しいアブソリュー
トコードが読み込まれたこととなる。一方インクリメン
タルコードＤＡ、ＤＢも微分パルス Σ1、 Σ0がＬ、Ｈ
になった時、ゲート信号ＧＳがＨとなるのでインクリメ
ンタルコードの最下位２ビットも合成回路１５４により
２相信号φＡ、φＢに取り込まれ、カウンタ１１による
補正終了後はインクリメンタルコードＤＡ、ＤＢのみに
よる絶対位置の検出が行われる。
る。この間のカウント値は下位２ビットＮ０、Ｎ１が回
路１５４、１５５を介して２相信号φＡ、φＢとしてカ
ウントされているのでアブソリュートコードの最下位ビ
ットＭ０の１ビット分が補正され、正しいアブソリュー
トコードが読み込まれたこととなる。一方インクリメン
タルコードＤＡ、ＤＢも微分パルス Σ1、 Σ0がＬ、Ｈ
になった時、ゲート信号ＧＳがＨとなるのでインクリメ
ンタルコードの最下位２ビットも合成回路１５４により
２相信号φＡ、φＢに取り込まれ、カウンタ１１による
補正終了後はインクリメンタルコードＤＡ、ＤＢのみに
よる絶対位置の検出が行われる。
【０００９】以上の実施例においては１２ビットの場合
について説明したが、ビット数が増加し、例えば１６ビ
ットの場合などで、上位８ビットをアブソリュートコー
ドとしてコード円板から位置を読みとり、下位８ビット
はインクリメンタルコードの最下位２ビットから演算で
きる等の応用は容易に本発明の思想から考えられる。
について説明したが、ビット数が増加し、例えば１６ビ
ットの場合などで、上位８ビットをアブソリュートコー
ドとしてコード円板から位置を読みとり、下位８ビット
はインクリメンタルコードの最下位２ビットから演算で
きる等の応用は容易に本発明の思想から考えられる。
【００１０】
【発明の効果】以上説明したように本発明は、下位Ｎビ
ットをインクリメンタルコードとし、Ｎビット中コード
円板の最下位２ビットのみをインクリメンタルコードと
して用いるのでコード円板の検出用スリット等が少なく
なり、デジタル回路はＬＳＩ化し易くなるので部品点数
の少い安価なＦＡ用アブソリュートエンコーダを提供す
ることが可能となる。
ットをインクリメンタルコードとし、Ｎビット中コード
円板の最下位２ビットのみをインクリメンタルコードと
して用いるのでコード円板の検出用スリット等が少なく
なり、デジタル回路はＬＳＩ化し易くなるので部品点数
の少い安価なＦＡ用アブソリュートエンコーダを提供す
ることが可能となる。
【図１】本発明の絶対位置検出装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】図１のシーケンス回路を詳細に示すブロック図
である。
である。
【図３】アブソリュートコードの補正時の動作を示す波
形図である。
形図である。
１０ コード円板１１，
１２，１３ カウンタ１４，１６０，１６
７，１６９
１２，１３ カウンタ１４，１６０，１６
７，１６９
【外１９】 フリップフロップ １５ シーケンス回路 １６，１７ コンパレータ １５０ パルス合成部 １５４ 合成回路 １６２ 微分回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 5/00 - 5/62 G01B 11/00 - 11/30 G01B 21/00 - 21/32
Claims (4)
- 【請求項１】 Ｍビットのアブソリュートコードと、前
記アブソリュートコードに続く下位ビットに相当するＮ
ビット（Ｎは２以上）のインクリメンタルコードの最下
位２ビットとを出力するコード円板が停止している時
に、Ｍビットのアブソリュートコードを２相信号に変換
してカウントする第１のステップと、コード円板が回転
を開始し、アブソリュートコードの所定ビットが変化す
ると、コード円板の回転方向を検出する第２のステップ
と、回転方向が検出されると、コード円板の回転開始前
のアブソリュートコードからアブソリュートコードの所
定ビットの変化までの位置変化を回転方向に対応して補
正すべき数の２相信号に変換してカウントするとともに
Ｎビットのインクリメンタルコードの最下位２ビットを
２相信号に変換してカウントする第３のステップとから
なる絶対位置検出方法。 - 【請求項２】 アブソリュートコードの所定ビットがア
ブソリュートコードの最下位ビットである請求項１に記
載の絶対位置検出方法。 - 【請求項３】 Ｍビットのアブソリュートコードと、前
記アブソリュートコードに続く下位ビットに相当するＮ
ビット（Ｎは２以上）のインクリメンタルコードの最下
位２ビットとを出力するコード円板と、クロック信号を
カウントアップする上位Ｍビット＋下位Ｎビットのカウ
ンタと、カウンタの上位Ｍビットのカウント値と停止し
ているコード円板のＭビットのアブソリュートコードと
を比較し、一致したとき一致信号を出力するコンパレー
タと、一致信号が出力されたときＭ＋Ｎビットのカウン
タのカウント動作を停止させる停止回路と、一致信号が
出力された後コード円板が回転し、アブソリュートコー
ドの所定ビットに変化が生ずるまではコード円板から入
力するインクリメンタルコードの最下位２ビットを出力
しないゲート回路と、コード円板の回転による前記アブ
ソリュートコードの所定ビットが変化したときコード円
板の回転方向を検出する方向検出回路と、方向検出回路
が回転方向を検出したとき、Ｍ＋Ｎビットのカウンタの
下位Ｎビットのカウンタをカウント動作可能にさせ、回
転開始前のアブソリュートコードからアブソリュートコ
ードの所定ビットの変化までの位置の変化を回転方向に
対応して補正すべきカウント値を下位Ｎビットのカウン
タにカウントさせる補正回路と、下位Ｎビットカウンタ
の最下位２ビットとゲート回路からの２ビットとを加算
合成し２相信号として出力する合成回路と、方向検出回
路が検出した回転方向と、合成回路からの２相信号のカ
ウント値とからコード円板に連結された検出対象物の絶
対位置を算出する位置演算回路とを有する絶対位置検出
装置。 - 【請求項４】 アブソリュートコードの所定ビットがア
ブソリュートコードの最下位ビットである請求項３に記
載の絶対位置検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027650A JP3070109B2 (ja) | 1991-01-30 | 1991-01-30 | 絶対位置検出方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027650A JP3070109B2 (ja) | 1991-01-30 | 1991-01-30 | 絶対位置検出方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04331318A JPH04331318A (ja) | 1992-11-19 |
| JP3070109B2 true JP3070109B2 (ja) | 2000-07-24 |
Family
ID=12226797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027650A Expired - Fee Related JP3070109B2 (ja) | 1991-01-30 | 1991-01-30 | 絶対位置検出方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070109B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916098B (zh) * | 2010-08-04 | 2012-09-05 | 中国科学院自动化研究所 | 具有绝对码盘读取功能的多轴运动控制卡 |
-
1991
- 1991-01-30 JP JP3027650A patent/JP3070109B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04331318A (ja) | 1992-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276722A (en) | Absolute multi-revolution encoder | |
| US4827203A (en) | Rotor rotational position detector for a motor | |
| JP3070109B2 (ja) | 絶対位置検出方法および装置 | |
| JP3203909B2 (ja) | Ａ／ｄ変換装置 | |
| JP4290405B2 (ja) | 位置情報の異常検出装置 | |
| JP3047809B2 (ja) | ロータリーエンコーダ | |
| JPH07229910A (ja) | パルスカウンタ回路 | |
| JP3171485B2 (ja) | 高分解能アブソリュート信号の作成方法 | |
| JP3241138B2 (ja) | アブソリュートエンコーダ出力信号異常検出方式 | |
| EP0240921A2 (en) | BCH code signal correcting system | |
| JPH065175B2 (ja) | アブソリユ−ト式エンコ−ダ | |
| JPH0429258B2 (ja) | ||
| JP3058984B2 (ja) | 回転検出信号のビット飛び検出方法 | |
| JP3456556B2 (ja) | アブソリュートエンコーダ装置 | |
| JP3248369B2 (ja) | 回転体の位置検出回路 | |
| JPH01237416A (ja) | アブソリュート測長方法 | |
| JP2000180210A (ja) | エンコーダパルス発生装置 | |
| JP3283188B2 (ja) | パルスカウント回路 | |
| JP3045644B2 (ja) | キャリア移動制御装置とパルス周波数変換器 | |
| JP2891472B2 (ja) | 速度信号検出回路 | |
| SU1256203A1 (ru) | Устройство контрол преобразовател угла поворота вала в код | |
| JPS60239608A (ja) | アブソリユ−ト位置の検知方法および検知装置 | |
| JPH077985A (ja) | ディジタル式速度検出装置及びそれを用いた電動機の速度制御装置 | |
| SU860008A1 (ru) | Устройство дл программного управлени поворотным механизмом | |
| KR100252079B1 (ko) | 운동체의 위치 검출 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |