JP3241138B2 - アブソリュートエンコーダ出力信号異常検出方式 - Google Patents
アブソリュートエンコーダ出力信号異常検出方式Info
- Publication number
- JP3241138B2 JP3241138B2 JP00986093A JP986093A JP3241138B2 JP 3241138 B2 JP3241138 B2 JP 3241138B2 JP 00986093 A JP00986093 A JP 00986093A JP 986093 A JP986093 A JP 986093A JP 3241138 B2 JP3241138 B2 JP 3241138B2
- Authority
- JP
- Japan
- Prior art keywords
- absolute
- signal
- data
- incremental
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アブソリュートエンコ
ーダ出力信号異常検出方式に関し、特にロボットや工作
機械等の可動部の絶対位置検出及び速度検出に適用され
る、アブソリュート信号とインクリメンタル信号とを併
用するアブソリュートエンコーダに適用して有用なもの
である。
ーダ出力信号異常検出方式に関し、特にロボットや工作
機械等の可動部の絶対位置検出及び速度検出に適用され
る、アブソリュート信号とインクリメンタル信号とを併
用するアブソリュートエンコーダに適用して有用なもの
である。
【０００２】
【従来の技術】回転円盤にアブソリュート信号用のパタ
ーンとインクリメンタル信号用のパターンを幾何学的に
配置し、該回転円盤をモータの軸に取付け、該回転円盤
が回転することにより、前記アブソリュート信号用パタ
ーン及びインクリメンタル信号用パターンからアブソリ
ュート信号及びインクリメンタル信号を得て、モータの
回転位置，回転方向，回転速度等を得るためのアブソリ
ュートエンコーダは周知である。このようなアブソリュ
ートエンコーダにおいて、モータを一定方向に回転すれ
ば、ある単位毎のアブソリュート信号内には同一数のイ
ンクリメンタル信号が発生することとなる。例えば、ア
ブソリュート信号の最低単位には数十〜数百の一定数の
インクリメンタル信号が発生することとなる。
ーンとインクリメンタル信号用のパターンを幾何学的に
配置し、該回転円盤をモータの軸に取付け、該回転円盤
が回転することにより、前記アブソリュート信号用パタ
ーン及びインクリメンタル信号用パターンからアブソリ
ュート信号及びインクリメンタル信号を得て、モータの
回転位置，回転方向，回転速度等を得るためのアブソリ
ュートエンコーダは周知である。このようなアブソリュ
ートエンコーダにおいて、モータを一定方向に回転すれ
ば、ある単位毎のアブソリュート信号内には同一数のイ
ンクリメンタル信号が発生することとなる。例えば、ア
ブソリュート信号の最低単位には数十〜数百の一定数の
インクリメンタル信号が発生することとなる。
【０００３】一方、上位回転円盤にゴミが付着したり、
ドライバやレシーバ等のディバイスの不良、伝送中の不
良等によりアブソリュート信号が異常を示すことがあ
る。
ドライバやレシーバ等のディバイスの不良、伝送中の不
良等によりアブソリュート信号が異常を示すことがあ
る。
【０００４】そこで従来、前記異常を検出するための方
式が提供されている。
式が提供されている。
【０００５】図２は、従来技術に係るアブソリュートエ
ンコーダ出力信号異常検出方式の説明図である。同図に
おいて、Ｆ１，Ｆ２はＤ型フリップフロップ、Ｇ１はイ
クスクルシブオア回路、Ｃはアップダウンカウンタ、Ｒ
はラッチ回路、Ｇ２，Ｇ３はオア回路である。また、Ａ
はアブソリュート信号の最低単位におけるアブソリュー
ト信号値の出力を示す。＋Ｐ，−Ｐはそれぞれ正のイン
クリメンタル信号，負のインクリメンタル信号を示して
いる。
ンコーダ出力信号異常検出方式の説明図である。同図に
おいて、Ｆ１，Ｆ２はＤ型フリップフロップ、Ｇ１はイ
クスクルシブオア回路、Ｃはアップダウンカウンタ、Ｒ
はラッチ回路、Ｇ２，Ｇ３はオア回路である。また、Ａ
はアブソリュート信号の最低単位におけるアブソリュー
ト信号値の出力を示す。＋Ｐ，−Ｐはそれぞれ正のイン
クリメンタル信号，負のインクリメンタル信号を示して
いる。
【０００６】アブソリュート信号Ａはフリップフロップ
Ｆ１の入力端子Ｄに入力され、該フリップフロップＦ１
の出力ＱはフリップフロップＦ２の入力端子Ｄに入力さ
れており、また、各フリップフロップＦ１，Ｆ２のクロ
ック端子ＣＫには正，負のインクリメンタル信号＋Ｐ，
−Ｐを入力とするオア回路Ｇ３の出力が入力されてい
る。
Ｆ１の入力端子Ｄに入力され、該フリップフロップＦ１
の出力ＱはフリップフロップＦ２の入力端子Ｄに入力さ
れており、また、各フリップフロップＦ１，Ｆ２のクロ
ック端子ＣＫには正，負のインクリメンタル信号＋Ｐ，
−Ｐを入力とするオア回路Ｇ３の出力が入力されてい
る。
【０００７】イクスクルシブオア回路Ｇ１には各フリッ
プフロップＦ１，Ｆ２の出力Ｑが入力され、イクスクル
シブオア回路Ｇ１の出力はカウンタＣのリセット端子Ｒ
及びラッチ回路Ｒに入力されている。さらに、カウンタ
Ｃの加算端子Ｕには正のインクリメンタル信号＋Ｐ，減
算端子Ｄには負のインクリメンタル信号−Ｐが入力さ
れ、カウンタＣのカウント値はイクスクルシブオア回路
Ｇ１からの信号によりラッチ回路Ｒに記憶されるように
なっており、ラッチ回路Ｒの出力はオア回路Ｇ２を介し
て出力されるようになっている。
プフロップＦ１，Ｆ２の出力Ｑが入力され、イクスクル
シブオア回路Ｇ１の出力はカウンタＣのリセット端子Ｒ
及びラッチ回路Ｒに入力されている。さらに、カウンタ
Ｃの加算端子Ｕには正のインクリメンタル信号＋Ｐ，減
算端子Ｄには負のインクリメンタル信号−Ｐが入力さ
れ、カウンタＣのカウント値はイクスクルシブオア回路
Ｇ１からの信号によりラッチ回路Ｒに記憶されるように
なっており、ラッチ回路Ｒの出力はオア回路Ｇ２を介し
て出力されるようになっている。
【０００８】そして、最低単位のアブソリュート信号Ａ
期間中に出力されるインクリメンタル信号の数をＮと
し、前記カウンタＣはｎビットで構成されているとする
と、 Ｎ＝２n なる関係になるように、最低単位のアブソリュート信号
Ａ中のインクリメンタル信号の数ＮとカウンタＣのビッ
トの数ｎは調整されている。
期間中に出力されるインクリメンタル信号の数をＮと
し、前記カウンタＣはｎビットで構成されているとする
と、 Ｎ＝２n なる関係になるように、最低単位のアブソリュート信号
Ａ中のインクリメンタル信号の数ＮとカウンタＣのビッ
トの数ｎは調整されている。
【０００９】その結果、カウンタＣが最低単位のアブソ
リュート信号Ａ中のインクリメンタル信号の数Ｎを計数
すると、その出力０−１〜０−ｎはすべて「０」にな
る。
リュート信号Ａ中のインクリメンタル信号の数Ｎを計数
すると、その出力０−１〜０−ｎはすべて「０」にな
る。
【００１０】次に、上記アブソリュートエンコーダ出力
信号異常検出方式の動作について、図３のタイミングチ
ャートを参照しながら説明する。
信号異常検出方式の動作について、図３のタイミングチ
ャートを参照しながら説明する。
【００１１】同図において、（イ）はアブソリュート信
号Ａ、（ロ）はオア回路Ｇ３から出力されるインクリメ
ンタル信号＋Ｐ，−Ｐ、（ハ）はフリップフロップＦ１
の出力、（ニ）はフリップフロップＦ２の出力、（ホ）
はイクスクルシブオア回路Ｇ１の出力、（ヘ）はカウン
タＣのカウント値を示している。
号Ａ、（ロ）はオア回路Ｇ３から出力されるインクリメ
ンタル信号＋Ｐ，−Ｐ、（ハ）はフリップフロップＦ１
の出力、（ニ）はフリップフロップＦ２の出力、（ホ）
はイクスクルシブオア回路Ｇ１の出力、（ヘ）はカウン
タＣのカウント値を示している。
【００１２】ある値のアブソリュート信号Ａがフリップ
フロップＦ１の入力端子Ｄに入力された後、オア回路Ｇ
３から正または負のインクリメンタル信号＋Ｐ，−Ｐが
入力されると（以下、正のインクリメンタル信号＋Ｐが
入力されているものとする）、フリップフロップＦ１は
セットされて出力Ｑを出力する（図３（ハ）参照）。こ
の出力ＱがフリップフロップＦ２の入力端子Ｄに入力さ
れた後のインクリメンタル信号＋Ｐによってフリップフ
ロップＦ２はセットされ、出力Ｑを出力する（図３
（ニ）参照）。
フロップＦ１の入力端子Ｄに入力された後、オア回路Ｇ
３から正または負のインクリメンタル信号＋Ｐ，−Ｐが
入力されると（以下、正のインクリメンタル信号＋Ｐが
入力されているものとする）、フリップフロップＦ１は
セットされて出力Ｑを出力する（図３（ハ）参照）。こ
の出力ＱがフリップフロップＦ２の入力端子Ｄに入力さ
れた後のインクリメンタル信号＋Ｐによってフリップフ
ロップＦ２はセットされ、出力Ｑを出力する（図３
（ニ）参照）。
【００１３】その結果、両フリップフロップＦ１，Ｆ２
の出力を入力とするイクスクルシブオア回路Ｇ１の出力
は図３（ホ）に示すように出力され、カウンタＣをリセ
ットする。一方、カウンタＣにはインクリメンタル信号
＋Ｐが加算端子に入力されているから、該カウンタＣが
リセットされた以後入力されるインクリメンタル信号＋
Ｐを計数加算していくこととなる（図３（ヘ）参照）。
の出力を入力とするイクスクルシブオア回路Ｇ１の出力
は図３（ホ）に示すように出力され、カウンタＣをリセ
ットする。一方、カウンタＣにはインクリメンタル信号
＋Ｐが加算端子に入力されているから、該カウンタＣが
リセットされた以後入力されるインクリメンタル信号＋
Ｐを計数加算していくこととなる（図３（ヘ）参照）。
【００１４】こうして、インクリメンタル信号＋Ｐを加
算していき、アブソリュート信号Ａがなくなると、フリ
ップフロップＦ１はアブソリュート信号Ａがなくなっ
て、次のインクリメンタル信号＋Ｐによって反転し出力
Ｑはなくなる。また、フリップフロップＦ２もフリップ
フロップＦ１の出力Ｑがなくなって次のインクリメンタ
ル信号＋Ｐによって反転し出力はなくなる。
算していき、アブソリュート信号Ａがなくなると、フリ
ップフロップＦ１はアブソリュート信号Ａがなくなっ
て、次のインクリメンタル信号＋Ｐによって反転し出力
Ｑはなくなる。また、フリップフロップＦ２もフリップ
フロップＦ１の出力Ｑがなくなって次のインクリメンタ
ル信号＋Ｐによって反転し出力はなくなる。
【００１５】その結果、イクスクルシブオアＧ１から
は、図３（ホ）に示すようなパルスが出力され、ラッチ
回路Ｒに上記カウンタＣの計数値を記憶させると共に該
カウンタＣをリセットする。
は、図３（ホ）に示すようなパルスが出力され、ラッチ
回路Ｒに上記カウンタＣの計数値を記憶させると共に該
カウンタＣをリセットする。
【００１６】ところで、上記カウンタＣには図３に示す
ように、アブソリュート信号Ａが出力されている期間に
出力されたインクリメンタル信号＋Ｐの数が計数される
こととなるが、（アブソリュート信号Ａが出力された直
後の２つのインクリメンタル信号＋Ｐは計数しないが、
アブソリュート信号がなくなった直後の２つのインクリ
メンタル信号＋Ｐを計数するから、アブソリュート信号
Ａが出力中のインクリメンタル信号＋Ｐの数Ｎとカウン
タＣの計数値Ｎは等しくなる）、アブソリュート信号Ａ
が出力されている期間に発生するインクリメンタル信号
＋Ｐの数は正常であれば一定の数Ｎである。
ように、アブソリュート信号Ａが出力されている期間に
出力されたインクリメンタル信号＋Ｐの数が計数される
こととなるが、（アブソリュート信号Ａが出力された直
後の２つのインクリメンタル信号＋Ｐは計数しないが、
アブソリュート信号がなくなった直後の２つのインクリ
メンタル信号＋Ｐを計数するから、アブソリュート信号
Ａが出力中のインクリメンタル信号＋Ｐの数Ｎとカウン
タＣの計数値Ｎは等しくなる）、アブソリュート信号Ａ
が出力されている期間に発生するインクリメンタル信号
＋Ｐの数は正常であれば一定の数Ｎである。
【００１７】そこで、前記カウンタＣが前記一定の数Ｎ
を計数したとき、前述したように、そのときの該カウン
タＣの出力０−１〜０−ｎはすべて「０」になる。
を計数したとき、前述したように、そのときの該カウン
タＣの出力０−１〜０−ｎはすべて「０」になる。
【００１８】その結果、正常であれば、ラッチＲにはす
べて「０」が記憶されることとなり、オア回路Ｇ２から
は何等出力されない。しかし、アブソリュート信号Ａに
異常があり、カウンタＣが一定数Ｎよりも多く若しくは
少く計数し、イクスクルシブオア回路Ｇ１からの出力に
よりラッチ回路Ｒを作動させ、該ラッチ回路Ｒにそのと
きのカウンタＣの値を記憶させると、該カウンタＣの出
力０−１〜０−ｎの少くとも１つは「０」でないため、
オア回路Ｇ２からは信号が出力されることとなる。該信
号は前記異常の際に出力される信号であるからこの信号
を利用してランプ等を点灯させ、アブソリュートエンコ
ーダの異常を知らせることができる。
べて「０」が記憶されることとなり、オア回路Ｇ２から
は何等出力されない。しかし、アブソリュート信号Ａに
異常があり、カウンタＣが一定数Ｎよりも多く若しくは
少く計数し、イクスクルシブオア回路Ｇ１からの出力に
よりラッチ回路Ｒを作動させ、該ラッチ回路Ｒにそのと
きのカウンタＣの値を記憶させると、該カウンタＣの出
力０−１〜０−ｎの少くとも１つは「０」でないため、
オア回路Ｇ２からは信号が出力されることとなる。該信
号は前記異常の際に出力される信号であるからこの信号
を利用してランプ等を点灯させ、アブソリュートエンコ
ーダの異常を知らせることができる。
【００１９】
【発明が解決しようとする課題】上述の如き従来技術に
係るアブソリュートエンコーダ出力信号異常検出方式で
は、アブソリュート信号の１ビット単位毎に異常検出を
実施している為、アブソリュート信号の全ビットに対し
て異常検出を実施したい場合には、同様の異常検出手段
を全ビット分並べなければならず装置が大嵩化する等の
問題点がある。
係るアブソリュートエンコーダ出力信号異常検出方式で
は、アブソリュート信号の１ビット単位毎に異常検出を
実施している為、アブソリュート信号の全ビットに対し
て異常検出を実施したい場合には、同様の異常検出手段
を全ビット分並べなければならず装置が大嵩化する等の
問題点がある。
【００２０】また、アブソリュートエンコーダが回転静
止状態にある時に、インクリメンタル信号のみが異常を
起こした場合には、アブソリュートエンコーダが再び回
転動作しアブソリュート信号が変化しない限りは前記異
常を検出する事ができないという問題点がある。
止状態にある時に、インクリメンタル信号のみが異常を
起こした場合には、アブソリュートエンコーダが再び回
転動作しアブソリュート信号が変化しない限りは前記異
常を検出する事ができないという問題点がある。
【００２１】本発明は、上記従来技術に鑑み、装置が大
嵩化することなくアブソリュート信号の全ビットに対し
て異常検出が可能であって、しかもアブソリュートエン
コーダの回転動作中・静止中に関わらず、アブソリュー
ト信号及びインクリメンタル信号の両方の異常検出を一
度に行うことができるアブソリュートエンコーダ出力信
号異常検出方式を提供することを目的とする。
嵩化することなくアブソリュート信号の全ビットに対し
て異常検出が可能であって、しかもアブソリュートエン
コーダの回転動作中・静止中に関わらず、アブソリュー
ト信号及びインクリメンタル信号の両方の異常検出を一
度に行うことができるアブソリュートエンコーダ出力信
号異常検出方式を提供することを目的とする。
【００２２】
【課題を解決するための手段】上記目的を達成する本発
明の構成は、回転体の１回転内または多回転時の絶対的
な角度を示すアブソリュート信号と、互いに９０°の位
相差をもち相対的な角度変位に比例した数のパルスを発
生する２つのインクリメンタル信号とをそれぞれ出力す
るアブソリュートエンコーダにおいて、前記アブソリュ
ート信号をバイナリコード化するとともにこれをアブソ
リュートデータとして出力するデコーダと、前記インク
リメンタル信号の分解能を前記アブソリュート信号の最
小単位の分解能と同一にする為に、前記インクリメンタ
ル信号を分周または逓倍変換する分周器または逓倍器
と、初期に前記デコーダより前記アブソリュートデータ
を入力してこのアブソリュートデータをプリセットし、
以後は前記アブソリュートデータを初期値としてこれに
前記分周器または逓倍器により得られた分周または逓倍
後の前記インクリメンタル信号をカウントアップ・ダウ
ンさせる事により、前記回転体の現在の角度の絶対位置
を示すアブソリュートカウントデータを求めこれを保持
するアブソリュートカウンタと、このアブソリュートカ
ウンタの前記アブソリュートカウントデータと前記デコ
ーダにより得られるバイナリコード化された前記アブソ
リュートデータとを同一のタイミングでそれぞれラッチ
するラッチ回路と、前記ラッチ回路に対し前記タイミン
グを与えるラッチ信号を一定周期毎に与える定周期タイ
マと、このラッチされた両データを比較し、該両データ
の不一致性を検出する事によりアブソリュートエンコー
ダのアブソリュート信号およびインクリメンタル信号の
異常を検出する信号異常検出手段とを具備した事を特徴
とする。
明の構成は、回転体の１回転内または多回転時の絶対的
な角度を示すアブソリュート信号と、互いに９０°の位
相差をもち相対的な角度変位に比例した数のパルスを発
生する２つのインクリメンタル信号とをそれぞれ出力す
るアブソリュートエンコーダにおいて、前記アブソリュ
ート信号をバイナリコード化するとともにこれをアブソ
リュートデータとして出力するデコーダと、前記インク
リメンタル信号の分解能を前記アブソリュート信号の最
小単位の分解能と同一にする為に、前記インクリメンタ
ル信号を分周または逓倍変換する分周器または逓倍器
と、初期に前記デコーダより前記アブソリュートデータ
を入力してこのアブソリュートデータをプリセットし、
以後は前記アブソリュートデータを初期値としてこれに
前記分周器または逓倍器により得られた分周または逓倍
後の前記インクリメンタル信号をカウントアップ・ダウ
ンさせる事により、前記回転体の現在の角度の絶対位置
を示すアブソリュートカウントデータを求めこれを保持
するアブソリュートカウンタと、このアブソリュートカ
ウンタの前記アブソリュートカウントデータと前記デコ
ーダにより得られるバイナリコード化された前記アブソ
リュートデータとを同一のタイミングでそれぞれラッチ
するラッチ回路と、前記ラッチ回路に対し前記タイミン
グを与えるラッチ信号を一定周期毎に与える定周期タイ
マと、このラッチされた両データを比較し、該両データ
の不一致性を検出する事によりアブソリュートエンコー
ダのアブソリュート信号およびインクリメンタル信号の
異常を検出する信号異常検出手段とを具備した事を特徴
とする。
【００２３】
【作用】上記構成の本発明によれば、デコーダにおいて
アブソリュート信号をバイナリコード化したアブソリュ
ートデータと、アブソリュートカウンタにおいて、初期
に入力した前記アブソリュートデータを初期値とし、こ
れに前記アブソリュート信号の最小単位と同一になるよ
うに分周または逓倍されたインクリメンタル信号をカウ
ントアップまたはカウントダウンすることによって得ら
れるアブソリュートカウントデータとが周期的に比較さ
れる。その結果、前記アブソリュート信号または前記イ
ンクリメンタル信号に異常がある場合には、前記アブソ
リュートデータと前記アブソリュートカウントデータと
が一致しないため信号異常検出手段から異常検出信号が
出力される。
アブソリュート信号をバイナリコード化したアブソリュ
ートデータと、アブソリュートカウンタにおいて、初期
に入力した前記アブソリュートデータを初期値とし、こ
れに前記アブソリュート信号の最小単位と同一になるよ
うに分周または逓倍されたインクリメンタル信号をカウ
ントアップまたはカウントダウンすることによって得ら
れるアブソリュートカウントデータとが周期的に比較さ
れる。その結果、前記アブソリュート信号または前記イ
ンクリメンタル信号に異常がある場合には、前記アブソ
リュートデータと前記アブソリュートカウントデータと
が一致しないため信号異常検出手段から異常検出信号が
出力される。
【００２４】
【実施例】以下本発明の実施例を図面に基づき詳細に説
明する。
明する。
【００２５】図１は、本発明の実施例に係るアブソリュ
ートエンコーダ出力信号異常検出方式の説明図である。
同図に示すように本発明の実施例に係るアブソリュート
エンコーダ出力信号異常検出方式１は、デコーダ２、分
周器または逓倍器３、アブソリュートカウンタ４、ラッ
チ回路５、定周期タイマ６、イクスクルシブオア回路７
及びオア回路８を有する。
ートエンコーダ出力信号異常検出方式の説明図である。
同図に示すように本発明の実施例に係るアブソリュート
エンコーダ出力信号異常検出方式１は、デコーダ２、分
周器または逓倍器３、アブソリュートカウンタ４、ラッ
チ回路５、定周期タイマ６、イクスクルシブオア回路７
及びオア回路８を有する。
【００２６】これらのうち、デコーダ２は、アブソリュ
ートエンコーダ（図示せず）よりパラレルまたはシリア
ルに伝送される回転体の角度変位の絶対的な位置を示す
アブソリュート信号ＡＢＳを入力し、このアブソリュー
ト信号ＡＢＳをｎビットのバイナリコードに変換してア
ブソリュートデータａｂｓを求め、このアブソリュート
データａｂｓをデコーダ２の出力端子Ｄ0 〜Ｄn-1 から
ラッチ回路５またはアブソリュートカウンタ４へ伝送す
る。ここでｎは、アブソリュート信号ＡＢＳをバイナリ
コード化するのに必要なビット数であって、アブソリュ
ート信号ＡＢＳの分解能２n から与えられる値である。
ートエンコーダ（図示せず）よりパラレルまたはシリア
ルに伝送される回転体の角度変位の絶対的な位置を示す
アブソリュート信号ＡＢＳを入力し、このアブソリュー
ト信号ＡＢＳをｎビットのバイナリコードに変換してア
ブソリュートデータａｂｓを求め、このアブソリュート
データａｂｓをデコーダ２の出力端子Ｄ0 〜Ｄn-1 から
ラッチ回路５またはアブソリュートカウンタ４へ伝送す
る。ここでｎは、アブソリュート信号ＡＢＳをバイナリ
コード化するのに必要なビット数であって、アブソリュ
ート信号ＡＢＳの分解能２n から与えられる値である。
【００２７】分周器または逓倍器３は、前記アブソリュ
ートエンコーダより伝送される前記回転体の相対的な角
度変位を示すＡ相，Ｂ相のインクリメンタル信号Ａ，Ｂ
を入力し、このインクリメンタル信号Ａ，Ｂを分周また
は逓倍することによってアブソリュート信号ＡＢＳの最
小単位の分解能と同一の分解能になるよう変換するとと
もに、該変換後のインクリメンタル信号ａ，ｂをアブソ
リュートカウンタ４へ伝送する。
ートエンコーダより伝送される前記回転体の相対的な角
度変位を示すＡ相，Ｂ相のインクリメンタル信号Ａ，Ｂ
を入力し、このインクリメンタル信号Ａ，Ｂを分周また
は逓倍することによってアブソリュート信号ＡＢＳの最
小単位の分解能と同一の分解能になるよう変換するとと
もに、該変換後のインクリメンタル信号ａ，ｂをアブソ
リュートカウンタ４へ伝送する。
【００２８】アブソリュートカウンタ４は、システム電
源投入時等の初期に１ショットパルスを与えるカウンタ
プリセット信号ＰＲＳＥＴを入力端子ＰＲから入力する
と、該入力時のアブソリュートデータａｂｓをアブソリ
ュートカウンタの入力端子Ｄ 0 〜Ｄn-1 から入力し、前
記アブソリュートデータａｂｓを内部にプリセットす
る。その後アブソリュートカウンタ４は、前記アブソリ
ュートデータａｂｓを初期値としてこれに入力端子Ａ
Ｉ，ＢＩから入力するインクリメンタル信号ａ，ｂをカ
ウントアップまたはカウントダウンすることによって前
記回転体の現在の角度の絶対値を示すｎビットのアブソ
リュートカウントデータを求め、これを保持するととも
に、該アブソリュートカウントデータをアブソリュート
カウンタ４の出力端子Ｃ0 〜Ｃn-1 からラッチ回路５に
出力する。
源投入時等の初期に１ショットパルスを与えるカウンタ
プリセット信号ＰＲＳＥＴを入力端子ＰＲから入力する
と、該入力時のアブソリュートデータａｂｓをアブソリ
ュートカウンタの入力端子Ｄ 0 〜Ｄn-1 から入力し、前
記アブソリュートデータａｂｓを内部にプリセットす
る。その後アブソリュートカウンタ４は、前記アブソリ
ュートデータａｂｓを初期値としてこれに入力端子Ａ
Ｉ，ＢＩから入力するインクリメンタル信号ａ，ｂをカ
ウントアップまたはカウントダウンすることによって前
記回転体の現在の角度の絶対値を示すｎビットのアブソ
リュートカウントデータを求め、これを保持するととも
に、該アブソリュートカウントデータをアブソリュート
カウンタ４の出力端子Ｃ0 〜Ｃn-1 からラッチ回路５に
出力する。
【００２９】定周期タイマ６は、一定周期毎にラッチ信
号をラッチ回路５に出力する。ラッチ回路５は、定周期
タイマ６から出力された前記ラッチ信号を入力端子ＣＫ
から入力する毎に、デコーダ２及びアブソリュートカウ
ンタ４からアブソリュートデータａｂｓ及びアブソリュ
ートカウントデータをラッチ回路５の入力端子Ｄ0 〜Ｄ
n-1 、Ｃ0 〜Ｃn-1 を通して同時にラッチする。
号をラッチ回路５に出力する。ラッチ回路５は、定周期
タイマ６から出力された前記ラッチ信号を入力端子ＣＫ
から入力する毎に、デコーダ２及びアブソリュートカウ
ンタ４からアブソリュートデータａｂｓ及びアブソリュ
ートカウントデータをラッチ回路５の入力端子Ｄ0 〜Ｄ
n-1 、Ｃ0 〜Ｃn-1 を通して同時にラッチする。
【００３０】イクスクルシブオア回路７とオア回路８
は、信号異常検出手段を構成している。このうちイクス
クルシブオア回路７は、ｎ個のイクスクルシブオア回路
７−１〜７−ｎを有し、各々のイクスクルシブオア回路
７−１〜７−ｎにはラッチ回路５からｎビットの前記ア
ブソリュートデータａｂｓ及び同じくｎビットの前記ア
ブソリュートカウントデータを入力し、ビット毎にこれ
らが一致するか否かを検出する。すなわち前記アブソリ
ュートデータａｂｓ及び前記アブソリュートカウントデ
ータの第１番目のビットのデータをイクスクルシブオア
回路７−１に入力し、以下同様にしてイクスクルシブオ
ア回路７−ｎには、前記アブソリュートデータａｂｓ及
び前記アブソリュートカウントデータの第ｎ番目のビッ
トのデータを入力する。その後、各イクスクルシブオア
回路７−１〜７−ｎ毎に各々入力した前記の両データを
比較し、該両データが不一致の場合には信号（以下これ
を不一致信号という）を出力する。
は、信号異常検出手段を構成している。このうちイクス
クルシブオア回路７は、ｎ個のイクスクルシブオア回路
７−１〜７−ｎを有し、各々のイクスクルシブオア回路
７−１〜７−ｎにはラッチ回路５からｎビットの前記ア
ブソリュートデータａｂｓ及び同じくｎビットの前記ア
ブソリュートカウントデータを入力し、ビット毎にこれ
らが一致するか否かを検出する。すなわち前記アブソリ
ュートデータａｂｓ及び前記アブソリュートカウントデ
ータの第１番目のビットのデータをイクスクルシブオア
回路７−１に入力し、以下同様にしてイクスクルシブオ
ア回路７−ｎには、前記アブソリュートデータａｂｓ及
び前記アブソリュートカウントデータの第ｎ番目のビッ
トのデータを入力する。その後、各イクスクルシブオア
回路７−１〜７−ｎ毎に各々入力した前記の両データを
比較し、該両データが不一致の場合には信号（以下これ
を不一致信号という）を出力する。
【００３１】オア回路８は、イクスクルシブオア回路７
−１〜７−ｎの何れかより前記不一致信号を入力した場
合に信号（以下これを異常検出信号という）を出力す
る。
−１〜７−ｎの何れかより前記不一致信号を入力した場
合に信号（以下これを異常検出信号という）を出力す
る。
【００３２】上記実施例によれば、定周期タイマ６から
一定周期毎にラッチ信号が出力され、そのたびにラッチ
回路５にラッチされたｎビットのアブソリュートデータ
ａｂｓとアブソリュートカウントデータとが、イクスク
ルシブオア回路７において各ビットごとに比較される。
一定周期毎にラッチ信号が出力され、そのたびにラッチ
回路５にラッチされたｎビットのアブソリュートデータ
ａｂｓとアブソリュートカウントデータとが、イクスク
ルシブオア回路７において各ビットごとに比較される。
【００３３】従ってアブソリュート信号ＡＢＳとインク
リメンタル信号Ａ，Ｂとが何れも正常な場合には、前記
各ビットともデータが一致しイクスクルシブオア回路７
−１〜７−ｎの何れからも不一致信号は出力されず、オ
ア回路８から異常検出信号が出力されることもないが、
アブソリュート信号ＡＢＳまたはインクリメンタル信号
Ａ，Ｂに異常がある場合には、イクスクルシブオア回路
７−１〜７−ｎの何れかより不一致信号が出力され、オ
ア回路８からは、異常検出信号が出力される。かくし
て、アブソリュート信号ＡＢＳ及びインクリメンタル信
号Ａ，Ｂの異常が検出される。
リメンタル信号Ａ，Ｂとが何れも正常な場合には、前記
各ビットともデータが一致しイクスクルシブオア回路７
−１〜７−ｎの何れからも不一致信号は出力されず、オ
ア回路８から異常検出信号が出力されることもないが、
アブソリュート信号ＡＢＳまたはインクリメンタル信号
Ａ，Ｂに異常がある場合には、イクスクルシブオア回路
７−１〜７−ｎの何れかより不一致信号が出力され、オ
ア回路８からは、異常検出信号が出力される。かくし
て、アブソリュート信号ＡＢＳ及びインクリメンタル信
号Ａ，Ｂの異常が検出される。
【００３４】なお、上記実施例ではアブソリュートデー
タａｂｓの全分解能範囲ｎビット分全てを対象に異常検
出を実施する例を挙げたが、アブソリュート信号ＡＢＳ
がシリアル伝送により送られ、デコーダ２によりバイナ
リコード化されたアブソリュートデータａｂｓが得られ
るまでの時間中に実際のアブソリュートエンコーダの絶
対位置が変化してしまった場合や、アブソリュート信号
ＡＢＳの最小単位ビットとインクリメンタル信号Ａ，Ｂ
の発生源が全く独立しており、非同期の場合などは、ア
ブソリュート信号ＡＢＳ及びインクリメンタル信号Ａ，
Ｂが共に正常であるにもかかわらずアブソリュート信号
ＡＢＳから得られるアブソリュートデータａｂｓと、イ
ンクリメンタル信号Ａ，Ｂにより得られるアブソリュー
トカウントデータの最小単位ビットから数ビット分は、
必ずしも一致しない場合があり、その場合には誤った異
常検出信号を出力してしまう。
タａｂｓの全分解能範囲ｎビット分全てを対象に異常検
出を実施する例を挙げたが、アブソリュート信号ＡＢＳ
がシリアル伝送により送られ、デコーダ２によりバイナ
リコード化されたアブソリュートデータａｂｓが得られ
るまでの時間中に実際のアブソリュートエンコーダの絶
対位置が変化してしまった場合や、アブソリュート信号
ＡＢＳの最小単位ビットとインクリメンタル信号Ａ，Ｂ
の発生源が全く独立しており、非同期の場合などは、ア
ブソリュート信号ＡＢＳ及びインクリメンタル信号Ａ，
Ｂが共に正常であるにもかかわらずアブソリュート信号
ＡＢＳから得られるアブソリュートデータａｂｓと、イ
ンクリメンタル信号Ａ，Ｂにより得られるアブソリュー
トカウントデータの最小単位ビットから数ビット分は、
必ずしも一致しない場合があり、その場合には誤った異
常検出信号を出力してしまう。
【００３５】そのような場合には、アブソリュート信号
ＡＢＳのバイナリコード変換時間、アブソリュートエン
コーダの最高回転速度等を考慮し、アブソリュートデー
タの最小単位ビットから数ビット分は、異常検出を行な
わず無視する事により、上記のような誤った異常検出信
号を出さないようにする方法を採ればよい事は勿論であ
る。
ＡＢＳのバイナリコード変換時間、アブソリュートエン
コーダの最高回転速度等を考慮し、アブソリュートデー
タの最小単位ビットから数ビット分は、異常検出を行な
わず無視する事により、上記のような誤った異常検出信
号を出さないようにする方法を採ればよい事は勿論であ
る。
【００３６】また、逆に言えばアブソリュートデータａ
ｂｓの最小単位ビットから数ビット分は異常検出を行な
わないという方法もとることができるため、異常検出精
度を自由に決定することが可能である。
ｂｓの最小単位ビットから数ビット分は異常検出を行な
わないという方法もとることができるため、異常検出精
度を自由に決定することが可能である。
【００３７】
【発明の効果】以上実施例とともに具体的に説明したよ
うに、本発明は、装置を大嵩化することなくアブソリュ
ート信号の全ビットに対して異常検出が可能である。ま
た、アブソリュートエンコーダが静止中であっても、継
続して一定周期毎にアブソリュート信号から得られるア
ブソリュートデータと、インクリメンタル信号から得ら
れるアブソリュートカウントデータとを比較するため、
アブソリュートエンコーダの回転動作中・静止中に関わ
らず、前記アブソリュート信号または前記インクリメン
タル信号が異常になった場合には、これらの異常検出を
行うことが可能である。
うに、本発明は、装置を大嵩化することなくアブソリュ
ート信号の全ビットに対して異常検出が可能である。ま
た、アブソリュートエンコーダが静止中であっても、継
続して一定周期毎にアブソリュート信号から得られるア
ブソリュートデータと、インクリメンタル信号から得ら
れるアブソリュートカウントデータとを比較するため、
アブソリュートエンコーダの回転動作中・静止中に関わ
らず、前記アブソリュート信号または前記インクリメン
タル信号が異常になった場合には、これらの異常検出を
行うことが可能である。
【図１】本発明の実施例に係るアブソリュートエンコー
ダ出力信号異常検出方式の説明図である。
ダ出力信号異常検出方式の説明図である。
【図２】従来技術に係るアブソリュートエンコーダ出力
信号異常検出方式の説明図である。
信号異常検出方式の説明図である。
【図３】従来技術に係るアブソリュートエンコーダ出力
信号異常検出方式のタイミングチャートを示す図であ
る。
信号異常検出方式のタイミングチャートを示す図であ
る。
２ デコーダ ３ 分周器または逓倍器 ４ アブソリュートカウンタ ５ ラッチ回路 ６ 定周期タイマ ７ イクスクルシブオア回路 ８ オア回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 5/00 - 5/64 G01B 7/00 - 7/34 G01B 11/00 - 11/30 G01P 1/00 - 3/80
Claims (1)
- 【請求項１】 回転体の１回転内または多回転時の絶対
的な角度を示すアブソリュート信号と、互いに９０°の
位相差をもち相対的な角度変位に比例した数のパルスを
発生する２つのインクリメンタル信号とをそれぞれ出力
するアブソリュートエンコーダにおいて、 前記アブソリュート信号をバイナリコード化するととも
にこれをアブソリュートデータとして出力するデコーダ
と、前記インクリメンタル信号の分解能を前記アブソリ
ュート信号の最小単位の分解能と同一にする為に、前記
インクリメンタル信号を分周または逓倍変換する分周器
または逓倍器と、 初期に前記デコーダより前記アブソリュートデータを入
力してこのアブソリュートデータをプリセットし、以後
は前記アブソリュートデータを初期値としてこれに前記
分周器または逓倍器により得られた分周または逓倍後の
前記インクリメンタル信号をカウントアップ・ダウンさ
せる事により、前記回転体の現在の角度の絶対位置を示
すアブソリュートカウントデータを求めこれを保持する
アブソリュートカウンタと、 このアブソリュートカウンタの前記アブソリュートカウ
ントデータと前記デコーダにより得られるバイナリコー
ド化された前記アブソリュートデータとを同一のタイミ
ングでそれぞれラッチするラッチ回路と、 前記ラッチ回路に対し前記タイミングを与えるラッチ信
号を一定周期毎に与える定周期タイマと、 このラッチされた両データを比較し、該両データの不一
致性を検出する事によりアブソリュートエンコーダのア
ブソリュート信号およびインクリメンタル信号の異常を
検出する信号異常検出手段とを具備した事を特徴とする
アブソリュートエンコーダ出力信号異常検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00986093A JP3241138B2 (ja) | 1993-01-25 | 1993-01-25 | アブソリュートエンコーダ出力信号異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00986093A JP3241138B2 (ja) | 1993-01-25 | 1993-01-25 | アブソリュートエンコーダ出力信号異常検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06221872A JPH06221872A (ja) | 1994-08-12 |
| JP3241138B2 true JP3241138B2 (ja) | 2001-12-25 |
Family
ID=11731895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00986093A Expired - Fee Related JP3241138B2 (ja) | 1993-01-25 | 1993-01-25 | アブソリュートエンコーダ出力信号異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241138B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5317454B2 (ja) * | 2007-09-25 | 2013-10-16 | 株式会社東芝 | 異常検出装置、及びこれを備える磁気共鳴イメージング装置 |
| JP5343680B2 (ja) * | 2009-04-17 | 2013-11-13 | 株式会社ニコン | エンコーダ |
| JP5925485B2 (ja) * | 2011-12-26 | 2016-05-25 | 日本電産サンキョー株式会社 | エンコーダ装置およびエンコーダ装置の信号生成方法 |
| JP5481631B2 (ja) * | 2012-07-30 | 2014-04-23 | 多摩川精機株式会社 | アブソリュートエンコーダ及びその位置データ出力方法 |
-
1993
- 1993-01-25 JP JP00986093A patent/JP3241138B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06221872A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060060764A1 (en) | Encoder with absolute signal processing and incremental signal output and method of using such an encoder | |
| US5276722A (en) | Absolute multi-revolution encoder | |
| US5998784A (en) | Absolute position detection within 1 revolution using 3-channel incremental encoders with high resolution track | |
| JP3241138B2 (ja) | アブソリュートエンコーダ出力信号異常検出方式 | |
| JP3047809B2 (ja) | ロータリーエンコーダ | |
| JP3171485B2 (ja) | 高分解能アブソリュート信号の作成方法 | |
| JPH07229910A (ja) | パルスカウンタ回路 | |
| JPH0829196A (ja) | 多回転アブソリュートエンコーダ | |
| JPH0850034A (ja) | 多回転アブソリュートエンコーダ | |
| JP3448664B2 (ja) | 多回転アブソリュートエンコーダ | |
| JPH1164040A (ja) | エンコーダの異常検出装置 | |
| JP3283188B2 (ja) | パルスカウント回路 | |
| JP3070109B2 (ja) | 絶対位置検出方法および装置 | |
| JPS62293123A (ja) | エンコ−ダ用変位検出装置 | |
| JP4419225B2 (ja) | ロータリーエンコーダ | |
| JPH0466288B2 (ja) | ||
| JP3248209B2 (ja) | 位置検出方法 | |
| JP4214590B2 (ja) | ロータリーエンコーダ | |
| US4939756A (en) | Two-phase encoder circuit | |
| JP3033297B2 (ja) | 多回転アブソリュートエンコーダ | |
| JPH0719849A (ja) | 位置読み取り装置及び位置読み取り方法 | |
| JPH05209710A (ja) | 回転角度検出装置 | |
| JP2770889B2 (ja) | 回転角度検出方法 | |
| JPH065175B2 (ja) | アブソリユ−ト式エンコ−ダ | |
| JPH1123319A (ja) | 増分形エンコーダによる位置検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| LAPS | Cancellation because of no payment of annual fees |