JPH065175B2 - アブソリユ−ト式エンコ−ダ - Google Patents
アブソリユ−ト式エンコ−ダInfo
- Publication number
- JPH065175B2 JPH065175B2 JP15173486A JP15173486A JPH065175B2 JP H065175 B2 JPH065175 B2 JP H065175B2 JP 15173486 A JP15173486 A JP 15173486A JP 15173486 A JP15173486 A JP 15173486A JP H065175 B2 JPH065175 B2 JP H065175B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- rotation
- reversible counter
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアブソリュート式エンコーダに関する。
従来、アブソリュート式エンコーダは、１回転以内のア
ブソリュート式エンコーダに関しては、例えば、特願昭
58-8555号に記載され、また、多回転のアブソリュート
式エンコーダに関しては、例えば、特願昭61-106570号
に記載されている。
ブソリュート式エンコーダに関しては、例えば、特願昭
58-8555号に記載され、また、多回転のアブソリュート
式エンコーダに関しては、例えば、特願昭61-106570号
に記載されている。
上述した従来のアブソリュート式エンコーダは、前者に
おいては１回転以内のアブソリュートデータしか得られ
ず、後者においては回転数データが調歩同期で出力され
るため読み込み回路が必要であり、さらに両者ともエン
コーダ内部のデータ異常は、本体側では知ることができ
ないという欠点がある。
おいては１回転以内のアブソリュートデータしか得られ
ず、後者においては回転数データが調歩同期で出力され
るため読み込み回路が必要であり、さらに両者ともエン
コーダ内部のデータ異常は、本体側では知ることができ
ないという欠点がある。
本発明の第１のアブソリュート式エンコーダは、 １回転以内の回転角度に対応する、被制御可動部の位置
変化を検出する、ビットコードを備えたコード円板と、 ビットコードを読出す１回転以内角度検出部と、 前記コード円板と同一の回転軸に固定された回転数検出
板と、 該回転数検出板の回転を検出する少くとも２個の転検出
素子と、該素子の出力から回転数を計数するとともに、
計数結果を電源オフ時においても保持可能な第１の可逆
カウンタを備え、回転数 単位の回転角度に対応する被制御可動部の位置変化を検
出する回転数検出部と、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 前記再起動時にクリヤされた後に、アップ／ダウン信号
に応じて入力パルスを計数し、第２の可逆カウンタの下
位ビットとして第２の可逆カウンタにカスケード接続さ
れて第２の可逆カウンタと共にカスケード可逆カウンタ
を構成する第３の可逆カウンタと、 前記１回転以内角度検出部の出力を一方の比較入力Ａ0
とし、第３の可逆カウンタの出力を他方の比較入力Ｂ0
とする第２のコンパレータと、 カスケード入力端子が第２のコンパレータの出力端子に
接続され、回転数検出部の出力を前記比較入力Ａ0の上
位ビットの比較入力Ａ1とし、第２の可逆カウンタの出
力を他方の比較入力Ｂ1とし、Ａ＝Ａ0＋Ａ1＞Ｂ＝Ｂ0＋
Ｂ1の場合にはアップ信号を、Ａ＜Ｂの場合にはダウン
信号を前記カスケード可逆カウンタに出力し、Ａ＝Ｂの
場合には一致信号を出力する第１のコンパレータと、 １回転以内角度検出部の出力の下位２ビットと、第３の
可逆カウンタの出力の下位２ビットを入力し、その一方
を選択して出力するマルチプレクサと、 前記再起動時、マルチブレクサは第１のコンパレータが
一致信号を出力するまでは、第３のカウンタの下位２ビ
ットを選択し、第１のコンパレータが一致信号を出力し
た後には１回転以内角度検出部の出力の下位２ビットを
選択する制御信号を発生する選択信号発生器と、 マルチプレクサの出力を入力として２相パルスを出力す
る２相パルス発生器を有する。
変化を検出する、ビットコードを備えたコード円板と、 ビットコードを読出す１回転以内角度検出部と、 前記コード円板と同一の回転軸に固定された回転数検出
板と、 該回転数検出板の回転を検出する少くとも２個の転検出
素子と、該素子の出力から回転数を計数するとともに、
計数結果を電源オフ時においても保持可能な第１の可逆
カウンタを備え、回転数 単位の回転角度に対応する被制御可動部の位置変化を検
出する回転数検出部と、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 前記再起動時にクリヤされた後に、アップ／ダウン信号
に応じて入力パルスを計数し、第２の可逆カウンタの下
位ビットとして第２の可逆カウンタにカスケード接続さ
れて第２の可逆カウンタと共にカスケード可逆カウンタ
を構成する第３の可逆カウンタと、 前記１回転以内角度検出部の出力を一方の比較入力Ａ0
とし、第３の可逆カウンタの出力を他方の比較入力Ｂ0
とする第２のコンパレータと、 カスケード入力端子が第２のコンパレータの出力端子に
接続され、回転数検出部の出力を前記比較入力Ａ0の上
位ビットの比較入力Ａ1とし、第２の可逆カウンタの出
力を他方の比較入力Ｂ1とし、Ａ＝Ａ0＋Ａ1＞Ｂ＝Ｂ0＋
Ｂ1の場合にはアップ信号を、Ａ＜Ｂの場合にはダウン
信号を前記カスケード可逆カウンタに出力し、Ａ＝Ｂの
場合には一致信号を出力する第１のコンパレータと、 １回転以内角度検出部の出力の下位２ビットと、第３の
可逆カウンタの出力の下位２ビットを入力し、その一方
を選択して出力するマルチプレクサと、 前記再起動時、マルチブレクサは第１のコンパレータが
一致信号を出力するまでは、第３のカウンタの下位２ビ
ットを選択し、第１のコンパレータが一致信号を出力し
た後には１回転以内角度検出部の出力の下位２ビットを
選択する制御信号を発生する選択信号発生器と、 マルチプレクサの出力を入力として２相パルスを出力す
る２相パルス発生器を有する。
本発明の第２のアブソリュート式エンコーダは、第１の
アブソリュート式エンコーダにおいて前記回転数検出部
がさらに、前記回転検出素子の出力を入力して、１回転
以内の角度を２ビットの２進コード信号として出力する
論理回路と、 前記論理回路の出力を、前記１回転以内角度検出部の出
力の最下位２ビットから減算する減算回路と、 前記減算回路の出力と第１の可逆カウンタの出力とを加
算し、加算結果を前記第１のコンパレータに出力する加
算回路を有する。
アブソリュート式エンコーダにおいて前記回転数検出部
がさらに、前記回転検出素子の出力を入力して、１回転
以内の角度を２ビットの２進コード信号として出力する
論理回路と、 前記論理回路の出力を、前記１回転以内角度検出部の出
力の最下位２ビットから減算する減算回路と、 前記減算回路の出力と第１の可逆カウンタの出力とを加
算し、加算結果を前記第１のコンパレータに出力する加
算回路を有する。
本発明の第３のアブソリュート式エンコーダは、 １回転以内の回路角度に対応する、被制御可動部の位置
変化を検出する、ビットコードを備えたコード円板と、 ビットコードを読出す１回転以内角度検出部と、 前記コード円板と同一の回転軸に固定された回転数検出
板と、 該回転数検出板の回転を検出する少くとも２個の回転検
出素子と、該素子の出力から回転数を計数する第１の可
逆カウンタを備え、回転数単位の回転角度に対応する被
制御可動部の位置変化を検出する回転数検出部と、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 前記再起動時にクリヤされた後にアップ／ダウン信号に
応じて入力パルスを計数し、第２の可逆カウンタの下位
ビットとして該カウンタにカスケードに接続されて、第
２の可逆カウンタと共にカスケード可逆カウンタを構成
する第３の可逆カウンタと、 前記１回転以内角度検出部の出力を一方の比較入力Ａ0
とし、第３の可逆カウンタの出力を他方の比較入力Ｂ0
とする第２のコンパレータと、 カスケード入力端子が第２のコンパレータの出力端子に
接続され、回転数検出部の出力を前記比較入力Ａ0の上
位ビットの比較入力Ａ1とし、第２の可逆カウンタの出
力を他方の比較入力Ｂ1とし、比較出力がＡ＞Ｂを示す
場合にはアップ信号を、Ａ＜Ｂを示す場合にはダウン信
号を出力し、Ａ＝Ｂを示す場合には一致信号を出力する
第１のコンパレータと、 前記アップ／ダウン信号を入力して、第３の可逆カウン
タが入力するカウントアップ／カウントダウンクロック
を発生するアップ／ダウンクロック発生器と、 入力する２パルス列から２相パルスを発生する２相パル
ス発生器と、 ２相パルス発生器の出力を入力して、前記カスケード接
続された第２、第３の可逆カウンタがカウント入力する
アップ／ダウンパルスを発生するアップ／ダウンパルス
発生器と、 １回転以内角度検出部の出力の下位２ビットと第３の可
逆カウンタの出力の下位２ビットを入力して、このうち
何れか１つを選択して２相パルス発生器に出力し、か
つ、アップ／ダウンパルス発生器の出力とアップ／ダウ
ンクロック発生器の出力を入力して、このうち１つを選
択して、カスケード可逆カウンタのカウント入力端子に
出力するマルチプレクサと、 前記再起動時、マルチブレクサが、第１のコンパレータ
が一致信号を出力するまでは、第３のカウンタの下位２
ビットとアップ／ダウンクロック発生器の出力を選択
し、第１のコンパレータが一致信号を出力した後には、
１回転以内角度検出部の出力の下位２ビットとアップ／
ダウンパルス発生器の出力を選択する制御信号を出力す
る選択信号発生器と、 第１のコンパレータの一致信号出力を入力とし、前記選
択信号発生器が１回転以内角度検出部の出力の下位２ビ
ットとアップ／ダウンパルス発生器の出力を選択する制
御信号を出力した後、第１のコンパレータが一致信号を
出力しなくなったとき、警報信号を出力する警報回路を
有する。
変化を検出する、ビットコードを備えたコード円板と、 ビットコードを読出す１回転以内角度検出部と、 前記コード円板と同一の回転軸に固定された回転数検出
板と、 該回転数検出板の回転を検出する少くとも２個の回転検
出素子と、該素子の出力から回転数を計数する第１の可
逆カウンタを備え、回転数単位の回転角度に対応する被
制御可動部の位置変化を検出する回転数検出部と、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 前記再起動時にクリヤされた後にアップ／ダウン信号に
応じて入力パルスを計数し、第２の可逆カウンタの下位
ビットとして該カウンタにカスケードに接続されて、第
２の可逆カウンタと共にカスケード可逆カウンタを構成
する第３の可逆カウンタと、 前記１回転以内角度検出部の出力を一方の比較入力Ａ0
とし、第３の可逆カウンタの出力を他方の比較入力Ｂ0
とする第２のコンパレータと、 カスケード入力端子が第２のコンパレータの出力端子に
接続され、回転数検出部の出力を前記比較入力Ａ0の上
位ビットの比較入力Ａ1とし、第２の可逆カウンタの出
力を他方の比較入力Ｂ1とし、比較出力がＡ＞Ｂを示す
場合にはアップ信号を、Ａ＜Ｂを示す場合にはダウン信
号を出力し、Ａ＝Ｂを示す場合には一致信号を出力する
第１のコンパレータと、 前記アップ／ダウン信号を入力して、第３の可逆カウン
タが入力するカウントアップ／カウントダウンクロック
を発生するアップ／ダウンクロック発生器と、 入力する２パルス列から２相パルスを発生する２相パル
ス発生器と、 ２相パルス発生器の出力を入力して、前記カスケード接
続された第２、第３の可逆カウンタがカウント入力する
アップ／ダウンパルスを発生するアップ／ダウンパルス
発生器と、 １回転以内角度検出部の出力の下位２ビットと第３の可
逆カウンタの出力の下位２ビットを入力して、このうち
何れか１つを選択して２相パルス発生器に出力し、か
つ、アップ／ダウンパルス発生器の出力とアップ／ダウ
ンクロック発生器の出力を入力して、このうち１つを選
択して、カスケード可逆カウンタのカウント入力端子に
出力するマルチプレクサと、 前記再起動時、マルチブレクサが、第１のコンパレータ
が一致信号を出力するまでは、第３のカウンタの下位２
ビットとアップ／ダウンクロック発生器の出力を選択
し、第１のコンパレータが一致信号を出力した後には、
１回転以内角度検出部の出力の下位２ビットとアップ／
ダウンパルス発生器の出力を選択する制御信号を出力す
る選択信号発生器と、 第１のコンパレータの一致信号出力を入力とし、前記選
択信号発生器が１回転以内角度検出部の出力の下位２ビ
ットとアップ／ダウンパルス発生器の出力を選択する制
御信号を出力した後、第１のコンパレータが一致信号を
出力しなくなったとき、警報信号を出力する警報回路を
有する。
本発明の第１のアブソリュート式エンコーダは、第２、
第３の可逆カウンタおよび第１、第２のコンパレータを
それぞれカスケードに接続することにより、回転数デー
タと１回転以内角度データを、前者を上位ビット、後者
を下位ビットとする連続した多回転角度データとして取
り扱うようにしたものである。そして電源投入再移動時
には、前記多回転角度データと計数値が一致するまで
は、カスケード可逆カウンタをカウントさせて、このカ
ウンタの下位２ビットで２相パルスを作り、一致後は多
回転角度データの下位２ビットで２相パルスを作ること
により、再起動時の多回転角度データを含むすべてのデ
ータを２相パルスによって出力することができる。
第３の可逆カウンタおよび第１、第２のコンパレータを
それぞれカスケードに接続することにより、回転数デー
タと１回転以内角度データを、前者を上位ビット、後者
を下位ビットとする連続した多回転角度データとして取
り扱うようにしたものである。そして電源投入再移動時
には、前記多回転角度データと計数値が一致するまで
は、カスケード可逆カウンタをカウントさせて、このカ
ウンタの下位２ビットで２相パルスを作り、一致後は多
回転角度データの下位２ビットで２相パルスを作ること
により、再起動時の多回転角度データを含むすべてのデ
ータを２相パルスによって出力することができる。
本発明の第２のアブソリュート式エンコーダは、回転検
出素子の出力から１回転以内の角度をあらわす２ビット
２進コード信号を作り、これを１回転以内角度検出部の
上位２ビットと比較することにより、回転数検出板とコ
ード円板との取り付け誤差に基づく基準点の偏差を自動
補正するようにしたものである。
出素子の出力から１回転以内の角度をあらわす２ビット
２進コード信号を作り、これを１回転以内角度検出部の
上位２ビットと比較することにより、回転数検出板とコ
ード円板との取り付け誤差に基づく基準点の偏差を自動
補正するようにしたものである。
本発明の第３のアブソリュート式エンコーダは、電源投
入再起動時、多回転角度データとカスケード可逆カウン
タの出力が一致した後、出力される２相パルスのデータ
をカスケード可逆カウンタが計数するようにすると、も
し装置に異常がなければ多回転角度データは前記カスケ
ード可逆カウンタの出力と一致し、第１のコンパレータ
から一致信号が出力されるので、第１のコンパレータの
一致信号出力端子を警報回路の非能動端子に接続し、装
置に異常が生じて第１のコンパレータが一致信号を出力
しないとき、該警報回路を能動状態にして警報器を作動
させ、異常を検出するようにしたものである。
入再起動時、多回転角度データとカスケード可逆カウン
タの出力が一致した後、出力される２相パルスのデータ
をカスケード可逆カウンタが計数するようにすると、も
し装置に異常がなければ多回転角度データは前記カスケ
ード可逆カウンタの出力と一致し、第１のコンパレータ
から一致信号が出力されるので、第１のコンパレータの
一致信号出力端子を警報回路の非能動端子に接続し、装
置に異常が生じて第１のコンパレータが一致信号を出力
しないとき、該警報回路を能動状態にして警報器を作動
させ、異常を検出するようにしたものである。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のアブソリュート式エンコーダの第１の
実施例のブロック図である。
実施例のブロック図である。
１回転以内の角度を検出するコード円板１と、１回転以
内角度検出部２はそれぞれ、特願昭58-8555号に記載さ
れているアブソリュート式エンコーダのアブソリュート
円板と受光素子群と同じである。回転数検出用の磁石板
３は、コード円板１と同じ回転軸に固定されている。回
転数検出部４は、回転検出素子としてリードスイッチ５
1，５2、第１の微分回路７および第１の可逆カウンタ６
を備えている。磁石板３の回転数はリードスイッチ
５1，５2によって、位相が90°ずれた位置で検出され、
２相パルスＭ1，Ｍ2として出力されている。微分回路７
は２相パルスＭ1，Ｍ2を入力してアップ／ダウンパルス
を発生し、第１の可逆カウンタ６に出力する。第１の可
逆カウンタ６は磁石板３の回転数を計数する。なお、第
１の可逆カウンタ６は、計数した結果を電源オフ時にも
保持できるようにされている（例：バッテリ等でバック
アップする）。第２の可逆カウンタ８は、クリヤ端子CL
Rがパワーオンリセット回路17に接続され、クロック端
子から入力されるクロックを計数する。第３の可逆カウ
ンタ10は、クリヤ端子CLRがパワーオンリセット回路17
に接続され、クロック端子から入力されるクロックを計
数する。また、第３の可逆カウンタ10のリップルクロッ
ク端子RC第２の可逆カウンタ８のＴイネーブル端子Ｔと
接続されて、第２の可逆カウンタ８と第３の可逆カウン
タ10はカスケード接続されカスケード可逆カウンタ９を
構成している。第２のコンパレータ13は１回転以内角度
検出部２の出力を一方の比較入力A0とし、第３の可逆カ
ウンタの出力を他方の比較入力B0としてそれらを比較す
る。第１のコンパレータ11のカスケード入力端子は第２
のコンパレータ13の出力端子に接続され、このカスケー
ド接続によって比較入力A0の上位ビットになる第１のコ
ンパレータ11の比較入力A1は回転数検出部４の出力に接
続され、他の比較入力B1は第２の可逆カウンタ８の出力
が接続されている。第１のコンパレータ11のＡ＞Ｂ出力
端子は第２、第３の可逆カウンタのアップ／ダウン制御
入力Ｕ／Ｄに接続されている。マルチプレクサ14は、１
回転以内角度検出部２の出力の下位２ビットと第３の可
逆カウンタ10の下位２ビットを入力し、その何れかを選
択して２相パルス発生器16に出力する。フリップフロッ
プ15は、Ｓ端子が第１のコンパレータ11のＡ＝Ｂ出力端
子に、Ｒ端子がパワーオンリセット回路17に、端子は
マルチプレクサ14の制御信号入力端子にそれぞれ接続さ
れて、マルチブレクサ14の選択信号を出力する。２相パ
ルス発生器16は、マルチプレクサ14の出力を入力とし、
２相パルスを発生して出力する。
内角度検出部２はそれぞれ、特願昭58-8555号に記載さ
れているアブソリュート式エンコーダのアブソリュート
円板と受光素子群と同じである。回転数検出用の磁石板
３は、コード円板１と同じ回転軸に固定されている。回
転数検出部４は、回転検出素子としてリードスイッチ５
1，５2、第１の微分回路７および第１の可逆カウンタ６
を備えている。磁石板３の回転数はリードスイッチ
５1，５2によって、位相が90°ずれた位置で検出され、
２相パルスＭ1，Ｍ2として出力されている。微分回路７
は２相パルスＭ1，Ｍ2を入力してアップ／ダウンパルス
を発生し、第１の可逆カウンタ６に出力する。第１の可
逆カウンタ６は磁石板３の回転数を計数する。なお、第
１の可逆カウンタ６は、計数した結果を電源オフ時にも
保持できるようにされている（例：バッテリ等でバック
アップする）。第２の可逆カウンタ８は、クリヤ端子CL
Rがパワーオンリセット回路17に接続され、クロック端
子から入力されるクロックを計数する。第３の可逆カウ
ンタ10は、クリヤ端子CLRがパワーオンリセット回路17
に接続され、クロック端子から入力されるクロックを計
数する。また、第３の可逆カウンタ10のリップルクロッ
ク端子RC第２の可逆カウンタ８のＴイネーブル端子Ｔと
接続されて、第２の可逆カウンタ８と第３の可逆カウン
タ10はカスケード接続されカスケード可逆カウンタ９を
構成している。第２のコンパレータ13は１回転以内角度
検出部２の出力を一方の比較入力A0とし、第３の可逆カ
ウンタの出力を他方の比較入力B0としてそれらを比較す
る。第１のコンパレータ11のカスケード入力端子は第２
のコンパレータ13の出力端子に接続され、このカスケー
ド接続によって比較入力A0の上位ビットになる第１のコ
ンパレータ11の比較入力A1は回転数検出部４の出力に接
続され、他の比較入力B1は第２の可逆カウンタ８の出力
が接続されている。第１のコンパレータ11のＡ＞Ｂ出力
端子は第２、第３の可逆カウンタのアップ／ダウン制御
入力Ｕ／Ｄに接続されている。マルチプレクサ14は、１
回転以内角度検出部２の出力の下位２ビットと第３の可
逆カウンタ10の下位２ビットを入力し、その何れかを選
択して２相パルス発生器16に出力する。フリップフロッ
プ15は、Ｓ端子が第１のコンパレータ11のＡ＝Ｂ出力端
子に、Ｒ端子がパワーオンリセット回路17に、端子は
マルチプレクサ14の制御信号入力端子にそれぞれ接続さ
れて、マルチブレクサ14の選択信号を出力する。２相パ
ルス発生器16は、マルチプレクサ14の出力を入力とし、
２相パルスを発生して出力する。
次に、本実施例の動作について説明する。
コード円板１、１回転以内角度検出部２、マルチプレク
サ14、２相パルス発生器16の動作は特願昭58-8555号に
記載された発明の対応する部分と同様である。また、磁
石板３、回転数検出部４の動作は特願昭61-106570号に
記載された発明の対応する部分と同様である。
サ14、２相パルス発生器16の動作は特願昭58-8555号に
記載された発明の対応する部分と同様である。また、磁
石板３、回転数検出部４の動作は特願昭61-106570号に
記載された発明の対応する部分と同様である。
電源がオンされると、パワーオンリセット回路17は、第
２、第３の可逆カウンタ８、10およびフリップフロップ
15をリセットする。そして、第１のコンパレータのＡ＝
Ｂ出力端子から、２つの比較入力ＡとＢが等しいことを
示す一致信号の出力がなければ、すなわち、１回転以内
角度検出部２の出力Ａ0を下位ビットとし、回転数検出
部４の出力Ａ1を上位ビットとする多回転角度データ
（Ａ1，Ａ0）≡Ａと第３の可逆カウンタ10の出力Ｂ0を
下位ビットとし、第２の可逆カウンタ８の出力Ｂ1を上
位ビットとするカスケード可逆カウンタ９の出力
（Ｂ1，Ｂ0）≡Ｂが等しくないことを示すローレベルが
出力されると、フリップフロップの端子からはハイレ
ベルが出力され、マルチプレクサ14は第３の可逆カウン
タ10の出力の下位２ビットを選択し、２相パルス発生器
16に出力する。２相パルス発生器16の可逆カウンタ10の
出力の下位２ビットによって２相パルスを発生する。こ
のとき、第１のコンパレータの比較入力Ａが比較入力Ｂ
よりも大きい場合にはＡ＞Ｂ出力端子からハイレベルが
出力され、第３の可逆カウンタ８，10はアップカウント
をする。逆に、比較入力Ａが比較入力Ｂより小さい場合
には、Ａ＞Ｂ出力端子からローレベルが出力され、第
２、第３の可逆カウンタ８、10はダウンカウントをす
る、第３の可逆カウンタ10はオーバーフローまたはアン
ダーフローをすると、リブルクロック端子ＲＣから第２
の可逆カウンタ８のイネーブル端子Ｔにローレベルのリ
プルクロックを出力し、第２の可逆カウンタは、第１の
コンパレータ11のＡ＞Ｂ出力端子から出力されるアップ
／ダウン信号に応じてカウントアップ／カウントダウン
する。このようにして、第１のコンパレータ11は、比較
入力Ａと比較入力が等しくなれば、Ａ＝Ｂ出力端子から
ハイレベルを出力し、その結果、フリップフロップ15の
出力はローレベルにセットされ、マルチプレクサ14は
１回転以内角度検出部２の出力の下位２ビットを選択し
て出力し、以後電源オフ時までこの状態を続ける。も
し、電源投入、再起動時に第１のコンパレータ11のＡ＝
Ｂ出力端子から一致信号（ハイレベル）が出力される場
合には、フリップフロップ15はローレベルの選択信号を
出力し、マルチプレクサ14は１回転以内角度検出部２の
出力の下位２ビットを選択して出力する。即ち、本実施
例においては、バッテリ等でバックアップされた第１の
可逆カウンタ計数値を上位ビットとし、コード円板の値
を下位ビットとしたデータと、第２，第３の可逆カウン
タの計数内容とが一致するまで、第２，第３の可逆カウ
ンタをカウントアップもしくはカウントダウンさせる。
両者が一致するまでは、第３図の可逆カウンタの最下位
２ビットを用いて２相パルスを作成し、エンコーダ出力
とする。両者が一致した後は、エンコーダ出力を第３の
可逆カウンタの最下位２ビットから、被制御可動部移動
に伴って変化するコード円板のデータである１回転以内
角度検出部の最下位２ビットに切り替え２相パルスを作
成し、エンコーダ出力とする。
２、第３の可逆カウンタ８、10およびフリップフロップ
15をリセットする。そして、第１のコンパレータのＡ＝
Ｂ出力端子から、２つの比較入力ＡとＢが等しいことを
示す一致信号の出力がなければ、すなわち、１回転以内
角度検出部２の出力Ａ0を下位ビットとし、回転数検出
部４の出力Ａ1を上位ビットとする多回転角度データ
（Ａ1，Ａ0）≡Ａと第３の可逆カウンタ10の出力Ｂ0を
下位ビットとし、第２の可逆カウンタ８の出力Ｂ1を上
位ビットとするカスケード可逆カウンタ９の出力
（Ｂ1，Ｂ0）≡Ｂが等しくないことを示すローレベルが
出力されると、フリップフロップの端子からはハイレ
ベルが出力され、マルチプレクサ14は第３の可逆カウン
タ10の出力の下位２ビットを選択し、２相パルス発生器
16に出力する。２相パルス発生器16の可逆カウンタ10の
出力の下位２ビットによって２相パルスを発生する。こ
のとき、第１のコンパレータの比較入力Ａが比較入力Ｂ
よりも大きい場合にはＡ＞Ｂ出力端子からハイレベルが
出力され、第３の可逆カウンタ８，10はアップカウント
をする。逆に、比較入力Ａが比較入力Ｂより小さい場合
には、Ａ＞Ｂ出力端子からローレベルが出力され、第
２、第３の可逆カウンタ８、10はダウンカウントをす
る、第３の可逆カウンタ10はオーバーフローまたはアン
ダーフローをすると、リブルクロック端子ＲＣから第２
の可逆カウンタ８のイネーブル端子Ｔにローレベルのリ
プルクロックを出力し、第２の可逆カウンタは、第１の
コンパレータ11のＡ＞Ｂ出力端子から出力されるアップ
／ダウン信号に応じてカウントアップ／カウントダウン
する。このようにして、第１のコンパレータ11は、比較
入力Ａと比較入力が等しくなれば、Ａ＝Ｂ出力端子から
ハイレベルを出力し、その結果、フリップフロップ15の
出力はローレベルにセットされ、マルチプレクサ14は
１回転以内角度検出部２の出力の下位２ビットを選択し
て出力し、以後電源オフ時までこの状態を続ける。も
し、電源投入、再起動時に第１のコンパレータ11のＡ＝
Ｂ出力端子から一致信号（ハイレベル）が出力される場
合には、フリップフロップ15はローレベルの選択信号を
出力し、マルチプレクサ14は１回転以内角度検出部２の
出力の下位２ビットを選択して出力する。即ち、本実施
例においては、バッテリ等でバックアップされた第１の
可逆カウンタ計数値を上位ビットとし、コード円板の値
を下位ビットとしたデータと、第２，第３の可逆カウン
タの計数内容とが一致するまで、第２，第３の可逆カウ
ンタをカウントアップもしくはカウントダウンさせる。
両者が一致するまでは、第３図の可逆カウンタの最下位
２ビットを用いて２相パルスを作成し、エンコーダ出力
とする。両者が一致した後は、エンコーダ出力を第３の
可逆カウンタの最下位２ビットから、被制御可動部移動
に伴って変化するコード円板のデータである１回転以内
角度検出部の最下位２ビットに切り替え２相パルスを作
成し、エンコーダ出力とする。
第２図は本発明のアブソリュート式エンコーダの第２の
実施例のブロック図、第３図は第２図の回転数検出部の
取り付け誤差の自動補正動作を示すタイミングチャート
である。
実施例のブロック図、第３図は第２図の回転数検出部の
取り付け誤差の自動補正動作を示すタイミングチャート
である。
第１図のアブソリュート式エンコーダは１回転以内の角
度から１回転以上の角度まで連続して検出できるが、そ
のためには１回転以下の角度を検出するコード円板１と
１回転以上の回転数を検出する磁石板３の零点の偏差、
すなわち取り付け誤差の補正が必要である。
度から１回転以上の角度まで連続して検出できるが、そ
のためには１回転以下の角度を検出するコード円板１と
１回転以上の回転数を検出する磁石板３の零点の偏差、
すなわち取り付け誤差の補正が必要である。
本実施例は、第１図の装置に、エクスクルーシブオア
（EXOR）ゲート18、減算器19、加算器20を含む取り付け
誤差補正用回路を付加したものである。
（EXOR）ゲート18、減算器19、加算器20を含む取り付け
誤差補正用回路を付加したものである。
EXORゲート18は位相が90°異なる回転検出素子５1，５2
の出力Ｍ1，Ｍ2を入力し、パルスＭ3を出力する。減算
器19は、パルスＭ1，Ｍ3と、１回転以内角度検出部２の
最上位２ビットθα，θβを入力し、それぞれを1/22回
転＝90°を単位として１回転以内の角度が（０，１，
２，３）であらわされる２ビット２進コードＭD，θDに
変換し、θD−ＭDを計数して偏差データＶとして出力す
る。したがって、この偏差データＶはコード円板１に対
する磁石板３の取り付け誤差の向きの正負に応じて＋
１、−１になる。加算器20は偏差データＶと第１の可逆
カウンタ６の出力を入力し、これらを加算して第１のコ
ンパレータ11に出力する。なお、第３図において、取り
付け誤差の正／負に対応してコードＭD、偏差データＶ
はそれぞれＭD1／ＭD2、Ｖ1／Ｖ2と記されている。
の出力Ｍ1，Ｍ2を入力し、パルスＭ3を出力する。減算
器19は、パルスＭ1，Ｍ3と、１回転以内角度検出部２の
最上位２ビットθα，θβを入力し、それぞれを1/22回
転＝90°を単位として１回転以内の角度が（０，１，
２，３）であらわされる２ビット２進コードＭD，θDに
変換し、θD−ＭDを計数して偏差データＶとして出力す
る。したがって、この偏差データＶはコード円板１に対
する磁石板３の取り付け誤差の向きの正負に応じて＋
１、−１になる。加算器20は偏差データＶと第１の可逆
カウンタ６の出力を入力し、これらを加算して第１のコ
ンパレータ11に出力する。なお、第３図において、取り
付け誤差の正／負に対応してコードＭD、偏差データＶ
はそれぞれＭD1／ＭD2、Ｖ1／Ｖ2と記されている。
第４図は本発明のアブソリュート式エンコーダの第３の
実施例のブロック図、第５図(a)は第４図の装置の異常
の一例を示すタイミングチャート、第５図(b)は第５図
(a)の異常が発生したとき、多回転角度データの変化を
示す図である。
実施例のブロック図、第５図(a)は第４図の装置の異常
の一例を示すタイミングチャート、第５図(b)は第５図
(a)の異常が発生したとき、多回転角度データの変化を
示す図である。
本実施例は、第１図の装置に、１回転以内角度検出部２
の出力の下位２ビットから作られた２相パルスが２相パ
ルス発生器16から出力されているとき、第２、第３の可
逆カウンタ8a，10aで２相パルスのデータをカウントす
る回路を付加し、さらに異常が生じたとき警報器（不図
示）に信号を出力する警報回路24を設けたものである。
の出力の下位２ビットから作られた２相パルスが２相パ
ルス発生器16から出力されているとき、第２、第３の可
逆カウンタ8a，10aで２相パルスのデータをカウントす
る回路を付加し、さらに異常が生じたとき警報器（不図
示）に信号を出力する警報回路24を設けたものである。
第２の可逆カウンタ8aのカウントアップ／カウントダウ
ン端子Ｕ／Ｄは第３の可逆カウンタ10aのボロウ／キャ
リー出力に接続され、第２、第３の可逆カウンタ8a，10
aによってカスケード可逆カウンタ9aが構成されてい
る。第１のコンパレータ11のＡ＞Ｂ、Ａ＜Ｂ出力端子は
アップ／ダウンクロック発生器27を構成するナンドゲー
ト221，222にそれぞれ接続され、ナンドゲート221，222
の他の入力端子にはクロックCPが入力されている。フリ
ップフロップ15aは、Ｊ端子が第１のコンパレータ11の
Ａ＝Ｂ出力端子に、Ｋ端子がパワーオンリセット回路に
17aにそれぞれ接続され、端子はマルチプレクサ14aの
制御信号入力端子に接続されている。第２の微分回路21
は、第３の可逆カウンタ10aがカウント入力するアップ
／ダウンパルスを発生するアップ／ダウンパルス発生器
であって、２相パルス発生器16の出力を入力とし、公知
の方法でアップ／ダウンパルスを発生する。マルチプレ
クサ14aは、１回転以内角度検出部２の出力の下位２ビ
ットと第３の可逆カウンタ10aの出力の下位２ビットと
第２の微分回路21の出力とナンドゲート221，222の出力
を入力し、フリップフロップ15aの出力がハイレベル
のとき、第３の可逆カウンタ10aの出力の下位２ビット
を選択して２相パルス発生器16に出力し、かつ、ナンド
ゲート221，222の出力を選択して第３の可逆カウンタ10
aのカウントアップ／ダウン端子Ｕ／Ｄに入力し、フリ
ップフロップ17aの出力がローレベルのときは、１回
転以内角度検出部２の出力の下位２ビットを選択して２
相パルス発生器16に出力し、かつ第２の微分回路21の出
力を選択して第３の可逆カウンタ10aのカウントアップ
／ダウン端子Ｕ／Ｄに入力する。ノアゲート23はフリッ
プフロップ15aの出力と第１のコンパレータ11のＡ＝
Ｂ出力を入力とし、その出力端子は警報回路24の16進カ
ウンタ25のクリヤ端子CLRに接続されている。カウンタ2
5のリプルキャリー端子はインバータ26の入力と接続さ
れ、インバータ26の出力はカウンタ25のＰイネーブル端
子Ｐおよび警報器に接続されている。
ン端子Ｕ／Ｄは第３の可逆カウンタ10aのボロウ／キャ
リー出力に接続され、第２、第３の可逆カウンタ8a，10
aによってカスケード可逆カウンタ9aが構成されてい
る。第１のコンパレータ11のＡ＞Ｂ、Ａ＜Ｂ出力端子は
アップ／ダウンクロック発生器27を構成するナンドゲー
ト221，222にそれぞれ接続され、ナンドゲート221，222
の他の入力端子にはクロックCPが入力されている。フリ
ップフロップ15aは、Ｊ端子が第１のコンパレータ11の
Ａ＝Ｂ出力端子に、Ｋ端子がパワーオンリセット回路に
17aにそれぞれ接続され、端子はマルチプレクサ14aの
制御信号入力端子に接続されている。第２の微分回路21
は、第３の可逆カウンタ10aがカウント入力するアップ
／ダウンパルスを発生するアップ／ダウンパルス発生器
であって、２相パルス発生器16の出力を入力とし、公知
の方法でアップ／ダウンパルスを発生する。マルチプレ
クサ14aは、１回転以内角度検出部２の出力の下位２ビ
ットと第３の可逆カウンタ10aの出力の下位２ビットと
第２の微分回路21の出力とナンドゲート221，222の出力
を入力し、フリップフロップ15aの出力がハイレベル
のとき、第３の可逆カウンタ10aの出力の下位２ビット
を選択して２相パルス発生器16に出力し、かつ、ナンド
ゲート221，222の出力を選択して第３の可逆カウンタ10
aのカウントアップ／ダウン端子Ｕ／Ｄに入力し、フリ
ップフロップ17aの出力がローレベルのときは、１回
転以内角度検出部２の出力の下位２ビットを選択して２
相パルス発生器16に出力し、かつ第２の微分回路21の出
力を選択して第３の可逆カウンタ10aのカウントアップ
／ダウン端子Ｕ／Ｄに入力する。ノアゲート23はフリッ
プフロップ15aの出力と第１のコンパレータ11のＡ＝
Ｂ出力を入力とし、その出力端子は警報回路24の16進カ
ウンタ25のクリヤ端子CLRに接続されている。カウンタ2
5のリプルキャリー端子はインバータ26の入力と接続さ
れ、インバータ26の出力はカウンタ25のＰイネーブル端
子Ｐおよび警報器に接続されている。
次に、本実施例の動作について説明する。
電源が投入されるとパワーオンリセット回路17aによっ
て第２、第３の可逆カウンタ8a，10aがクリヤされると
ともにフリップフロップ15aの出力はハイレベルにな
る。その結果、電源が投入された後、第１のコンパレー
タ11が一致信号を出力するまでは、マルチプレクサ14は
第３の可逆カウンタ10の出力の下位２ビットを選択して
２相パルス発生器16に出力して第３の可逆カウンタ10の
出力が２相パルスとして出力されるとともに、ナンドゲ
ート221，222の出力が選択されて第３の可逆カウンタ10
のカウントアップ／ダウン端子に出力され、多回転角度
データＡとカスケード可逆カウンタ9aの出力Ｂが等しく
なる方向に第３の可逆カウンタ10はクロックを計数す
る。ナンドゲート221，222が用いられているのは、使用
された第３の可逆カウンタ10aのカウントアップ／ダウ
ン端子が非能動端子であるからであって、ここまでの動
作は第１図の装置と同様である。多回転角度データＡが
カスケード可逆カウンタ9aの出力Ｂと等しくなって第１
のコンパレータ11が一致信号を出力すると、フリップフ
ロップ15aの出力はローレベルになり、マルチプレク
サ14は、１回転以内角度検出部２の出力の下位２ビット
を選択して２相パルス発生器16に出力するとともに微分
回路21の出力を第３の可逆カウンタ10aのカウントアッ
プ／ダウン端子に出力する。したがって、フリップフロ
ップ15aの出力がローレベルにセットされた後には第
３の可逆カウンタ10aは、２相パルスとして出力されて
いる１回転以内角度検出部２の出力の下位２ビットのデ
ータを計数することになる。その結果、装置が正常であ
れば、多回転角度データＡとカスケード可逆カウンタ9a
の出力Ｂは等しく、したがって第１のコンパレータ11は
一致信号を出力し、ノアゲート23の出力はローレベルに
なって、カウンタ25はクリヤされている。しかし、もし
異常が生じたとき、例えば１回転以内角度検出部２の出
力コードのδ相が第５図の点線で示されているようにな
ると、多回転角度データＡは減少するが、下位２ビット
のα，β相は異常はないから、下位２ビットのデータは
そのまま、第３の可逆カウンタ10によって計数される。
そのために、多回転角度データＡとカスケード可逆カウ
ンタ9aの出力Ｂとは等しくなくなり、第１のコンパレー
タ11の一致信号はローレベルになる。その結果、ノアゲ
ート23の出力はハイレベルになり、カウンタ25はクリア
状態から解放されて計数を開始する。計数がフルカウン
トになると、カウンタ25はリプルキャリー端子からハイ
レベルのオーバーフローキャリーパルスを出力して、イ
ンバータ26を介して警報器に異常信号を送出し、同時に
カウンタ25のＰイネーブル端子Ｐはローレベルになり、
計数は停止される。
て第２、第３の可逆カウンタ8a，10aがクリヤされると
ともにフリップフロップ15aの出力はハイレベルにな
る。その結果、電源が投入された後、第１のコンパレー
タ11が一致信号を出力するまでは、マルチプレクサ14は
第３の可逆カウンタ10の出力の下位２ビットを選択して
２相パルス発生器16に出力して第３の可逆カウンタ10の
出力が２相パルスとして出力されるとともに、ナンドゲ
ート221，222の出力が選択されて第３の可逆カウンタ10
のカウントアップ／ダウン端子に出力され、多回転角度
データＡとカスケード可逆カウンタ9aの出力Ｂが等しく
なる方向に第３の可逆カウンタ10はクロックを計数す
る。ナンドゲート221，222が用いられているのは、使用
された第３の可逆カウンタ10aのカウントアップ／ダウ
ン端子が非能動端子であるからであって、ここまでの動
作は第１図の装置と同様である。多回転角度データＡが
カスケード可逆カウンタ9aの出力Ｂと等しくなって第１
のコンパレータ11が一致信号を出力すると、フリップフ
ロップ15aの出力はローレベルになり、マルチプレク
サ14は、１回転以内角度検出部２の出力の下位２ビット
を選択して２相パルス発生器16に出力するとともに微分
回路21の出力を第３の可逆カウンタ10aのカウントアッ
プ／ダウン端子に出力する。したがって、フリップフロ
ップ15aの出力がローレベルにセットされた後には第
３の可逆カウンタ10aは、２相パルスとして出力されて
いる１回転以内角度検出部２の出力の下位２ビットのデ
ータを計数することになる。その結果、装置が正常であ
れば、多回転角度データＡとカスケード可逆カウンタ9a
の出力Ｂは等しく、したがって第１のコンパレータ11は
一致信号を出力し、ノアゲート23の出力はローレベルに
なって、カウンタ25はクリヤされている。しかし、もし
異常が生じたとき、例えば１回転以内角度検出部２の出
力コードのδ相が第５図の点線で示されているようにな
ると、多回転角度データＡは減少するが、下位２ビット
のα，β相は異常はないから、下位２ビットのデータは
そのまま、第３の可逆カウンタ10によって計数される。
そのために、多回転角度データＡとカスケード可逆カウ
ンタ9aの出力Ｂとは等しくなくなり、第１のコンパレー
タ11の一致信号はローレベルになる。その結果、ノアゲ
ート23の出力はハイレベルになり、カウンタ25はクリア
状態から解放されて計数を開始する。計数がフルカウン
トになると、カウンタ25はリプルキャリー端子からハイ
レベルのオーバーフローキャリーパルスを出力して、イ
ンバータ26を介して警報器に異常信号を送出し、同時に
カウンタ25のＰイネーブル端子Ｐはローレベルになり、
計数は停止される。
以上説明したように本発明は、１回転以下の角度検出か
ら多回転の角度検出まで連続して検出できるようにし、
さらに１回転以下の角度検出用のコード円板と回転数検
出用円板との取り付け誤差を自動補正し、さらにまた、
装置内可逆カウンタがカウントする多回転角度データ
と、多回転角度を検出する検出部の出力が一致しないと
きには異常を検出して警報を出力するようにしたことに
より、検出精度が高く、使用し易いアブソリュート式エ
ンコーダを提供することができる効果がある。
ら多回転の角度検出まで連続して検出できるようにし、
さらに１回転以下の角度検出用のコード円板と回転数検
出用円板との取り付け誤差を自動補正し、さらにまた、
装置内可逆カウンタがカウントする多回転角度データ
と、多回転角度を検出する検出部の出力が一致しないと
きには異常を検出して警報を出力するようにしたことに
より、検出精度が高く、使用し易いアブソリュート式エ
ンコーダを提供することができる効果がある。
第１図は本発明アブソリュート式エンコーダの第１の実
施例のブロック図、第２図は本発明のアブソリュート式
エンコーダの第２の実施例のブロック図、第３図は第２
図の回転数検出部４の取り付け誤差の自動補正動作を示
すタイミングチャート、第４図は本発明のアブソリュー
ト式エンコーダの第３の実施例のブロック図、第５図
(a)は第４図の装置の異常の一例を示すタイミングチャ
ート、第５図(b)は第５図(a)の異常が発生したとき、多
回転角度データの変化を示す図である。 １……コード円板、 ２……１回転以内角度検出部、 ３……磁石板、 ４……回転数検出部、 ５1，５2……リードスイッチ、 ６……第１の可逆カウンタ、 ７……第１の微分回路、 ８，8a……第２の可逆カウンタ、 ９，9a……カスケード可逆カウンタ、 10，10a……第３の可逆カウンタ、 11……第１のコンパレータ、 13……第２のコンパレータ、 14，14a……マルチプレクサ、 15，15a……フリップフロップ、 16……２相パルス発生器、 17，17a……パワーオンリセット回路、 18……EXORゲート、 19……減算器、 20……加算器、 21……第２の微分回路、 221，222……ナンドゲート、 23……ノアゲート、 24……警報回路、 25……カウンタ、 26……インバータ、 27……アップ／ダウンクロック発生器。
施例のブロック図、第２図は本発明のアブソリュート式
エンコーダの第２の実施例のブロック図、第３図は第２
図の回転数検出部４の取り付け誤差の自動補正動作を示
すタイミングチャート、第４図は本発明のアブソリュー
ト式エンコーダの第３の実施例のブロック図、第５図
(a)は第４図の装置の異常の一例を示すタイミングチャ
ート、第５図(b)は第５図(a)の異常が発生したとき、多
回転角度データの変化を示す図である。 １……コード円板、 ２……１回転以内角度検出部、 ３……磁石板、 ４……回転数検出部、 ５1，５2……リードスイッチ、 ６……第１の可逆カウンタ、 ７……第１の微分回路、 ８，8a……第２の可逆カウンタ、 ９，9a……カスケード可逆カウンタ、 10，10a……第３の可逆カウンタ、 11……第１のコンパレータ、 13……第２のコンパレータ、 14，14a……マルチプレクサ、 15，15a……フリップフロップ、 16……２相パルス発生器、 17，17a……パワーオンリセット回路、 18……EXORゲート、 19……減算器、 20……加算器、 21……第２の微分回路、 221，222……ナンドゲート、 23……ノアゲート、 24……警報回路、 25……カウンタ、 26……インバータ、 27……アップ／ダウンクロック発生器。
Claims (3)
- 【請求項１】１回転以内の回転角度に対応する、被制御
可動部の位置変化を検出するビットコードを備えたコー
ド円板と、 コード円板のビットコードを読み出し、コード円板の１
回転以内の回転角度を検出する１回転以内角度検出部
と、 前記コード円板が固定された回転軸に同軸的に固定され
た回転数検出板と、 該回転数検出板の回転を検出する少くとも２個の回転検
出素子と、該素子の出力から回転数を計数するととも
に、計数結果を電源オフ時においても保持可能な第１の
可逆カウンタを備え、回転数単位の回転角度に対応する
被制御可動部の位置変化を検出する回転数検出部と、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 前記再起動時にクリヤされた後に、アップ／ダウン信号
に応じて入力パルスを計数し、第２の可逆カウンタの下
位ビットとして第２の可逆カウンタにカスケード接続さ
れて、第２の可逆カウンタと共にカスケード可逆カウン
タを構成する第３の可逆カウンタと、 前記１回転以内角度検出部の出力を一方の比較入力Ａ0
とし、第３の可逆カウンタの出力を他方の比較入力Ｂ0
とする第２のコンパレータと、 カスケード入力端子が第２のコンパレータの出力端子に
接続され、回転数検出部の出力を前記比較入力Ａ0の上
位ビットの比較入力Ａ1とし、第２の可逆カウンタの出
力を他方の比較入力Ｂ1とし、Ａ＝Ａ0＋Ａ1＞Ｂ＝Ｂ0＋
Ｂ1の場合にはアップ信号を、Ａ＜Ｂの場合にはダウン
信号を前記カスケード可逆カウンタに出力し、Ａ＝Ｂの
場合には一致信号を出力する第１のコンパレータと、 １回転以内角度検出部の出力の下位２ビットと、第３の
可逆カウンタの出力の下位２ビットを入力し、その一方
を選択して出力するマルチプレクサと、 前記再起動時、マルチブレクサは第１のコンパレータが
一致信号を出力するまでは、第３のカウンタの下位２ビ
ットを選択し、第１のコンパレータが一致信号を出力し
た後には１回転以内角度検出部の出力の下位２ビットを
選択する制御信号を発生する選択信号発生器と、 マルチブレクサの出力を入力として２相パルスを出力す
る２相パルス発生器とを有するアブソリュート式エンコ
ーダ。 - 【請求項２】１回転以内の回転角度に対応する、被制御
可動部の位置変化を検出する、ビットコードを備えたコ
ード円板と、 ビットコードを読出す１回転以内角度検出部と、前記コ
ード円板と同一の回転軸に固定された回転数検出板と、 該回転数検出板の回転を検出する少くとも２個の回転検
出素子と、該素子の出力から回転数を計数するととも
に、計数結果を電源オフ時においても保持可能な第１の
可逆カウンタと、前記回転検出素子の出力を入力して１
回転以内の角度を２ビットの２進コード信号として出力
する論理回路と、前記論理回路の出力を、前記１回転以
内角度検出部の出力の最上位２ビットから減算する減算
回路と、前記減算回路の出力と第１の可逆カウンタの出
力とを加算する加算回路を備える回転数検出部と、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 前記再起動時にクリヤされた後にアップ／ダウン信号に
応じて入力パルスを計数し、第２の可逆カウンタの下位
ビットとして該カウンタにカスケードに接続されて、第
２の可逆カウンタと共にカスケード可逆カウンタを構成
する第３の可逆カウンタと、 前記１回転以内角度検出部の出力を一方の比較入力Ａ0
とし、第３の可逆カウンタの出力を他方の比較入力Ｂ0
とする第２のコンパレータと、 カスケード入力端子が第２のコンパレータの出力端子に
接続され、回転数検出部の出力を前記比較入力Ａ0の上
位ビットの比較入力Ａ1とし、第２の可逆カウンタの出
力を他方の比較入力Ｂ1とし、比較出力がＡ＝Ａ0＋Ａ1
＞Ｂ＝Ｂ0＋Ｂ1を示す場合にはアッブ信号を、Ａ＜Ｂを
示す場合にはダウン信号を出力し、Ａ＝Ｂを示す場合に
は一致信号を出力する第１のコンパレータと、 １回転以内角度検出部の出力の下位２ビットと第３の可
逆カウンタの出力の下位２ビットを入力し、その一方を
選択して出力するマルチプレクサと、 前記再起動時、マルチプレクサは、第１のコンパレータ
が一致信号を出力するまでは、第３のカウンタの下位２
ビットを選択し、第１のコンパレータが一致信号を出力
した後には１回転以内角度検出部の出力の下位２ビット
を選択する制御信号を発生する選択信号発生器と、 マルチプレクサの出力を入力として２相パルスを出力す
る２相パルス発生器とを有するアプソリュート式エンコ
ーダ。 - 【請求項３】１回転以内の回転角度に対応する、被制御
可動部の位置変化を検出する、ビットコードを備えたコ
ード円板と、 ビットコードを読出す１回転以内角度検出部と、 前記コード円板と同一の回転軸に固定された回転数検出
板と、 該回転数検出板の回転を検出する少くとも２個の回転検
出素子と、該素子の出力から回転数を計数するととも
に、計数結果を電源オフ時においても保持可能な第１の
可逆カウンタを備え、回転数単位の回転角度に対応する
被制御可動部の位置変化を検出する回転数検出部と、 被制御可動部が電源オフで一旦停止後、再起動されると
きクリヤされ、入力パルスを計数する第２の可逆カウン
タと、 前記再起動時にクリヤされた後にアップ／ダウン信号に
応じて入力パルスを計数し、第２の可逆カウンタの下位
ビットとして該カウンタにカスケードに接続されて、第
２の可逆カウンタと共にカスケード可逆カウンタを構成
する第３の可逆カウンタと、 前記１回転以内角度検出部の出力を一方の比較入力Ａ0
とし、第３の可逆カウンタの出力を他方の比較入力Ｂ0
とする第２のコンパレータと、 カスケード入力端子が第２のコンパレータの出力端子に
接続され、回転数検出部の出力を前記比較入力Ａ0の上
位ビットの比較入力Ａ1とし、第２の可逆カウンタの出
力を他方の比較入力Ｂ1とし、比較出力がＡ＝Ａ0＋Ａ1
＞Ｂ＝Ｂ0＋Ｂ1の示す場合にはアップ信号を、Ａ＜Ｂを
示す場合にはダウン信号を出力し、Ａ＝Ｂを示す場合に
は一致信号を出力する第１のコンパレータと、 前記アップ／ダウン信号を入力して、第３の可逆カウン
タが入力するカウントアップ／カウントダウンクロック
を発生するアップ／ダウンクロック発生器と、 入力する２パルス列から２相パルスを発生する２相パル
ス発生器と、 ２相パルス発生器の出力を入力して、第３の可逆カウン
タがカウント入力するアップ／ダウンパルスを発生する
アップ／ダウンパルス発生器と、 １回転以内角度検出部の出力の下位２ビットと第３の可
逆カウンタの出力の下位２ビットを入力して、このうち
何れか１つを選択して２相パルス発生器に出力し、か
つ、アップ／ダウンパルス発生器の出力とアップ／ダウ
ンクロック発生器の出力を入力して、このうち１つを選
択して、カスケード可逆カウンタのカウント入力端子に
出力するマルチプレクサと、 前記再起動時、マルチプレクサが、第１のコンパレータ
が一致信号を出力するまでは、第３の可逆カウンタの下
位２ビットとアップ／ダウンクロック発生器の出力を選
択し、第１のコンパレータが一致信号を出力した後には
１回転以内角度検出部の出力の下位２ビットとアップ／
ダウンパルス発生器の出力を選択する制御信号を出力す
る選択信号発生器と、 第１のコンパレータの一致信号出力を入力とし、前記選
択信号発生器が１回転以内角度検出部の出力の下位２ビ
ットとアップ／ダウンパルス発生器の出力を選択する制
御信号を出力した後、第１のコンパレータが一致信号を
出力しなくなったとき、警報信号を出力する警報回路と
を有するアブソリュート式エンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15173486A JPH065175B2 (ja) | 1986-06-30 | 1986-06-30 | アブソリユ−ト式エンコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15173486A JPH065175B2 (ja) | 1986-06-30 | 1986-06-30 | アブソリユ−ト式エンコ−ダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS638513A JPS638513A (ja) | 1988-01-14 |
| JPH065175B2 true JPH065175B2 (ja) | 1994-01-19 |
Family
ID=15525122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15173486A Expired - Fee Related JPH065175B2 (ja) | 1986-06-30 | 1986-06-30 | アブソリユ−ト式エンコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065175B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2759660B2 (ja) * | 1988-09-13 | 1998-05-28 | キヤノン株式会社 | 固体カメラ |
| JP2720642B2 (ja) * | 1991-07-30 | 1998-03-04 | 三菱電機株式会社 | 多回転絶対値エンコーダ |
| JP2006196653A (ja) * | 2005-01-13 | 2006-07-27 | Sanyo Electric Co Ltd | 固体電解コンデンサおよびその製造方法 |
-
1986
- 1986-06-30 JP JP15173486A patent/JPH065175B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS638513A (ja) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62213537A (ja) | モ−タのロ−タ回転位置検出器 | |
| JPH065175B2 (ja) | アブソリユ−ト式エンコ−ダ | |
| JP3047809B2 (ja) | ロータリーエンコーダ | |
| JPH0850034A (ja) | 多回転アブソリュートエンコーダ | |
| JP3171485B2 (ja) | 高分解能アブソリュート信号の作成方法 | |
| JP3250356B2 (ja) | 回転位置検出装置 | |
| JP3423211B2 (ja) | エンコーダの位置ずれ量検出装置 | |
| JPH0789399B2 (ja) | エンコーダ伝送路異常検出回路 | |
| JP3241138B2 (ja) | アブソリュートエンコーダ出力信号異常検出方式 | |
| JP3070109B2 (ja) | 絶対位置検出方法および装置 | |
| JP3144877B2 (ja) | バックアップ式絶対位置エンコーダ | |
| EP4181386A1 (en) | Method for implementing brushless direct current motor hall position sensor fault processing | |
| KR100383994B1 (ko) | 증분형 인코더의 오류 검출방법 | |
| JP3033297B2 (ja) | 多回転アブソリュートエンコーダ | |
| SU1064458A1 (ru) | Преобразователь код-ШИМ | |
| SU1156233A1 (ru) | Устройство дл управлени шаговым двигателем | |
| SU1256203A1 (ru) | Устройство контрол преобразовател угла поворота вала в код | |
| JPH02228289A (ja) | 同期型電動機の駆動装置 | |
| JPH0641854B2 (ja) | 多回転アブソリユ−ト式エンコ−ダ | |
| JPH0413724B2 (ja) | ||
| JPH0626883A (ja) | 多回転式アブソリュートエンコーダ | |
| JP2005207985A (ja) | 位置検出装置 | |
| JPH03287014A (ja) | 多回転アブソリュート・エンコーダ | |
| JPH095115A (ja) | 位置検出回路 | |
| JPS6232715B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |