SU860107A1 - Преобразователь угла поворота вала в код - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в информационно-из мерительных системах дл  построени  аналого-цифровых преобразователей . (АЦП) угловых перемещений входного вала, св занного с контролируемым объектом. Известны устройства, содержащие синусно-косинусный вращающийс  транс форматор (СКВТ), обмотка возбуждени  которого подключена к шине питани , а синусна  и косинусна  обмотки чере два Преобразовател  напр жение-код и коммутатор - к одному из входов преобразовател  кода и логического блока, и блок определени  квадранта угла поворота, входы которого подклю чены к обмоткам СКВТ, а выход - к др гому входу логического блока, выходы которого непосредственно и через, блок констант, кратных 45 соединены с другими входами преобразовател  ко да, выход которого  вл етс  вых:од 1 устройства СО I Недостаток данного устройства - сложность конструкции, обусловленна  наличием двух преобразователей напр жение-код , и невысока  точность из-за : нелинейности характеристики преобразовани  датчика углового положени  ( сквт)... Известно так се устройство, содержащее СКВТ, обмотка возбуждени  которого подключена к шине питани , выходные синусные и косинусна  обмотки через последовательно соединенвые двухиозиционный переключатель, преобразователь напр жение-код и блок передачи кода - к одному из входов блока сложени  кодов, выход которого  вл етс  выходом устройства, и селектор октанта, входы которого подключен ны к noHtie питани  и выходным обмоткам СКВТ, а выходы - к управл ющим вход двухпоаициоиного переключател  и блока передачи кода непосредстенно и к другому входу блока сложеи  кодов через блок констант, кратых 45° 2J. ,

Недостаток такого устройства - неысока  точность, обусловленна  порешностью аппроксимации синусоидальой характеристики преобразовани  КВТ (отрезком пр мой линии) на ее начальном 45-градусном участке, прилегакщем к угловой оси. Ю

. Наиболее близким к предложенному  вл етс  устройство, содержащее синусно-косинусный датчик угла (СК,ТУ) , оботка возбуждени  которого подключена к источнику напр жени  питани , а 15 синусна  и косинусна  обмотки через селектор октанта - ко входам вычитатёл  непосредственно и через первый . блок масштабировани , фазовый детекTdif ), входы которого подключены к си- 20 нусной обмотке СКДУ и выходу вычитате  , а выходы - ко входу счетчика и к управл ющему входу преобразовател  напр жение-код, второй блок масштабировани , вход которого подключен к 25 выходу вычитател , а выход -.ко входу преобразовател  напр жение-код, и блок управлени , выходы которого соединены с управл ющими входами обоих блоков масштабировани  13J.30

Недостаток этого устройства - невысока  точность, обусловленна  нелинейностью кодируемого напр жени  в выбранном селекторе д 0 угловой оси.35

Цель изобретени --повышение точности преобразовател  угла поворота вала в код.

Поставленна  цель достигаетс  тем, что в преобразователь угла поворота о вала в код., содержащий синусно-косинусный вращаищийс  трансформатор, обмотка возбуждени  которого подключена к источнику. Питани , а синусна  и косинусна  обмотки соединены со вхо-45 дами селектора октантов, три выхода которого соединены с вьпсодньми клеммами преобразовател , четвертый выход - с пврвьм входом блока вычитани , а п тый выход соединен через пер-,., вый блок масштабировани  со вторым входом блока вычитани , выход которого соединен с первым входом фазового дискриминатора и через второй блок масштабировани  - со входом „ преобразовател  напр жение-код, синусна  обмотка синусно-косинусного вращающегос  трансформатора соединена со вторым входом фазового дискриминатора , первый выход которого соединен со входом счетчика, выходы блока управлени  соединены с управл ющими входами первого и второго блоков масштабировани , введены регистр, блок сравнени  кодов, блок передачи кода, блок выдачи кода, элементы задержки, элементы И и элементы ИЛИ, первый выход фазового дискриминатора соединен с первым входом первого элемента И, второй выход фазового дискриминатора соединен спервьм выходом второго эле мента И, первый и второй в.ыход преобразовател  напр жение-код соединены со в-т.орыми входами первого и второго элементов И соответстве-нно, информационные выходы преобразовател  напр жение-код соединены .с первыми ,информационньй и входами блока сравнени  и с информационными входами блока передачи кода, выходы которого соединены через регистрсо вторыми информационными входами блока сравнени  кодов и через блок вьщачи кодов - с выходными клеммами преобразовател , выход второго элемента И соединен со входом блока сравнени  кодов, первый выход которого соединен с первыми входами первого и второго элементов ИЛИ, а второй выход соединен через первый элемент задержки с первым управл ющим входом блока передачи кода, выход первого элемента задержки соединен через второй элемент задержки со вторым входом первого элемента ИЛИ, вькгод которого соединен с управл ющим входом блока вьщачи кода , выход первого элемента И соединен со вторым входом второго элемента ИЛИ, а через третий элемент задержки - со вторым управл ющим входом блока передачи кода, выход второго элемента ИЛИ соединен с управл ющим входом регистра.

I

Сущность изобретени  заключаетс  в том, что в любом секторе Дв изменени  угла поворота 0 вала в г-том такте осущесгвл етс  преобразование в код напр жени  Vp и перенос результата N0;} преобразовани  в регистр, а в J-TOM такте - аналогична  операци  дл  напр жени  Vpj (знак фазы огибающей которого измен етс  в точке угловой оси, сдвинутой относительно Vpl на л9 ), причем результат Npj преобразовани  в те;кущем такте при условии протИвофазности напр жений Vpj и V, сравниваетс  с Np, а по результатам сравнени  выбираетс  и считывает с  (через блок выдачи кода) меньший из них: NP, (в первом полусектрре, а форме пр мого кода) или Npj (во втором полусекторе, в форме обратног кода). На чертеже показана структурна  схема.предложенного устройства. Преобразователь угла поворота вал в код содержит СКВТ.1 , обмотка возбуждени  которого подключена к источнику напр жени  V, питани  (на схеме не показан), а синусна  и коси нусна  обмотки через селектор 2 октанта - ко .входам блока 3 вычитани  непосредственно и через блок 4 масшт бировани , фазовый дискриминатор .5, входы которого подключены к синусной обмотке GKBT 1 и выходу блока 3, пер вый выход 6 - ко.входу счетчика 7 и к одному из входов элемента И 8, а второй выход 9 - к одному из входов элемента И 10, блок П масштабирова .ни , вход которого подключен к вькоду блока 3 вычитани , а выход - ко входу преобразовател  12 напр жениекод , выходы разр дов которого соединены с первыми входами блока 13 срав нени  кодов непосредственно и со вхо дзми разр дов регистра 14 через блок 15 передачи .кода, а его управл  Ю1ЦИЙ выход Окончание преобразовани  с другим входом элементов И 8 и 10, вьг-ода 1 которых подключены соответственно к первому управл ющему входу блока передачи кода через элемент 16 задержки и ко второму управл ющему входу того же блока через последовательно соединенные блок 13 сравнени  кодов и элемент 17 задержки, элемент 18 задержки, вход которого соединен с выходом элемента 17 задержки , а выход - с одним из входов элемента ИЛИ 19, другой вход которого подключен ко второму выходу блока 13 срашнени  кодов, а выход - к управл  щему входу блока 20 выдачи кода, эле мент ИЛИ 21, входы которого подключе ны .к выходу элемента И 8 и первому выходу блока 13 сравнени  кодов, а выход - ко входу Сброс регистра 14 выходы разр дов которого соединены со вторыми входами блока 13 сравнени  кодов и входами блока 20 вьщачв кода выход которого  вл етс  выходом устройства , и блок 22 управлени , которого соединены с управл ющими входами обоих блоков 4 и 11 масштабировани . Преобразователь работает следук и-т образом. Выходные напр жени  СКВТ t, как известно , определ ютс  но формуле V kV inwtsJn0«V;pSfn0 , (l) Va kV inwtcos0 , (2) где V ,w - амплитудное значение и кругова  частота напр жени  УП ПИТ9ИИЯ СКВТ; коэффициент трансформации СКВТ и угол поворота его ротора, механически св занного с входным валом: /i k . По результатам анализа знака фазы (относительно напр жени  Vy) и соотношени  амплитуд этих напр жений селектор 2 октанта формирует код Ng три старших разр да выходного п-разр дного результирующего кода N - и подключает выходные обмотки СКВТ I ко входам блока; 3 вычитани  непосредственно и через блок 4 масштабировани  , еост Ч щий из ключей и делйтеЛ(Й4 напр жени . Однако в первом такте преобразовани  ни один из ключей блока 4 пока не задействован, и поэтому на входы блока 3 вычитани  поступает только одно из выходных напр жений екДУ, например V , если угол поворота 9 находитс  в первом октанте (вс  дальнейша  последовательность ontipaций рассматриваетс  применительно к этому октанту, дл  остальных октайt fB процесс преобразовани  протекает аналогично - мен етс  только очередность срабатывани  ю очей в блоках 4 и )1 масштабировани ), а с его выхода снимаетс  напр жение Vp-,, рйв- Ное, очевидно, V. , так как косинусма  обмотка СКВТ I, как было уже сказано , отключена в первом такте от блока 3 вычитани . Это напр жение пода тс : а) на фазовый дискрим на- ; ТОР 5, который определ ет знак его фазы (относительно опорного напр жеНИИ , в качестве которого вьйираетс  V. ) и синфазности Xija-f и ставит в соответствие логический сигнал 1 на выходе 6, а противофазности, в обем случае, логический сигнал 1 на выходе 9),. ) на преобразователь 12 напр жеинеод через блок М масштабировани , котором по сигналу блока 22 управени  ё первом такте замкнут соотетствующий (первый в пот) дке срабаыдани ) ключ. Преобразователь 12

формирует код, отображающий значение поданного на его вход напр жени  Vp V, и (в момент времени, соответствующий окончанию цикла преобразовани  в нем) импульсный сигнал Раз решение переноса, который (при наличии логического сигнала 1, т.е. потенциала высокого уровн , на выходе 6 фазового дискриминатора 5) проходит через элемент И 8 и, во-первых, сбрасывает регистр 14 в нуль, пройд  через элемент ИЛИ 21, во-вторых, разрешает перенос результата Np-,преобразовани  напр жени  Vp., в форме пр мого кода в регистр 14 через блок 15 Передачи коди, пройд  на один из его управл ющих входов через элемент 16 задержки (который необходим, чтобы сдвинуть момент переноса кода в регистр относительно момента сброса регистра , т.е. сперва сбросить регистр, а потом записать в него код с выхода преобразовател  12), После этого схема устройства готова к следующему такту преобразовани .

Во втором такте по сигналу блока 22 управлени  в блоке 4 масштабировани  замкнут первый (в пор дке срабатывани ) ключ, осуществл ющий функцию подключени  ко второму входу блока 3 вычитани  на первый, как и прежде, подаетс  U) напр жени  V,j косинусной Ьбмотки СКВТ 1 через первый делитель напр жени  с коэффициентом делени  tgdx, . На выходе блока 3 вычитаим  образуетс  напр жение 1р„ огибающа  которого описьгоаетс  уравнением вида .

, -KV,i K;,Vi,sin(9 -в),(3

™- - ,

Это напр жение подаетс  на фазовый дискриминатор 5, который определ ет знак его фазы относительно V , и на преобразователь 12 напр жение-код через блок 11 масштабировани , в котором указанный сигнал блока 22 упразднени  замыкает второй ключ и пропускает N;,, через первый делитель напр жени  с коэф4 щиентом делени  К,. Ре зультат Мр1преобразовани  напр жени 

vn,

(в -а-,) (4)

IIIII

при наличии логического сигнала па выходе 6 фазового дискриминатора 5fТ .е. при условии сиифазности напр жеШ1Й iLjи V., в форме пр мого кода переноситс  в регистр 14 (через блок 15 передата кода) так же, как и в пер-

вом такте. После этого схема устройства готова к слёдукицему такту преобразовани .

В общем случае в -том такте по сигналу блока 22 управлени  в блоке 4 масштабировани  замкнут (-1)-ый ключ осуществл ющий функцию подключени  ко второму входу блока 3 вычитани  напр жени  VQ через соответствующий (1-1)-ый делитель напр жени  с коэффициентом делени  К . На выходе вычитател  образуетс  напр жение L, огибакдца  которого описьгааетс  уравнением вида

. Vp K|-Xsfn(0 -6i-i),(5)

« ir,

Это напр жение подаетс  на фазовый дискршданатор 5, который определ ет знак его фазы относительно I , и через блок II масштабировани , в котором указанный сигнал блока 22 управлени  зa шкaeт |-ый ключ и пропускает VP,- через ()-ый делитель напр жени  с коэффициентом делени  Kj-j, на преобразователь 12, который преобразует его в код. Результат Np преобразовани  напр жени 

vi- (9 -9 (6)

при наличии логического сигнала на выходе 6 фазового дискриминатора 5 переноситс  далее в регистр 14 через блок 15 передачи кода в форме пр мого кода. На этом f-ый такт преобразовани  заканчиваетс .

Claims (3)

1. Процесс формировани  напр жений вида (5) продолжаетс  до тех пор, пока одно из них (допустим, напр жение РЛ J i не окажетс  в противофазе с напр жением V , что фиксируетс  фазовьм дискриминатором 5, логический сигнал 1 на выходе 9 которого подготавливает логический элеMfHT И 10. Преобразователь 12, как обычно, преобразует Ц)3 в код, и в момент времени, соответствующий окончанию цикла преобразовани , выдает сигнал Разрешение переноса, который через открытый элемент И 10 проходит на управл кнцйй вход блока 13 сравнени  кодов, включа  его в режим сравнени  кодов Npj и Мр(код NP,- результат преобразовани  предыдущего такта - хранитс  в регистре 14) и (в зависимости от результатов этого сравнени ) определ   следующую последовательность операций. 98 Если N,. Npj, то сигнал с первого выхода блока 13, по вление которого соответствует выполнению этого услови , во-первых, сбрасьшает регистр 1 в нуль через элемент ИЛИ 21, во-вторых , разрешает перенос результата No преобразовани  .текущего такта {в фор ме обратного кода) в очищенный регистр через блок 15 передачи кода, пройд  на соответствзпощий управл ющий вход последнего через элемент 17 задержки, и, в-третьих, разрешает считьшание кода hL-, записанного э регистр 14, через блок 20 вьщачи кода , пройд  на управл кщий вход последнего через элемент 18 задержки (с выхода элемента 17 аналогичного назначени ) и элемент ИЖ 19. Таким образом, сперва регистр 14 очищаетс , затем в него заноситс  код Npj, и далее этот код считываетс  через блок 20. Чтобы разнести перечислен ные операции во времени, использованы элементы 17 и 18 задержки. Если, наоборот, Npj, то сигна со второго выхода блока 13, по влени которого соответствует выполнению этого услови , проходит через логический элемент ИЛИ 19 на управл клций вход блока 20 вьщачи кода, разреша  считывание содержимого регистра 14, т.е. результата Мр- предьщущего такта преобразовани . Выполнение операций сравнени  кодов и и выбор меньшего из них по результатам сравнени  равносильно делению сектора а© , в пределах ко торого в известном устройстве кодируетс  напр жение V, после выполнени  услови  противофаэности напр жеНИИ pj и V , пополам и вчцелению пол секторов, в одном из которых за конечный результат преобразовани  принимаетс  результат Мр:преобразовани  напр жени  в J-OM такте, но тепер уже в пределахйвД, т.е. на пркпега н цем к угловой оси начальном участке синусоиды, который, очевидно, про порционально уменьшаетс  с уменьшением и, значит, с большей степенью приближени  аппроксимируетс  .пинейной зависимостью, при этом Np,j Np и itp результат преобразовани  напр жени  Vp.- в 1-ом предыдущем такте - сбр сываетс , а в другом Np{ отображает значение Vp; в пределах (т.е. на начальном участке синусоиды той же 7 длины, что и в предыдущем случае) ,: при Npj Npj считьгоаетс  Np , а Npj используетс  только с целью сравнени  с Np в блоке 13. Считывание (Npp в форме пр мого (обратного) кода определ етс  характером изменени  кодируемого напр жени  Vp|() в пределах полусектора (с увеличением О значени  U,; увеличиваютс , а Vpj - уменьшаютс ). Код сектора Д0 формируетс  в счетчике 7 путем подсчета логических сигналов (кроме первого) с выхода 6 фазового дискриминатора 5 и р его разр дов составл ет соответственно р разр дов выходного п-разр дного результи рующего кода N. Код пгпусектора формируетс  блоком 13 по результатам сравнени  кодов Npj и Np , и один его разр д (не показан) определ ет непосредственно состо ние соответствующего разр да кода N. Код угла поворота 9 в пределах полусектора формируетс  преобразователем 12, записываетс  в регистр 14 и считываетс  через блок 20. причем г его разр дов образуют соответственно г нладших разр дов кода N. Таким образом, с учетом 3-х разр дов кода октанта п - р + г + 4 (7) Рассмотрим конкретный пример, иллюстрирующий р.аботу предложенного устройства дл  двух значений угла поворота вала: ЗО и 24°. 0 30 П .е р в ы и т а к т: а) косинусна  обмотка СКВТ 1 отк.гаочена от блока 3 вычитани , на который подаетс  только напр жение б) с выхода блока 3 вычитани  снимаетс  напр жение Vp V; синфазности напр жений и Vx, ставитс  в соответствие лохический сигнал I на выходе 6 фазового дискриминатора 5, который п дгртав.гш элемент И 8 дл  прохождени  сигпала . Разрежение переноса с выхода Окончание преобразовани  преобразовател  12; в) с блока 11 масштабировани  снимаетс  напр жение Vp V , которое преобразуетс  в код тфеобразователем 12, а результат преобразоани  { переписываетс  в регистр 14 ерез блок 15 в форме пр мого кода. Второй такт: а) на блок 3 ычитани  подаютс  напр жение V неосредственно и напр жение с выода блока 4 масштабировани , в котором замкнут первый ключ .и задействован первый делитель напр жени  с ,коэффициентом делени  б) с выхода блока 3 вычитани  снимаетс  напр жение Jp вида VV к;у;,з1 (9-). Выберем Д9 11,25, как в извесч ном устройстве, чтобы удобнее было сравнивать полученные результаты, югда :0, И,25° К tg 11,25 0,199 1/cos 11,25° 1,02 Синфазности напр жений Vp,, и V ст витс  га соответствие логический сигнал I на выходе 6 фазового дискриминатора 5; в) с выхода блока 11 масштабировани  снимаетс  напр жение VpQi Hil/K (0 -Ч25° Это напр жение преобразуетс  в код преобразователем 12, а результа Npn преобразовани  переписываетс  б регистр 14 в форме пр мого кода (Np при этом сбрасываетс ). Т р е т и и т а к т: а) на блок вычитани  подаютс  напр жение V., не посредственно и напр жение с в хода блока 4 масштабировани , в котором задействован второй делитель, напр жени  с коэффициентом делени  К б)с выхода блока 3 вычитани  снимаетс  напр жение в йа . .V/i- KJ v4sin(P -93), 22,3 KI tg 22,5 0,4142; К 1/cos 22,5 1,082. Синфазности напр жений V ставитс  в соответствие логический сигнал 1 на выходе 6 фазового дис рюшнатора 5; в)с выхода блока И масштабировани  снимаетс  напр жение Лф вида Vi,e- VKa - 22,5) Это напр жение преобразуетс  в к Преобразователе 12, а результат jtp,f Hpfпреобразовани  переписывае с  в регистр 14   форме пр мого код ( этом сбрасываетс ). : Чет в е р т ы и та к т: aj н , блок 3 вычитани  подаютс  напр жени Vf, непосредственно и напр жение с выхода блока 4 масштй&нрованн  с вкл1рченньм третьим дьлителй напр жени ; ) с выхода блока 3 вычитани  снимаетс  напр жение 1р вида Vp4. V К1у;„51п(в -Oj) где в 33,75°; Kj tg 33,75® 0,668; Kj 1/cos 33,75° 1,20 Противофазности напр жений V и U, ставитс  в соответствие логический сигнал 1 на выходе 9 фазового дискриминатора 5, который подготавливает элемент И 10 дл  прохозеденн  сигнала Разрешение переноса с соответствующе гр выхода преобразовател  12. в)с выхода блока 3 вычитани  снимаетс  напр жение VP4 вида 4 VK4 M;ism(0- 33,75) Это напр жение .преобразуетс  в код преобразователем 12, а результат преобразовани  Npj N сравниваетс  (сигнал с выхода элемента И 10 включает блок 13 сравнени  кодов) с результатом Mp;j Np преобразовани , полученным в предьщущем такте и хран щимс  в регистре 14. Так как %4- РЗ ° ° должен быть считан, дл  этого сигнал с первого выхода блока 13, по вление которого соответствует выполнению..указанного услови , во-первых, сбрасывает регистр .14 (т.е. результат Npj, в котором теперь уже нет необходимости), во-вторых, пройд  через элемент 17 задержки на управл ющий вход блока 15, разрешает перенос в очищенный регистр 14 результата N преобразовани  в форме обратного кода и, в-третьих, пройд  через эпем5внт 18 задержки и элемент ИЛИ 19 на управл и ций вход блока 20, разрешает считывание И На этом цикл измерени  заканчиваетс . 24°. До образовавд  напр жени  Урд на четиертдм такте преобразовани  и сравнени  Np.cNpj блоком 13 последовательность операций дл  9 24 аналогична рассмотренной ранее. Так как в данном случае Мр меньше Нрд, Tie. Npj Мр, он должен быть считан, дл  этого со второго выхода блока 13, по вление которого соответствует выполнению указанного услови , проходит через элемент ИЛИ I9 на управл ющий вход блока 20 вьщачи кода и разрешает считывание Ц, НРЭн щегос  в регистре 14. На этом цикл измерени  заканчиваетс . В известном устройстве дл  данно и любого другого угла в диапазоне 22,5-33,75 в качестве.конечного был бы использован результат Мр Np4 по следнего четвертого такта преобразовани , отображающий значение на пр жени  Урд с максимальной нелинейностью (в пределах Л9 П,25, т.е на прилегающем к этому сектору уг ловой оси начальном участке синусоиды ) , равной 1%, а в предложенном устройстве-дл  данного угла {и углов , лежащих в первом полусекторе , от GI 22,5 до д 28,1) исполь зуетс  в качестве -конечного результ . Np  -предыдущего такта преобразовани , отображающий значение напр Vp. с максимальной нёлинейност жени  равной 0,( пределах угла Q 30° лежащих во и углов. втором полусекторе от 9д 28,1 до 9. 33,75) - результат Np Мрд текущего такта преобразовани , отоб жающий значение напр жени  рд с мак мальной нелинейностью того ке пор д что и в первом полусекторе. За счет уменьшени  погрешности о нелинейности преобразуемого в код н пр жени  /р точность предложенного устройства увеличиваетс  (дл  рассмотренного конкретного примера - в 1,7 раза) . . Формула изобретени  Преобразователь угла поворота вала в. код, содержащий синусно-косинусный вращающийс  трансформатор, об мотка возбуждени  которого подключен к источнику питани , а синусна  и косинусна  обмотки соединею. со входами селектора октантов, три выхода которого соединены с выходными клеммами преобразовател , четвертый выход - с первым входом блока вычитани  , а п тый выход, соединен через первый блок масштабировани  со вторым входом блока вычитани , выход ко торого соединен с первым входом фазо вого дискриминатора и через второй блок масштабировани  - со входом преобразовател  напр жение-код, синусна  обмотка синусно-косинуснргб вращающегос  трансформатора соедийена со вторьм входом фазового дискриминатора , первый выход которого соединен со входом счетчика, выходы блока управлени  соединены с управл юсцими входами первого и второго блоков масщтабировани , о т л и ч аю щ и и с   тем, что, с целью повышени  точности преобразовател , в него введены регистр., блок сравнени  кодов, блок передачи кода, блок вьщачи кода, элементы задержки, элементы И и элементы ИЛИ, первый выход фазового дискриминатора соединен с первьм входом первого элемента И, второй выход фазового дискриминатора соединен с первым выходом второго элемента И, и вто1юй выход преобразовател  напр жение-код соединены со вторыми входами первого и второго элементов И соответственно, информационные выходы преобразовател  напр жение-код , соединены с первыми информационными входами блока сравнени  и с информационнымивходами передачи кода, выходы которого соединены через регистр со вторыми информационными входами блока сравнени  кодов и через блок выдачи кодов с выходными клеммами преобразовател , выход второго элемента И соединен со входом блока сравнени  кодов, первый выход которого соединен с первыми входами первого и второго элементов ИЛИ, а второй выход соединен через первый элемент задержки с первым управл ющим входом блока передачи кода, выход первого элемента задержки со единен через второй элемент задержки со вторым входом элемента ИЛИ, выход которого соединен с управл ющим блока выдачи кода, выход первого элемента .И соединен со вторыи входом второго элемента ШШ, а через третий элемент задержки - со вторым управл ющим входом блока передачи кода, выход второго элемента ИЛИ соединен с управ кщим входом регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 332488, кл. G 08 С 19/28, i970.
2. 2.Авторское свидетельство СССР 591900, кл. 6 08 С 9/04, 1976,
3. 3.Авторское свидетельство СССР 537370, кл. G 08 С 9/04, 1975 (проотип ).