SU1125643A1 - Преобразователь угла поворота вала в код - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий сельсин-датчик угла поворота вала вход которого подключен к выходу источника напр жени  питани , бпок компараторов, выходы которого подключены к входам первого девшфратора , аналого-цифровой прео6разоватепЬ| информационные вькоды которого сое- динены с информационными входаЙ блока вычитани , выходы которого подключены к счетным входам реверсивного счетчика, блок аналоговых ключей, отличающийс  тем, что, с целью повышени  точнос и преобразовател , в него введены вто- рой дешифратор, элемент И, таймер и компаратор, источник напр жени  питани  выполнен ИМПУЛЬСНЫМ, выход источника напр жени  питани  подключен к первому входу блока компараторов , остальные входы которого подключены к выходам сельсин-датчика угла поворота вала, выходы первого дешифратора через элемент И подкп чены к управл ющему входу блока, вычитани , первые три выхода блока компараторов через второй дешифратор подключены к управл ющим входам блока аналоговых ключей, информационные входы которого подключены к вы ,ходам сельсин-датчика угла поворота вала, а выход - к первому входу аналого-гщфрового преобразовател  и к инверсному входу компаратора, выход которого подключен к первому входу таймера и второму входу ана- . лого-цифрового преобразовател , выход бброса которого подключен к одноименному входу блока вычитани  и второму входу таймера, выходы котоё рого подключены к третьему и четвер . тому .входам аналого-цифрового преобразовател , цифровые выходы которого подкл ечены к информационньм . входам блока вычитани , управл кпций выход Iаналого-цифрового преобразо§ вател  подключен к пр мому входу компаратора. 2. Преобразователь по п.1, отличающийс  тем, что, таймер содержит два элемента И-НЕ,генератор тактовых импульсов, триггер, счет9 ) 4 чик и инверт н, первый вход первого элемента И-НЕ  вл етс .первым входом DO таймера, выход первого элемента И-НЕ подключен к первому входу триггера, выход которого подключен к первому входу второго элемента И-НЕ, ввжод которого подключен к счетному входу счетчика, выход которого  вл етс  одним, выходом т1аймера и через инвертор подключен к второму входу первого элемента И-НЕ и второму входу тоигге-. . I ра, выход генератора тактовых импульсов  вл етс  другим выходом таймера и подключен к второму входу второго эле

Description

мента И-НЕ, вход сброса счетчика  вл етс  вторым входом таймера,

3, Преобразователь по п.1, отличающийс  тем, что блок вьгчитани  содержит триггер, элемент И, инвертор, регистр текущего состо ни , регистр предьщущего состо ни , два блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, три блока элементов И, сумматор, шину опорного напр жени , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, з равл ющий вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  управй ю1цим входом блока вычитани  и через инвертор подключен к управл ющему входу второго блока элементов ИСКПЮЧАНИЦЕЕ ИЛИ, информационные входы регистра текущего состо ни   вл ютс  информационными входами блока вычитани , выходы регистра текущего состо ни  через второй блок элементов ИСКЛЮЧАНЛЦЕЕ ИЛИ подключены к первой группе входов первого блока элементов И и к информационным входам регистра предьщущего состо ни , выходы которого через первый 6J10K элементов ИСКЛЮЧАНЩЕЕ ИЛИ подключены к первой группе входов второго блока элементов И, вторые группы входов первого и второго блоков элементов И  вл ютс  входом сброса блока вычитани  и подключены к первому входу элемента И. и к входу триггера, выход которого подключен к управл ющему входу регистра текущего состо ни  и к второму входу элемента И, выход которого подключен к управл ющему входу регистра предьщущего состо ни , выходы первого и второго блоков элементов И подключены к входам сумматора , вход переноса которого подключен к шине опорного напр жени , а выходы - к входам третьего блока элементов И, выходы первого и последнего разр дов сумматора подключены к входам элемента ИСКЛЮЧАЩЕЕ ИЛИ, выходы третьего элементов И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  выходами блока вычитани .

1 .

Изобретение относитс  к области систем передачи информации об угловом положен 1И объекта и может найти применение в системах автоматизации промышленных установок.

Известен преобразователь угла поворота вала в код, содержащий сельсин-датчик , последовательно соединенные блок демодул торов, блок компараторов , логическое устройство,аналого-цифровой преобразователь и арифметическое устройство, блок пам ти, сумматор, управл ющий вход которого подключен к управл ющем выходу логического устройства, а другой вход подключен к выходу фазового детектора , водел кацего базовый угол ti 1«

Недостатком преобразовател   вл етс  невысока  точность преобразовани  в св зи с вли нием на результат измерений колебаний амплитуды питающего напр жени .

Наиболее близким к изобретению  вл етс  преобразователь, содержащий сельсин-датчик и последовательно соединенные блок компараторов, дешифратор , 6hoK аналоговых ключей.

аналогО-1ЩФРОВОЙ преобразователь, блок вычитани  и реверсивный счетчик , причем информационные входы блока аналоговых ключей объедине .ны с соответствзпрщими входами блока |компараторов, три демодул тора, входы которых подключены к выходам сель .син-датчика, а вьгходы - к входам блока компараторов, а управл ющий

выход дешифратора подключен к другому входу аналого-цифрового преобразовател  С2Х

Недостатком известного преобразовател   вл етс  невысока  точность

преобразовани . Облада  низкой методической погрешностью, преобразователь характеризуетс  высокой фазовой погрешностью и вли нием величины и формы питающего напр жени  на результат измерений.

Причина фазовой погрешности заключаетс  в том, что фильтр низких частот, лежащий в основе демодул тора, вносит существенное запаздывание

по фазе измер емого сигнала. Втора  погрешность при пр моугольной форме 1питающего сельсин напр жени  вызывает при формировании каждого импул са динамические искажени  его фронтов , что выражаетс  в последующем изменении амплитуды измер емого сигнала. При гармонической форме напр жени Jпитающего сельсин, динами ческих искажений нет, но амплитуда сигнала менее стабильна, чем при им пульсном питании. Цель изобретени  - повышение точ ности преобразовател . I , . - Поставленна  цель достигаетс  тем, что в преобразователь угла поворота вала в код, содержащий сельсин-датчик угла поворота вала,вход которого подключен к вькоду источника напр жени  питани , блок компараторов , вькоды которого подключены к входам первого дешифратора, ана лого-цифровой преобразователь, инфор мационные выходы которого соединены с информационными входами блока вычитани , выходы которого подключены к счетным входам реверсивного счет- чика, блок аналоговых ключей, введен второй дешифратор, элемент И, таймер и компаратор, источник напр жени  питани , вьшолнен импульсным, выход источника напр жени  питани  подключен к первому входу блока компараторов , остальные входы которого подключены к выходам сельсин-датчика угла поворота вала, выходы первого дешифратора через элемент И подклю- чены к управл ющему входу блока вычитани  , первые три выхода блока ком параторов через второй дешифратор подключены к управл ющим входам бло . ка аналоговых ключей, информахщонные входы которого подключены к выходам сельсин-датчика угла поворота вала, а выход - к первому входу аналого-цифрового преобразовател  и к и версному входу компаратора, выход которого подключен к первому входу таймера и второму входу аналогоцифрового преобразовател , вьрсод сброса которого подключен к одноимен ному входу блока вычитани  и второму входутаймера, выходы которого подключены к третьему и четвертому входам аналого-цифрового преобразовател , цифровые выходы которого подкл чены к информационным входам блока вычитани , управл ющий выход аналого цифрового преобразовател  подключен к пр мому входу компаратора. При этом таймер содержит два элемента И-НЕ, генератор тактовых импульсов , триггер, счетчик и инвертор, первый вход первого элемента Й-НЕ  вл етс  первым входом таймера, выход первого элемента И-НЕ подключен к первому входу триггера, выход которого .подключен к первому входу второго элемента И-НЕ, выход которого подключен к счетному вз«оду счетчика, выход которого  вл етс  одним выходом таймера и через инвертор подключен к второму входу первого элемента И-НЕ и второму входу триггера,выход генератора тактовых импульсов  вл етс  другим выходом таймера и подключен к второму входу второго элемента И-НЕ, вход сброса счетчика  вл етс  вторым входом таймера. Кроме того, блок вычитани  содержит триггер, элемент И, инвертор, регистр текущего состо ни , регистр предыдущего состо ни , два блока элементов ИСКЛЮЧАИМЦЕЕ ИЛИ, три блока элементов П, сумматор, шину опорного напр жени , элемент ИСКЛЮЧАЩЕЕ ИЛИ, управл юпщй вход первого блока элементов ИСКЛЮЧАЩЕЕ ИЛИ  вл етс  управл ющим входом блока вычитани  и через инвертор подключен к управл имцему входу второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информ§ционные входы регистра текущего состо ни   вл ютс  информационными входами блока вычитани , выходы регистра текущего состо ни  через второй блок элементов ИСКЛЮЧАЩЕЕ ИЛИ подключены к первой группе входов первого блока элементов И и к информационным входам регистра предьщущего состо ни , выходы которого через первьй блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первой группе входов второго блока элементов И, вторые группы входов первого и второго блоков элементов И  вл ютс  входом сброса блока вычитани  и подключены к первому входу элемента И и к входу триггера, выход которого подключен к управл ющему входу регистра текущего состо ний и к второму входу элемента И, выход которого подключен к управл ющему вхо- , ду регистра предыдущего состо ни , выходы первого и второго блоков элементов И подключены к входам сумматора , вход переноса которого подключен к пине опорного напр жени , а выходы - к входам третьего блока

элементов И, выходы первого и последнего разр дов сумматора подключены к входам элемента ИСКПЮЧАКНЦЕЕ ИЛИ, выходы третьего блока элементов И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  выходами блока вычитани .

На фиг, 1 представлена блок-схема преобразовател  угла поворота вала в код, на фиг. 2 - функциональна  схема таймера; на фиг, 3 - функциональна  схема блока вычитани ; на фиг. 4 и 5 - временные диаграммы, по сн ющие работу преобразовател .

Преобразователь содержит датчик 1 угла поворота вала в код, блок 2 компараторов, блок 3 элементов И, блок 4 аналоговых ключей, аналогоцифровой преобразователь 5, блок 6 вычитани , реверсивный счетчик 7, таймер 8, дешифраторы 9 и 10, компаратор 11, элемент И-НЕ 12, триггер 13, элемент И-НЕ 14, счетчик 15 генератор 16, инвертор 17, триггер 18 элемент И 19, инвертор 20, регистр 21 текущего состо ни , регист 22 предьдущего состо ни , блоки 23 и 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блоки 25 и 26 элементов И, сумматор 27, элемент ИСКЛЮЧАЩЕЕ ИЛИ 28, блок 29 элементов И. Питание обмотки статора сельсиндатчика 1 осуществл етс  бипол рными пр моугольными импульсами. При повороте вала сельсин-датчика 1 на угол d на обмотках статора сельсин-датчика формируютс  напр жени  с амплитудами импульсов, завис щими от угла,поворота вала. и KUpSin cL ; Ug KUnsinCol - 120°); Up ( 120°), где oL - угол поворота вала; Up - амплитуда импульсов питающего напр жени ; К - коэффициент передачи. Огибающие фазных напр жений сель син-датчика 1 приведены на фиг, 4. Поскольку напр жение на обмотках статора пропорционально .углу поворота только при , то с помощью блока 2 компараторов (фиг, 1) за полньй оборот вала выдел етс  12 секторов по 30° каждый. Границы сек торов определ ютс  точками a,b,c,d,e f,g,... (фиг. 4). Блок 2 компараторов через дешифраторы управл ет блоком аналоговых ключей и аналого-цифровым преобразователем.

Амплитуды импульсов обмотки статора преобразуютс  с помощью преобразовател  5 в двойный параллельный код. Дл  устранени  динамической погрешности при преобразовании амплитуды в код процесс преобразовани  необходимо начинать при установившейс  амплитуде импульсов напр жени  питани , т,е. при t У/ t(фиг. 5). С этой целью в устройство введен таймер -8 (фиг. 1), который запускаетс  в момент по влени  импульса на входе преобразовател  5 (t t), и по истечении фиксированного времени (t t - t t) no управл ющему каналу с преобразовател  5 поступает сигнал, разрешающий преобразование амплитуды в код и подачу на преобразователь 5 тактовых импульсов. По окончании преобразовани  на входы блока 6 вычитани  с преобразовател  5 поступают код и сигнал, информирующий об окончании процесса преобразовани , который также используетс  дл  сброса таймера 8 в исходное состо ние и записи кода с выходов преобразовател  5 в регистры блока 6 вычитани . Дл  преобразовани  пр мого кода вычитаемого в дополнительньй в,блок 6 поступает управл ющий сигнал с выхода дешифратора 10 через элемент И 3. Изменение кода реверсивного счетчика 7 производитс  единичными приращени ми, поступающими с блока 6 вычитани  и имеющими место при повороте вала сельсин-датчика 1 на угол, соответствующий одной дискрете, котора  определ етс  параметрами используемого сельсин-датчика 1, чувствительностью компараторов и уровнем питающего напр жени . Преобразователь работает следующим образом. В исходном состо нии вал сельсиндатчика 1 согласован таким образом, что напр жение на выходах обмоток статора сельсин-датчика 1 равно и KUf,sinO; Ug KUnSin(-120) ; Uc KUnSin(120°) . Код реверсивного счетчика 7 и блока 6 вычитани  равен нулю, Напр жение с обмоток статора сельсин-датчика 1 подаетс  на iiuBfipтирующие входы компараторов блока 2 На неинвертирующ е входы компараторов блока 2 поданы н чпр жени  питани  и и смещени  u, U, величина питол СП которых подбираетс  при настройке таким образом, что напр жение на вы ходе каждого компаратора равно нулю при ot 0. При повороте вала сельси датчика 1 на угол, соответствующий одному дискрету, на выходе соответствукщего компаратора блока 2 .установитс  логическа  1. Так как напр жение фаз статора сельсин-датчика 1 подаетс  на инвер тирующий вход компаратора, то совпадение по фазе напр жени  U и фазы статора происходит при углах пов рота соответствую1цей обмотки статор относительно обмотки ротора : 180, что приводит к по влению при этих углах напр жени  на выходах компараторов Ug,,..., Ugb/xs, соответствующего логической 1, а при углах 180 ot О -логического О . Дл  вьвделени  12 секторов за один оборот вала в блок 2 компара торов введены компараторы, которые устанавливают на выходах U U ,, т чi,7ti Ь вы (. фиг. 3) логическую 1 при углах обмотки статора относительно обмотки ротора сельсин-датчика 1 150±п-180%о 7/30±п-180, где п 0; 1| 2... (фиг. 4). Дешифратор 9 (фиг. 1) решает задачу формировани  управл ющего сигнала (логический О) на входе аналогового ключа 4 при углах поворота одной из обмоток статора относитель но обмотки ротора на углы благодар  чему напр жение данной фазы и ot через аналоговый ключ поступает на вход преобразовател  5. Дешифратор 10 формирует логический О на выходе Ъ , если амплитуда бипол рных импульсов начинает умень шатьс , тогда как угол поворота вал увеличиваетс  (фиг. 4). Преобразуемое напр жение с.выход блока 4 аналоговых ключей подаетс  на инвертирующий вход компаратора 1 который запускает таймер 8 и устанавливает уровень логической 1 на информационном входе аналогоцифрового преобразовател  5, осуществл етс  формирование сигнала, разрешающего преобразование амш1иту ды измер емого импульса в цифровой код По истечении определенного времени с момента по влени  импульса (t t ) где t задаетс  регистром 15 (). В исходном состо нии на вьсходе управлени  таймера 8 установлен потенциал логического О, запрещающий прохождение тактовых импульсов дл  преобразовани  сигнала с выхода компаратора 11 в код аналого-цифровым преобразователем 5 до тех пор, пока на выходе Управление таймера 8 не установитс  уровень логической 1. Далее в аналого-цифровом преобразователе 5 осуществл етс  процесс поразр дного уравновешивани , по окончании которого на выходе Сброс преобразовател  5 по вл етс  импульс сброса таймера 8 в исходное состо ние и записи результата преобразовани  в регистры вычитател  6. При по влении первого (после сброса таймера в исходное состо ние) тактового импульса преобразователь 5 устанавливаетс  в исходное состо ние - процесс преобразовани  амплитуды входного сигнала в код закончен. Врем  преобразовани  аналого-цифрового преобразовател  5 t п-Т,,где п - разр дность преобразовател  5; период тактовых импульсов. По окончании преобразовани  на выходе компаратора 11 вновь устанавливаетс  уровень логической 1 и повторно запускаетс  таймер 8. Врем  повторного запуска подбираетс  во второй половине измер емого импульса, тогда повторное преобразование акплитуды в код приходитс  на период .паузы t t2 (фиг. 5) и на выходе компаратора 11 установитс  логический О. В результате повторного преобразовани  на всех выходах АЦП 5 установ тс  нули. Процесс преобразовани  амцлитуды в код повтор етс  аналогично в каждый период питающего сельсин-датчик 1 напр жени . При этом изменение кода реверсивного счетчика 7 производитс  единичными приращени ми, поступающими с вычитающего устройства 6 и имею1:и-тми c;:тo при Изменении кода преобразов тел  5 (повороте вапа сельсина). Дл  получени  единичных приращений в вьп{итаю1цем устройстве 6 (фиг.З) имеетс  два регистра 21 и 22, в которые с выхода ЦДЛ 5 записыкаютс  коды текущего и предыдущего преобра-золлни , используютс  разны( участей (тги9 15ак цих напр жений. Если амплитуда выходного импульсного напр жени  нарастает с увеличением утла (з астка аЬ, cd, ef (фиг. 4), то дл  получени  единичных приращений в вычитаю щем устройстве необходимо вычесть из текущего значени  кода ot- предьдущее i)C,-.i, и наоборот, если с увеличением угла поворота вала амплитуда уменьшаетс  (участки bc,ef ), то необходимо выполнить операци1оЫ| -с.. Запись текущего кода с преобразовател  5 в регистр вычитающего устройства 6 осуществл етс  по переднему фронту импульса с выхода d преоб разовател  5, что иллюстрирует таблица состо ний за полный оборот вала сельсина. При повторном по влении импульса с выхода происходит перезапись из регистра кода текущего преобразовани  в регистр кода предьщущего преоб разовани . Дл  вьшолнени  операции вычитани  вычитаемое преобразуетс  в обратный код. Дл  зтой цели в вычи тающем устройстве 6 (фиг. 1 и 3) выходы обоих регистров 21 и 22 поразр дно пoдкJiючёны к первым входам блоков 23 и 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входы которых подан сигнал с выхода Ь- элемента И 3 (фиг. 1). При по влении логической 1. на этом выходе пр мой код с регистра 21 текущего состо ни  блоком 3. .10 3 преобразуетс  в обратный, при по влении логического О код на выходе блока 23 элементов ИСКПЮЧАЩЕЕ: ШШ остаетс  пр мым. На сумматор вычитающего устройства 6 коды текущего и прёдьздущего преобразований поступают поразр дно через блоки 25 и 26 элементов И только при по влении разрешающего сигнала с выхода преобразовател  5 (фиг. 1), что повышает помехозащищенность схемы. На выход переноса сумматора PC ( фиг. 3) подано напр-чжение , соответствующее уровню логической 1 дл  преобразовани  обратного кода вычитаемого в дополнительный , в результате на выходе сумматора результат будет представлен либо в пр мом коде 00...001, либо в дополнительном 11... 111. Блок 29 элементов И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 28 (фиг. 3) анализируют код на выходе сумматора вы- . читающего устройства 6, т.е. при пр мом коде в счетчик 7 заноситс  +1, при дополнительном -1. Таким образом, при вращении вала сельсиндатчика 1 в положительном направлении , на выходе счетчика 7 будет пр мой код, при вращении в противоположном направлении - дополнительньй . Технико-экономический эффект предлагаемого преобразовател  обусловлен его техническими преимуществами.

fe./

Claims (3)

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА. В КОД, содержащий сельсин-датчик угла поворота вала* вход которого подключен к выходу источника напряжения питания* блок компараторов, выходы которого подключены к входам первого деямфратора, аналого-цифровой преобразователь* информационные выходы которого сое- динены с информационными входами блока вычитания, выходы которого подключены к счетным входам реверсивного счетчика, блок аналоговых ключей, отличающийся тем, что, с целью повышения точности преобразователя, в него введены вто·* рой дешифратор, элемент И, таймер и компаратор, источник напряжения питания выполнен импульсным, выход источника напряжения питания подключен к первому входу блока компараторов, остальные входы которого подключены к выходам сельсин-датчика угла поворота вала, выходы первого дешифратора через элемент И подключены к управляющему входу блока вычитания, первые три выхода блока компараторов через второй дешифратор подключены к управляющим входам блока аналоговых ключей, информационные входы которого подключены к вы ,ходам сельсин-датчика угла поворота вала, а выход - к первому входу аналого-цифрового преобразователя и к инверсному входу компаратора, выход которого подключен к первому входу таймера и второму входу аналого-цифрового преобразователя, выход ёброса которого подключен к одноименному входу блока вычитания и второму входу таймера, выходы которого подключены к третьему и четвертому .входам аналого-цифрового преобразователя, цифровые выходы которого подключены к информационньм входам блока вычитания, управляющий выход 'аналого-цифрового преобразователя подключен к прямому входу компаратора.

2. Преобразователь по п.1, отличающийся тем, что, таймер содержит два элемента И-НЕ,генератор тактовых импульсов, триггер, счетчик и инвертор, первый вход первого элемента И-НЕ является.первым входом таймера, выход первого элемента И-НЕ подключен к первому входу триггера, выход которого подключен к первому входу второго элемента И-НЕ, выход которого подключен к счетному входу счетчика, выход которого является одним выходом таймера и через инвертор под ключей к второму входу первого элемента И-НЕ и второму входу тэигге-. . I ра, выход генератора тактовых импульсов является другим выходом таймера и >

подключен к второму входу второго эле1125643 мента И-НЕ, вход сброса счетчика является вторым входом таймера.

3. Преобразователь по п.1, отличающийся тем, что блок вычитания содержит триггер, элемент И, инвертор, регистр текущего состояния, регистр предыдущего состояния, два блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, три блока элементов И, сумматор, шину, опорного напряжения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ является управляющим входом блока вычитания и через инвертор подключен к управляющему входу второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы регистра текущего состояния являются информационными входами блока вычитания, выходы регистра текущего состояния через второй блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первой группе входов первого блока элементов И и к информационным входам регистра предыдущего состоя ния, выходы которого через первый блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первой группе входов второго блока элементов И, вторые группы входов первого и второго блоков элементов И являются входом сброса блока вычитания и подключены к первому входу элемента И. и к входу триггера, выход которого подключен к управляющему входу регистра текущего состояния и к второму входу элемента И, выход которого подключен к управляющему входу регистра предыдущего состояния, выходы первого и второго блоков элементов И подключены к входам сумматора, вход переноса которого подключен к шине опорного напряжения, а выходы - к входам третьего блока элементов И, выходы первого и последнего разрядов сумматора подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы третьего блока элементов И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются выходами блока вычитания.