JP2000213925A

JP2000213925A - 位置検出装置

Info

Publication number: JP2000213925A
Application number: JP11016975A
Authority: JP
Inventors: Takashi Katagiri; 崇片桐
Original assignee: Individual
Current assignee: Individual
Priority date: 1999-01-26
Filing date: 1999-01-26
Publication date: 2000-08-04

Abstract

(57)【要約】【課題】簡易・安価な構成により原点位置データを高
精度に得るとともに、アブソリュートエンコーダを兼用
させることを可能とする。【解決手段】内挿データから作成した高分解能インク
リメンタル信号（Ａｍ，Ｂｍ）に基づいて、原点位置デ
ータ（ＺＲ）のパルス幅内又はその近傍において、前記
内挿データが特定の値となることを条件として狭小なパ
ルス幅を有する微細原点位置データ（Ｚｍ）を高精度に
得る位置信号処理回路を設けたもの。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、物体の移動を検出
する検出器から位置信号を得るようにした位置検出装置
に関する。

【０００２】

【従来の技術】モータ等の各種装置に付設される位置検
出装置では、被検出体の移動量に応じて、例えばＭＲ素
子等の検出素子から９０度位相差を有する略正弦波状の
ａ相及びｂ相の各出力信号Ｖａ，Ｖｂを得るとともに、
物体の１移動範囲内につき１回立ち上がるｚ相の出力信
号Ｖｚを得ており、それらを入力とした波形整形回路に
よって矩形波Ａ，Ｂ，Ｚの各信号を形成することによ
り、上記移動体の移動位置データを検出している。

【０００３】従来より、このような位置検出装置におい
て、位置検出の分解能を向上させるための提案が種々な
されている。例えば、特許２７４１４３１号公報や、特
開昭６４−４９９１４号公報等に記載された各種装置で
は、上記ａ相及びｂ相の各出力をＡ／Ｄコンバータをそ
れぞれ通し、これにより得たＡ／Ｄ変換データに基づい
てＲＯＭテーブル内のアドレスを指定し内挿データを得
ている。そして、その内挿データに基づいて上記回転体
の１回転を例えば２０分割して高分解能な位置検出を行
うようにしている。また、多回転量を求める場合には、
上位カウンタ値に対して上述した内挿データを連結す
る。このようなＡ／Ｄコンバータ及びＲＯＭテーブルを
用いた各提案によれば、検出素子や各種アナログ回路等
を増大させることなく、簡易な構成で、検出分解能を高
めることができる。

【０００４】一方、原点位置を検出するｚ相の原点位置
データを高精度に得るようにした提案に関しては、ほと
んど見出すことはできないが、本願発明者が先に提案し
た特願平６−２１３１６９号明細書では、簡易な検出器
を用いることによってｚ相の原点信号Ｖｚを比較的大き
なパルス幅の原点位置データＺＲとして得ておき、その
比較的大きなパルス幅を有する原点位置データＺＲとと
もに、多相化したインクリメンタル信号と、ｍ倍にてい
倍したインクリメンタル信号とをＡＮＤ回路に用い、そ
れによって、狭小なパルス幅を有する微細な原点位置デ
ータＺｍを得るようにしている。このような装置によれ
ば、安価な構成で検出精度を向上させることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、この提
案装置においても、インクメンタル信号のてい倍率を上
げるために、ＭＲセンサや波形整形回路が複雑化する等
の理由から、製品がコスト高になるという傾向がなお存
在する。

【０００６】そこで本発明は、さらに簡易・安価な構成
で、原点位置データを高精度に得ることができるように
した位置検出装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明では、物体の移動を検出する検出
器から得る９０度位相の２相正弦波信号（Ｖａ，Ｖｂ）
を入力とし、上記２相正弦波信号（Ｖａ，Ｖｂ）の１周
期内を内挿して内挿データを得る内挿回路と、上記物体
の移動範囲内について少なくとも１回立ち上がるように
前記検出器から出力される原点信号（Ｖｚ）を入力と
し、比較的大きなパルス幅を有する原点位置データ（Ｚ
Ｒ）を得る原点パルス発生回路と、上記原点位置データ
（ＺＲ）のパルス幅内又はその近傍において、前記内挿
データが特定の値となることを条件として狭小なパルス
幅を有する微細原点位置データ（Ｚｍ）を得る位置信号
処理回路と、を備えている。

【０００８】また、請求項２記載の発明では、上記請求
項１記載の位置検出装置に加えて、原点位置データ（Ｚ
Ｒ）と内挿データの特定の値との論理積に基づいてより
微細原点位置データ（Ｚｍ）を作成する回路を有する。

【０００９】さらに、請求項３記載の発明では、上記請
求項１記載の位置検出装置に加えて、２相正弦波信号
（Ｖａ，Ｖｂ）に基づいて、当該２相正弦波信号（Ｖ
ａ，Ｖｂ）より周期が短い微細な２相インクリメンタル
信号（Ａｍ，Ｂｍ）を作成する回路と、上記２相インク
リメンタル信号（Ａｍ，Ｂｍ）の変化点の数をカウント
するカウンタと、求めるべき微細原点位置データ（Ｚ
ｍ）の変化点を内挿データから算出する演算回路と、前
記カウンタにおけるカウンタ値と、前記演算回路の算出
値とを比較して微細原点位置データ（Ｚｍ）を作成する
回路と、を備えている。

【００１０】このような各発明によれば、簡易・安価な
構成で、原点位置データが高精度に得られる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて動作とともに説明するが、以下の実施形態で
は、被検出体の移動体としてモータに連結された磁気ド
ラムを採用しており、その磁気ドラムの回転検出には、
当該磁気ドラムに近接して対向配置されたＭＲ素子を用
いることとする。このような位置検出装置の構成は周知
であるので、当該位置検出装置全体の配置関係に関する
説明は省略することとし、以下、ＭＲ素子以降の実施形
態を、動作とともに説明する。

【００１２】まず、図１に示されている第１の実施形態
においては、ＭＲ素子１から、略正弦波状の９０度位相
のａ相及びｂ相の位置信号Ｖａ，Ｖｂ（図２（ａ）参
照）と、１回転につき１回立ち上がるｚ相の原点信号Ｖ
ｚ（図２（ｅ）参照）とを得ているが、そのうちの略正
弦波状のａ相及びｂ相の各位置信号Ｖａ，Ｖｂは、一対
の増幅器２，３をそれぞれ通した後、Ａ／Ｄコンバータ
４，５により信号変換される。このときの上記各Ａ／Ｄ
コンバータ４，５としては高速対応のものが用いられて
おり、サンプリング周期タイマ６から発せられるサンプ
リングクロック信号（図２（ｇ）参照）に対して内挿デ
ータの抜けを生じることなく、当該各Ａ／Ｄコンバータ
４，５からのＡ／Ｄ変換データが、ＲＯＭ内に内蔵され
たルックアップテーブル７に送られる。

【００１３】そして、例えば特開平８−２０１１１０号
公報記載の装置と同様にして、上記ルックアップテーブ
ル７内のアドレスが前記Ａ／Ｄ変換データに基づいて指
定され、内挿データ作成部８において高分解能な内挿デ
ータ（図２（ｆ）参照）が一定周期毎に生成される。こ
の高分解能な内挿データのうちの下位２ビットのバイナ
リデータは、ＡｍＢｍ作成部９において、次の表１のよ
うに変換され、それによって、高分解能化されたＡ相，
Ｂ相の２相インクリメンタル信号Ａｍ，Ｂｍ（図２
（ｉ），（ｊ）参照）が得られるようになっている。

【表１】

【００１４】なお、図２（ｂ），（ｃ）に示された各信
号ＡＲ，ＢＲは、上記ａ相及びｂ相の各位置信号Ｖａ，
Ｖｂを、次に説明するｚ相の原点信号Ｖｚと同様にして
波形整形した場合における比較的幅広のパルス幅を有す
る仮想波形信号を表している。

【００１５】上述したｚ相の原点信号Ｖｚは、図１に示
された波形整形器１０によって所定の閾値（図２（ｅ）
参照）と比較され、これにより比較的大きなパルス幅を
有する原点位置データＺＲ（図２（ｄ）参照）が得られ
る。この原点位置データＺＲはフリップフロップ回路１
１に送られ、上述したサンプリング周期タイマ６からの
サンプリングクロック信号（図２（ｇ）参照）に同期し
た一定周期毎に、上記フリップフロップ回路１１内に記
憶される。

【００１６】また、上述したようにして一定周期毎に生
成された内挿データ（図２（ｆ）参照）は、最大値検出
回路１２及びゼロ値検出回路１３に入力され、当該内挿
データが最大値又はゼロとなったときに、上記各最大値
検出回路１２及びゼロ値検出回路１３の各出力がそれぞ
れアクティブ状態になされる。これら最大値検出回路１
２及びゼロ値検出回路１３からの両出力は、ＯＲ回路１
４により論理和が採られて、そのＯＲ回路１５からの出
力がＡＮＤ回路１５に印加される。

【００１７】さらに、上記ＡＮＤ回路１５には、上述し
たフリップフロップ１１からの一定周期毎の原点位置デ
ータＺＲが出力され、上記最大値検出回路１２及びゼロ
値検出回路１３の両出力との論理積が採られる。これに
よって、上記原点位置データＺＲ（図２（ｄ）参照）の
パルス幅内で、前記内挿データ（図２（ｆ）参照）が特
定の値（最大値又はゼロ）となったときに、狭小なパル
ス幅を有する微細化された原点位置データＺｍ（図２
（ｈ）参照）が、上記ＡＮＤ回路１５から得られる。

【００１８】このようにして得られた高分解能なＡ相，
Ｂ相の各位置信号Ａｍ，Ｂｍ（図２（ｉ），（ｊ）参
照）、及び微細化された原点位置データＺｍ（図２
（ｈ）参照）は、ＲＳ４２２ラインドライバ１６，１
７，１８から、必要な制御装置に送信される。

【００１９】次に、図３、図４及び図５に示された第２
の実施形態は、中速対応のＡ／Ｄコンバータを用いた場
合、或いはモータが高速回転を行う場合に関するもので
あって、サンプリング周期タイマ２６からのサンプリン
グクロック信号ｍ−１，ｍ，・・・（図４（ｆ）参照）
の周期は相対的に長く設定されており、上述した実施形
態におけるａ相及びｂ相の各位置信号Ｖａ，Ｖｂに関す
る幅広パルスの仮想波形信号ＡＲ，ＢＲの周期に対して
約半分程度に設定されている。そして、内挿データへの
サンプリングは、少なくとも内挿分割数の半分未満、す
なわち内挿データの最大値に１を加えた値の半分（（内
挿最大値＋１）／２）未満毎に行われる。

【００２０】まず、図３に示されているように、微細化
前の原点信号ＺＲ（図４（ｄ）参照）は、微細化前のＡ
Ｒ信号（図４（ｂ）参照）とともにＡＮＤ回路２１に入
力されて論理和がとられ、そのＡＮＤ回路２１からの出
力信号ＺＲ・ＡＲ（図４（ｇ）参照）がＺｈｏｌｄ回路
２２に入力されるとともに、当該Ｚｈｏｌｄ回路２２に
対して、上記サンプリング周期タイマ２６からのサンプ
リングクロック信号（図４（ｆ）参照）が入力される。
なお、本実施形態においては、位置信号Ｖａが、図示さ
れていない波形整形回路に入力され、パルス信号ＡＲが
出力されるようになっている。

【００２１】そして、特に図５に示されているように、
上記信号ＺＲ・ＡＲ（図５（ａ）参照）のハイ状態がサ
ンプリング周期の間にあった場合には（図中の状
態）、上記Ｚｈｏｌｄ回路２２からの出力（図５（ｃ）
参照）は、サンプリング周期の一周期分にわたってハイ
状態が延長される。また、上記信号ＺＲ・ＡＲ（図５
（ａ）参照）のハイ状態が１回サンプリングされた後に
は（図中参照）、上記Ｚｈｏｌｄ回路２２からの出力
（図５（ｃ）参照）が、サンプリング周期の二周期分に
わたってハイ状態が拡大延長され、それによってサンプ
リング抜けがないように構成されている。

【００２２】図３に戻って、上記Ｚｈｏｌｄ回路２２か
らの出力（図４（ｈ）参照）は、Ｚｍ作成用ＡｍＢｍ作
成クロックカウンタ２３に出力され、上記Ｚｈｏｌｄ回
路２２からの出力がローの場合にはカウンタがクリアさ
れ、Ｚｈｏｌｄ回路２２からの出力がハイの時からカウ
ンタイネーブルとなってＡｍＢｍ作成部２４からのクロ
ック信号（図４（ｉ）参照）のカウントが開始され、図
４（ｊ）のようにしてカウント動作が行われる。上記Ａ
ｍＢｍ作成部２４からのＡｍＢｍ作成クロックは、例え
ば特願平６−２１３１６９号明細書中に記載されたもの
と同様であって、特に同明細書中の図５（ｐ）のＡｍＢ
ｍ相発生回路入力に相当している。

【００２３】上記ＡｍＢｍ作成クロックは、ａ相及びｂ
相の各位置信号Ｖａ，Ｖｂに基づいて作成される。すな
わちまず、ａ相及びｂ相の各位置信号Ｖａ，Ｖｂに一定
周期毎に内挿データ作成部２５で作成された内挿データ
が、右シフト回路２７に送られる。一方、図示を省略し
たマイコン内のＥＥＰＲＯＭから送出される分解能情報
が書き込まれた分解能設定レジスタ２８からは、シフト
桁数設定信号が上記右シフト回路２７に入力され、その
桁数分だけ内挿データの右シフトが行われる。このと
き、１ビット分がシフトされると、１回転あたりのエン
コーダ出力のパルス数は１／２となる。

【００２４】このようにして右シフトされた内挿データ
は、上述したサンプリング周期タイマ２６からのサンプ
リングクロック信号（図４（ｆ）参照）に基づいた一定
の周期毎に、新データバッファ３０及び旧データバッフ
ァ３１に逐次移動して記憶され、図４（ｆ）中の符号ｍ
に対応するタイミングで上記新データバッファ３０から
内挿データＡＢＳ（ｍ）が出力されるとともに、同じく
図４（ｆ）の符号ｍに対応するタイミングで上記旧デー
タバッファ３１から内挿データＡＢＳ（ｍ−１）が出力
され、これら内挿データＡＢＳ（ｍ）及び内挿データＡ
ＢＳ（ｍ−１）が第１減算器３２に出力される。また、
上記ＡＢＳ（ｍ−１）は、第２減算器３３にも出力され
る。

【００２５】そして、上記第１減算器３３においては、
図４（ｅ）で示されているように、内挿データがオーバ
ーフローするので、内挿データの最大値に１を加えてＡ
ＢＳ（ｍ）とし、それからＡＢＳ（ｍ−１）を引くこと
によりΔＡＢＳ（ｍ）が算出される。このΔＡＢＳ
（ｍ）は、サンプリング周期毎に得られ、そのΔＡＢＳ
（ｍ）に基づいて、例えば特願平６−２１３１６９号明
細書に記載されているものと同様のＡ，Ｂ相再生方法を
用いることによって、上記ＡｍＢｍ作成部２４において
高分解能な２相インクリメンタル信号Ａｍ，Ｂｍの各信
号が生成される。また、このＡｍＢｍ作成部２４から
は、上述したようなＡｍＢｍ作成クロック信号（図４
（ｉ）参照）が、Ｚｍ作成用ＡｍＢｍ作成クロックカウ
ンタ２３に出力され、図４（ｊ）のようにカウント動作
が行われる。

【００２６】一方、上記内挿データの最大値（図４
（ｅ）参照）は、右シフト回路３４に送出され、そこ
で、エンコーダ分解能に応じた右シフトが行われて第２
減算器３３に入力される。上記第２減算器３３には、前
記旧データバッファ３１からの内挿データＡＢＳ（ｍ−
１）が入力され、上記内挿データがＡＢＳ（ｍ−１）分
だけ減じられることによりＺＭＲＩＳＥ（ｍ）（図４
（ｅ）参照）が算出される。この差分としてのＺＭＲＩ
ＳＥ（ｍ）は、サンプリングのタイミング（ｍ−１）で
の内挿データ値から内挿データの最大値までの値である
から、これによって、サンプリングタイミング（ｍ−
１）から微細原点データＺｍが立ち上がるべき位置が判
明する。

【００２７】さらに、本実施形態では、微細原点データ
Ｚｍ信号のパルス幅が内挿データに換算したときに２つ
分あることから、上述したようにして得られたＺＭＲＩ
ＳＥ（ｍ）は加算器３５に入力されて２が付加され、そ
れによって、上記Ｚｍ信号の立ち下がり位置が得られ
る。なお、Ｚｍ信号のパルス幅が内挿データに換算した
とき４つ分ある場合には、減算器３３で（最大値−１）
から引いて得られたＺＭＲＩＳＥ（ｍ）が加算器３５に
入力され４が付加される。

【００２８】そして、上述したＺｍ作成用ＡｍＢｍ作成
クロックカウンタ２３からのカウンタ値、及び上記ＺＭ
ＲＩＳＥ（ｍ）の値は、セット用比較器３６に出力され
て比較され、両値が一致していれば出力がハイとなっ
て、次段のＲＳフリップフロップ３７でＺｍが立ち上げ
られる。同様にして、Ｚｍの立ち下がり位置を表す加算
器３５からの（ＺＭＲＩＳＥ（ｍ）＋２）の値が、リセ
ット用比較器３８でカウンタ値と比較され、両値が一致
していれば出力がハイとなって、次段のＲＳフリップフ
ロップ３７がリセットされる。このようにして微細化さ
れたＺｍ信号が得られる。

【００２９】一方、図６、図７、図８及び図９に示され
ている第３の実施形態は、さらに低速なＡ／Ｄコンバー
タを使用した場合、或いはモータの回転速度がさらに上
げられて、ＭＲ素子１からのａ相及びｂ相の各出力Ｖ
ａ，Ｖｂの周波数が相対的に高くなった場合に関するも
のであって、入力信号の条件としては、１回転中における信号ＡＲ，ＢＲのパルス数が１０２
４や２０４８等の２^ｎ（ｎは自然数）となっているこ
と、サンプリング周期がＡＲ信号の複数周期にまたがる場
合があること、内挿分割値が２^ｌ（ｌは自然数）、すなわち内挿デー
タの最大値が全桁１でとなる値であること、がある。

【００３０】上述した第２の実施形態に対応する各部を
同一の符号で表した図６において、相違点を説明する
と、まず、図示を省略した波形整形器からの出力信号Ａ
Ｒ，ＢＲは、上位カウンタ４１に印加されており、そこ
で信号ＢＲについてのカウント値が得られる。その上位
カウンタ４１には、バックアップ用電池４２が付設され
ており、図９に示されているように、５Ｖの通常電源が
ＯＦＦ状態となっていてもそのときのカウンタ値が保持
される構成になされている。

【００３１】図６に戻って、上記上位カウンタ４１に
は、カウンタ値を初期化するための上位カウンタ初期化
回路４３が付設されている。この上位カウンタ初期化回
路４３には、ＺＲ，ＢＲの各信号（図７（ｂ），（ｃ）
参照）が入力されており、上記通常電源がＯＮ状態とな
っている場合に、最初の１回目にＺＲ信号がハイとなっ
たときのＢＲ信号の立ち上がりでカウンタ値がすべて０
になされ、或いは逆回転の場合には、ＢＲ信号の立ち下
がりでカウンタ値がすべて１になされるように初期化が
行われる。

【００３２】一方、ａ相及びｂ相の各位置信号Ｖａ，Ｖ
ｂに基づいて、内挿データ作成部２５において位置信号
Ｖｂの１周期内の位置を表す内挿データ（図７（ｅ）参
照）が作成されるとともに、上記上位カウンタ４１にお
いて位置信号Ｖｂの周期の数を表す上位カウンタ値が得
られる。これらの内挿データ及びカウンタ値は、位置デ
ータ連結回路４５に入力され、そこで、上位カウンタ値
を上位桁とし、内挿データを下位桁とするようにして連
結が行われることによって、微細な位置データ（図７
（ｆ）参照）が得られる。

【００３３】このとき、サンプリング周期の間隔内に位
置信号Ｖｂの１周期分は入るが２周期分は入らない場合
には、内挿データのオーバーフローが２回発生する可能
性があることから、上記連結データのうちの内挿データ
のビット数に対して、その上位に２ビットあれば十分で
ある。

【００３４】また、連結データの立ち下がりの位置で
は、上位カウンタ４１がすべて０となるように初期化さ
れているとともに、内挿データも０となるように分割さ
れており、これにより連結データはすべて０となる。一
方、ＢＲ信号が立ち下がる直前における上位データはす
べて１であり、内挿データは、２^ｌ分割（ｌは自然数）
されているので最大値である全桁が１の値となってい
る。従って、そのときの連結データはすべて１となる。
加えて、１回転あたりの信号ＡＲ，ＢＲのパルス数は２
^ｎ（ｎは自然数）であるので、もう１回転してもこの位
置での連結データはすべて１となる。

【００３５】つまり、連結により生成された連結データ
（図７（ｆ）参照）は、内挿データ（図７（ｅ）参照）
と桁数が異なるだけで、ＢＲ信号の立ち下がり前後です
べて１からすべて０に変化する動作に関しては上述した
第２実施形態と同様になる。従って、微細原点データＺ
ｍの作成動作も、上述した第２実施形態と同様である。
この関係が、例えば図８に示されている。なお、新旧デ
ータバッファ３０，３１からの出力信号ＡＢＳ（ｍ）及
びＡＢＳ（ｍ−１）のデータ幅、すなわちビット幅が、
図８中のビット幅Ｄであれば前述した第２の実施形態の
場合となり、ビット幅が（Ｄ＋１）以上であれば第３の
実施形態の場合となる。

【００３６】またこのとき、上位カウンタ４１及びその
入力信号生成部、すなわちＭＲ素子、波形整形器がバッ
プアップされていれば、図８のように多回転部を含む十
分なカウンタ桁数を備えることによって、上位カウンタ
４１に、多回転アブソリュート情報を記憶させることが
できる。従って、通常電源のＯＮ時に、内挿データを作
成し、右シフト後の値をパラレル・シリアル変換器にて
シリアル信号として送出させるように構成すれば、上述
した微細Ｚｍ信号の生成装置をアブソリュートエンコー
ダとしても兼用させることが可能となる。

【００３７】さらに、図１０及び図１１にかかる第４の
実施形態は、基本的には上述した第３の実施形態と同様
であるが、１回転あたりの信号ＡＲ，ＢＲのパルス数が
２^ｎ（ｎは自然数）の場合のみならず、そうでない場合
にも適用可能となっている。

【００３８】すなわち、ＡＮＤ回路２１からの出力信号
ＡＲ・ＺＲを受けるＡＲ・ＺＲ立上りホールド部５１に
は、上位カウンタ４１からのカウンタ値が常時入力され
ており、図１１のようにＡＮＤ回路２１からのＡＲ・Ｚ
Ｒ出力信号の立ち上がりで、上位カウンタ値が図１１
（ｅ），（ｆ）のようにしてホールドされ、そのホール
ド値が、図１１（ｈ）のようにＺＲＰＯＳ（ｌ）になさ
れる。なお、このときの「ｌ」は、サンプリング（図１
１（ｇ）参照）のｍとは異なるタイミングを表すものと
して使用されている。このとき、上位カウンタ４１は、
ＢＲ信号の変化点をカウントする２てい倍カウンタであ
るため、信号ＡＲの変化点に同期したＡＲ・ＢＲ信号の
ホールドタイミングで不正確な値を取り込む心配はな
い。

【００３９】上記ＡＲ・ＺＲ立上りホールド部５１から
の出力ＺＲＰＯＳ（ｌ）は、Ｚｍ立上計算部５２に発せ
られ、そこで、分解能設定レジスタ２８からの内挿分割
数及び旧データバッファ３１からのＡＢＳ（ｍ−１）信
号に基づいて、Ｚｍ信号の立ち上がり位置が以下のよう
にして演算される。

【００４０】まず、図１１（ｆ）のように、ＺＲＰＯＳ
（ｌ）から、ＡＢＳ（ｍ−１）の上位カウンタ４１に相
当する上位桁が引かれることによって、ＺＭＲＩＳＥＨ
（ｍ）が得られる。そして、図１１（ｆ）の１ステップ
が内挿分割値の半分の重みを有することから、Ｚｍ信号
の立ち上り位置は、（ｍ−１）のサンプリング位置から
概ね、（ＺＭＲＩＳＥＨ（ｍ）×分割数）／２の近辺にあることとなる。

【００４１】内挿データの分解能でより正確に求める
と、図１１（ｆ）の波形の下に示されているように、（ＺＭＲＩＳＥＨ（ｍ）＋２）×分割数／２−１＋オフ
セットとなるが、使用可能なデータを用いて書き直すと、（ＺＲＰＯＳ（ｌ）−ＡＢＳ（ｍ−１）の上位＋２）×
分割数／２−１＋ＡＢＳ（ｍ−１）の下位となり、これによってＺｍ信号の立ち上り位置を、内挿
データの分解能で求めたＺＭＲＩＳＥ（ｍ）が得られ
る。そして、そのＺＭＲＩＳＥ（ｍ）が用いられること
によって、上述した実施形態と同様な微細原点位置デー
タＺｍ信号が出力される。

【００４２】以上、本発明者によってなされた発明の実
施形態を具体的に説明したが、本発明は上記実施形態に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変形可能であるというのはいうまでもない。

【００４３】例えば、ＺＲ信号のある位置と内挿データ
の特定の値でＺｍ信号を発生させる場合において、上述
した第１実施形態では、内挿データの特定の値を最大値
か０としているが、その内挿データの特定の値は、以下
のような他の値であってもよい。最大値のみを採用し、内挿データの１区間のみのＺｍ
をハイとする。最大値、最大値−１、或いは０か１を採用して、内挿
データの４区間分のＺｍをハイとする。内挿データの中央値（最大値＋１）／２、（最大値＋
１）／２−１を採用する。この場合の波形が図１２に示
されている。ＡＲ信号をＡＮＤ回路に入力させることにより得る、
ＺＲ・ＡＲ・（最大値又は０）信号を採用する。

【００４４】また、本発明におけるＺＲ信号は、ＢＲ信
号のハイに同期させるように構成することも可能であ
る。さらに本発明は、ロータリエンコーダのみならず、
リニアエンコーダにも適用可能である。さらにまた、内
挿データの作成方法としては、多種多様な方法を採用す
ることができる。

【００４５】一方、上述した各実施形態では、内挿デー
タ及び上位カウンタがアップダカウントされる場合であ
るが、ダウンカウントの場合、すなわち検出対象物体が
逆方向に移動した場合であっても同様にして適用するこ
とができる。

【００４６】さらに、図１３のように、位置検出器６０
からアナログ信号Ｖａ，Ｖｂ，Ｖｚを出力させて、それ
をケーブル経由により所定の制御装置６１に入力させ、
当該制御装置６１の中でＺｍ信号を同様にして作成する
ようにすることも可能である。

【００４７】さらにまた、図１４のようにして、位置検
出装置７０から中間データをケーブル伝送するようにし
てもよい。すなわち、Ａｍ，Ｂｍ，Ｚｍを作成するため
に必要な中間データ、すなわちＺＲ有りの信号、ΔＡＢ
Ｓ（ｍ）、ＺＭＲＩＳＥ（ｍ）を位置検出装置７０内で
作成して、受信側の制御装置７１に伝送し、その制御装
置７１の内部で、Ａｍ，Ｂｍ，Ｚｍを作成してもよい。
図１３，図１４にシメされているように、制御装置側に
Ａｍ，Ｂｍ，Ｚｍ作成回路がある場合は、それらを利用
する後段の回路を含めて、一つのＩＣで構成してもよ
い。

【００４８】また、上述した各実施形態では、Ａｍ，Ｂ
ｍ作成クロック毎にＡｍ又はＢｍ毎にＡｍ又はＢｍのい
ずれかが変化しているが（図７（ｉ）参照）、図１５に
示されているように、Ａｍ，Ｂｍ作成クロック毎にＡ
ｍ，Ｂｍを変化させることなく、間引きしてＡｍ，Ｂｍ
作成クロックの２パルスの１回毎にＡｍ，Ｂｍを変化さ
せるようにしてもよい。この場合には、Ａｍ，Ｂｍの変
化点の２倍の分解能のクロックでカウントさせることが
可能である。

【００４９】また、上述した各実施形態では、原点位置
データＺＲのパルス幅内で微細位置データＺｍを作成し
ているが、その原点位置データＺＲがローであるハイの
近傍に微細位置データＺｍを作成してもよい。例えば、
ある片方の移動方向時の原点位置データＺＲが立ち下が
った次の信号ＢＲの立ち下がりの位置がハイとなる微細
位置データＺｍを作成することも可能である。

【００５０】

【発明の効果】以上述べたように本発明によれば、内挿
データから作成した高分解能インクリメンタル信号に基
づいて、簡易・安価な構成により原点位置データを高精
度に得ることができるとともに、上位カウンタをバック
アップすることによってアブソリュートエンコーダを兼
用させることができる。

【図面の簡単な説明】

【図１】本発明にかかる高速サンプリング可能な位置検
出装置の実施形態における構成を表したブロック線図で
ある。

【図２】図１にかかる位置検出装置による信号作成手順
を表したタイミングチャート図である。

【図３】本発明にかかる中速サンプリングを行う位置検
出装置の実施形態における構成を表したブロック線図で
ある。

【図４】図３にかかる位置検出装置による信号作成手順
を表したタイミングチャート図である。

【図５】図３にかかる位置検出装置による信号ホールド
の手順を表したタイミングチャート図である。

【図６】本発明にかかる低速サンプリングを行う位置検
出装置の実施形態における構成を表したブロック線図で
ある。

【図７】図６にかかる位置検出装置による信号作成手順
を表したタイミングチャート図である。

【図８】図６にかかる位置検出装置による連結データの
例を表した模式図である。

【図９】図６にかかる位置検出装置におけるバックアッ
プ状態を表したタイミングチャート図である。

【図１０】本発明にかかる低速サンプリングを行う位置
検出装置の他の実施形態における構成を表したブロック
線図である。

【図１１】図１０にかかる位置検出装置による信号作成
手順を表したタイミングチャート図である。

【図１２】内挿データの中央値等に基づいてＺｍ信号を
作成する他の実施形態を表したチャート図である。

【図１３】位置検出器にケーブル接続された制御装置内
でＺｍ信号を作成する他の実施形態を表したブロック線
図である。

【図１４】位置検出器にケーブル接続された制御装置内
でＺｍ信号を作成する更に他の実施形態を表したブロッ
ク線図である。

【図１５】Ａｍ，Ｂｍ作成クロックの他の実施形態を表
したタイミングチャート図である。

【符号の説明】

１ＭＲ素子２，３増幅器４，５Ａ／Ｄコンバータ６サンプリング周期タイマ７ルックアップテーブル８内挿データ作成部９ＡｍＢｍ作成部１０波形整形器１１フリップフロップ回路１２最大値検出回路１３ゼロ値検出回路１５ＡＮＤ回路１６，１７，１８ＲＳ４２２ラインドライバ２６サンプリング周期タイマ２１ＡＮＤ回路２２Ｚｈｏｌｄ回路２３Ｚｍ作成用ＡｍＢｍ作成クロックカウンタ２４ＡｍＢｍ作成部２５内挿データ作成部３０新データバッファ３１旧データバッファ３２第１減算器３３第２減算器３４右シフト回路３５加算器３６セット用比較器３７ＲＳフリップフロップ３８リセット用比較器４１上位カウンタ４２バックアップ用電池４３上位カウンタ初期化回路４５位置データ連結回路５１ＡＲ・ＺＲ立上り位置ホールド部５２Ｚｍ立上り計算部

Claims

【特許請求の範囲】

【請求項１】物体の移動を検出する検出器から得る９
０度位相の２相正弦波信号（Ｖａ，Ｖｂ）を入力とし、
上記２相正弦波信号（Ｖａ，Ｖｂ）の１周期内を内挿し
て内挿データを得る内挿回路と、上記物体の移動範囲内において少なくとも１回立ち上が
るように前記検出器から出力される原点信号（Ｖｚ）を
入力とし、比較的大きなパルス幅を有する原点位置デー
タ（ＺＲ）を得る原点パルス発生回路と、上記原点位置データ（ＺＲ）のパルス幅内又はその近傍
において、前記内挿データが特定の値となることを条件
として狭小なパルス幅を有する微細原点位置データ（Ｚ
ｍ）を得る位置信号処理回路と、を備えたことを特徴と
する位置検出装置。
【請求項２】請求項１記載の原点位置データ（ＺＲ）
と内挿データの特定の値との論理積に基づいて、微細原
点位置データ（Ｚｍ）を作成する回路を有することを特
徴とする位置検出装置。
【請求項３】請求項１記載の２相正弦波信号（Ｖａ，
Ｖｂ）に基づいて、当該２相正弦波信号（Ｖａ，Ｖｂ）
より周期が短い微細な２相インクリメンタル信号（Ａ
ｍ，Ｂｍ）を作成する回路と、上記２相インクリメンタル信号（Ａｍ，Ｂｍ）の変化点
の数をカウントするカウンタと、求めるべき微細原点位置データ（Ｚｍ）の変化点を内挿
データから算出する演算回路と、前記カウンタにおけるカウンタ値と、前記演算回路の算
出値とを比較して微細原点位置データ（Ｚｍ）を作成す
る回路と、を備えたことを特徴とする位置検出装置。