JPS62257065A

JPS62257065A - エンコ−ダ

Info

Publication number: JPS62257065A
Application number: JP61101809A
Authority: JP
Inventors: Kenzaburo Iijima; 健三郎飯島; Yoshinori Hayashi; 好典林
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-05-01
Filing date: 1986-05-01
Publication date: 1987-11-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、変位や運動速度を検出する際に用いて好適
なエンコーダに関する。

「従来の技術」ロークリエンコーダ等の変位／運動連間検出用のエンコ
ーダにおいては、９０°位相の異なる２相のパルス信号
（Ａ、［３１’１ｌｌ）を出力するとともに、基準位置
（原点）を示すパルス信号（Ａ相）を出力するようにし
ている。この場合のエンコーダの分解能は、Ａ相（ある
いはＢｌ）の１／４周期である。

これは、例えばＡ相およびＢ相パルスのいづれか一方か
変化した時に１パルスを発生する回路を構成し、実質的
な逓倍を行うことにより達成される。

一方、高分解能タイプのエンコーダは、原信号であるＡ
、Ｂ相パルスを数倍に迎合したパルスを出力するように
なっており、これにより、上述の一般型よりも高い分解
能得ている。

ところで、上述した各エンコーダを用いてモータの回転
速度を検出する場合について考えてみると、高速型のも
のにあっては、モータの低速時においてら高分解能の速
度信号を出力することができるが、モータの高速時にお
ける出力パルス周波数が数ＭＨｚのオーダとなるため、
後段の処理回路に高速性が要求されて製造の困難性やコ
ストの上昇という問題が生じ、また、高調波妨害（ＥＭ
Ｉ）が発生するという欠点があった。一方、一般型のエ
ンコーダにあっては、モータの高速時におけろ出力パル
ス周波数が２００Ｈｚ程度であるから、処理回路の高速
性やＥＭＩ等の問題は生じないが、モータの低速時にお
ける分解能が低く、制御の高精度化が望めないという欠
点があった。

この発明は、上述した事情に鑑みてなされたもので、モ
ータ等の検出対象の速度が高い場合でも出力パルスの周
波数が高くならず、処理回路の高速性が要求されないと
ともに、Ｅ　Ｍ　Ｉ等の発生を防止でき、かっ、検出対
象の速度が低い場合における分解能を高くすることがで
きるエンコーダを提供することを目的としている。

「問題点を解決するための手段」この発明は、問題点を解決するために、移動体の移動速
度に対応する周波数を有する原信号を発生する原信号発
生手段と、前記原信号のｎ倍もしくは２ｎ倍の周波数を
有する分割信号を発生する分割信号発生手段と、前記原
信号もしくは前記分割信号から移動体の移動速度を検出
し、この移動速度が基準速度を超えていれば前記原信号
を選択し、前記移動速度が基準速度以内であれば前記分
割信号を選択して出力する信号切換回路とを具備してい
る。

「作用　」を多動体の速度が低い場合には、分割信号が出力されて
高分解能か保証され、また、移動体の速度が高い場合に
は原信号が出力されて、後段回路の高速化か不要となる
とともに、Ｅ　Ｍ　Ｉが防止される。

「実施例」以下、図面を参照してこの発明の実施例について説明す
る。

第１図は、この発明の一実施例の構成を示すブロック図
である。この図において、■はセンサ部であり、検出対
象であるモータの軸とと乙に回転する円板と、この円板
に付されている光学パターンもしくは磁気パターンを検
出する光センサもしくは磁気センサとから成っている。

このセンサ部ｌからは、モータの回転速度に対応するＡ
ＭＩ、Ｂ相パルス（原信号）およびモータ回転軸が所定
の位置（基準位置）に達したことを示すＡ相パルスか各
々出力され、各パルスは各々波形整形回路２によって波
形整形された後に同期回路３に供給される。

第２図（イ）、（ロ）は、各々波形整形後のＡ相および
Ｂ相パルスの波形例であり、図示のように各パルスの位
相は１７４周期ずれている。この図ではＡ相の位相が進
んでいるが、モータ回転方向が反転するとＢ相パルスが
進む上うになっている。

次に、４はＡ相およびＢ相パルスを逓倍する逓倍回路で
あり、各パルスを波形成形するとともに、倍手段により
ＡおよびＢ…をｎ逓倍しくｎは整数）、パルスＡｄ、Ｂ
ｄとして出力する。第２図（ハ）、（ニ）は、各々逓倍
回路４の出力信号であるパルスＡｄ。

Ｂｄを示しており、この図に示すように、パルスＡｄ、
Ｉ３ｄは、その周期がＡ相、Ｂ相パルスの１／ｎであり
、またその位相が互いに１／４周期ずれている。パルス
Ａｄ、Ｂｄは、各々方向判別回路５を介して前述した同
期回路３に供給されるようになっている。方向判別回路
５は、パルスＡｄ、Ｂｄの位相関係からモータの回転方
向を検出する回路であり、回転方向を示す信号Ｓｃ（“
ｌ”／“０“）を出力する。

６は切換周波数設定回路であり、Ｂ相パルス（Ａ相パル
スでもよい）が“１”レベルとなっている期間において
は、システムクロックＣＫをカウントし、このカウント
結果とマニュアルスイッチＳ１〜Ｓ４によって設定され
ている梧準値とを比較する。また、Ｂ相パルスが“０“
レベルとなっている期間においては、カウント内容をク
リアするととた場合に信号Ｓｄを出力する。すなわち、
第３図に示す期間Ｔａ、Ｔａ・・・・・・においては、
ンステムク。ツクＣＫをカウントし、期間Ｔｂ、Ｔｂ・
旧・・においては、カウント内容をクリアするとともに
、比較結果である信号Ｓｄを出力する。

同期回路３は、信号Ｓｄｈ＜供給されているときは、波
形整形後のＡ、Ｂ相パルスを各々パルスＰＡ、ＰＢとし
て出力し、また、信号Ｓｄが供給されていないときはパ
ルスＡｄ、Ｂｄを各々パルスＰＡ。

ＰＢとして出力する。また、同期回路３は、信号Ｓｄの
有無に拘イつらず、波形整形後のＺ相パルスをパルスＰ
Ｚとして出力する。すなわち、同期回路３は、出力Ｓｄ
によってＡ、Ｂ相パルスとパルスＡｄ、Ｂｄとを切り換
えて出力する。この場合、同期回路３は、入力端に供給
される信号をシステムクロックＣＫによってラッチして
から出力するようにしており、これにより、上記パルス
の切換時における出力側の同期が取られるようになって
いる。

上述した構成によれば、モータが低速回転をしていると
きは、切換周波数設定回路６が信号Ｓｄを出力しないか
ら、同期回路３は逓倍されているパルスＡ　（１、Ｉ３
　ｄをパルスＰＡ、ＰＴ３として出力し、この結果、パ
ルスＰＡ、ＰＢに基づいて高分解能の速度検出を行うこ
とができろ。また、利用者側は、信号Ｓｄが出力されて
いない二とから、現時点においては、逓倍されたパルス
が出力されていることを知ることかでき、さらに、信号
Ｓｃの値によってモータの回転方向を知ることができる
。

一方、モータが高速で回転し、この回転数がマニュアル
スイッチ８１〜Ｓ４で設定された速度を超えろと、切換
周波数設定回路６から信号Ｓｄが出力され、パルスＰＡ
、ＰＢとしては、Ａ、Ｂｌ’ｌｌパルスが出力される。

この高速時においては、Ａ、Ｂ相パルスでら十分な分解
能を得ることができるととらに、逓倍されたパルスＡｄ
、Ｂｄに比べて周波数が低いので、ＥＭ［障害がなく、
また、後段回路に高速性が要求されろことがない。

なお、上記実施例におけるマニュアルスイッチＳ、−Ｓ
４に代えて、外部から基準値データを書き込むように構
成してもよい。

次に、第４図は、この発明の他の実施例の構成を示すブ
ロック図である。図において信号ＳＡ。

ＳＢは、検出対象であるモータの回転に対応するｓｉｎ
θおよびｃｏｓθの信号であり、各々第１図に示すＡｆ
’［］、Ｉ３［パルスに対応する信号である。この信号
ＳＡ、ＳＢは、磁気的もしくは光学的手段により所定周
期の正弦信号が多周期に渡って付されているスケールを
、相対的に！／４周期ずらされた２個のセンサ（磁気も
しくは光センサ）で読み取ることによって得られる信号
である。

ＩＯは速度検出回路であり、以下に述べる各処理を行う
。■信号ＳＡ、ＳＢを波形整形して前述したＡ相、Ｂ相
パルスのような矩形波を形成し、この信号からモータの
回転方向を検出して方向判別信号Ｓｄを出力する。■上
述した矩形波のいづれか一方（もしくは双方）を速度信
号Ｓｖとして出力する。■ＰＬＬ回路を用いて信号ＳＡ
、ＳＢからθを検出し、この検出したθを多数ビットの
デ次に、１１はビット切換回路であり、モータ回転が低
速から高速に向かうに従って、デジタル信号ＤＯの最下
位ビットから順次高位側のビットに切り換えて出力する
回路である。すなわち、出力信号Ｄｎは、Ｄ　Ｏｍｉｎ
からＤθｍａｘ（原信号）までの間のいづれか１ビツト
の信号である。また、ビット切換回路１１は、現時点に
おいて選択しているビット番号を示す信号Ｓ　（ｎ）を
出力する。ビット切換回路ＩＩのモータ回転速塵検出動
作は、例えば、デジタル信号Ｄθの最下位ビットＤ　ｅ
　ｗｉｎから出力される信号の周波数を判定することに
より行なわれる。

上述した構成によれば、モータ回転速度が低い場合は、
ビット切換回路１１からデジタル信号Ｄθの下位側ビッ
トが出力されて分解能が高くなり、また、モータ回転速
度が高い場合は、ビット切換回路１１からデジタル信号
Ｄθの上位ビット側が出力されて出力周波数が押さえら
れる。すなわち、前述した第１図に示す実施例と同様の
効果が得ら「発明の効果」以上説明したように、この発明によれば、移動体の移動
速度に対応する周波数を有する原信号を発生する原信号
発生手段と、前記原信号のｎ倍もしくは２ｎ倍の周波数
を有する分割信号を発生する分割信号発生手段と、前記
原信号もしくは前記分割信号から移動体の移動速度を検
出し、この移動速度が基準速度を超えていれば前記原信
号を選択し、前記移動速度が基準速度以内であれば前記
分割信号を選択して出力する信号切換回路とを具備した
ので、モータ等の検出対象（移動体）の速度が高い場合
でも出力パルスの周波数が高くならず、これにより、後
段の処理回路の高速性か要求されないとともに、ＥＭＩ
等の発生を防止でき、また、検出対象の速度が低い場合
においては分割信号が出力されるから高分解能を得るこ
とかできる。

【図面の簡単な説明】

第１図はこの発明の一実施例構成を示すブロック図、第
２図および第３図は同実施例の回路各部の波形を示す波
形図、第４図はこの発明の他の実施例の構成を示すブロ
ック図である。ｌ・・・・・センサ部（原信号発生手段）、３・・・・
・・同期回路（信号切換回路）、４・・・・・・逓倍回
路（分割信号発生手段）、６・・・・・・切換周波数設
定回路（信号切換回路）、Ｉ！・・・・・ピｙト切換回
路（信号切換回路）、ｓ、−Ｓ、・・・・・・マニニア
ルスイッチ（信号切換回路）。出願人　日本楽器製？ｉ株式会社Ｃ二ｌ　　Ｂｄ−４／ＷＡ−−一第２図（＄、記的の；駐図）第　　４　図　　（イイー　−４畦ミオ屯イ９１１　）
手続♀＋１１ｊ−］”楚：　（自発）ｈＪＩ庁艮自゛　　　　　１股１、事イ・１の表示　　　　　　　　　　　　　　　　
　　　−１■１相６１イ［特許願第１０１８０９Ｑ２、
発明の名称エンコ・−ダ３、補正をすると事倚どの関係　　　特許出願人（４０７）日本楽器製造株式公判４、代］！！！人第３０１１行目のｒ２００ｔ−ｌｚｊをｒ２００Ｋｌ−
１ｚ　Ｊと補正づる。

Claims

【特許請求の範囲】

（１）移動体の移動速度に対応する周波数を有する原信
号を発生する原信号発生手段と、前記原信号のｎ倍もし
くは２＾ｎ倍（ｎは整数）の周波数を有する分割信号を
発生する分割信号発生手段と、前記原信号もしくは前記
分割信号から移動体の移動速度を検出し、この移動速度
が基準速度を超えていれば前記原信号を選択し、前記移
動速度が基準速度以内であれば前記分割信号を選択して
出力する信号切換回路とを具備することを特徴とするエ
ンコーダ。
（２）前記信号切換回路は、前記基準速度を任意に設定
し得る基準速度設定手段を有することを特徴とする特許
請求の範囲第１項記載のエンコーダ。
（３）前記信号切換回路は、外部から供給される信号に
よって前記基準速度が設定されることを特徴とする特許
請求の範囲第１項記載のエンコーダ。