JPH06118090A - 速度検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 速度変動ムラがあっても、正確な平均速度を
計測することができるようにした。 【構成】 ＩＭの回転子軸に取り付けられたインクリメ
ンタルエンコーダからなる回転角度検出器１１から９０
゜位相差を有するＡ，Ｂ相の出力信号を得る。この出力
を計測部１２で計測して出力に角度及び時刻データを得
る。両データは第１ラッチ群１３に入力される。このラ
ッチ群１３は常に最新のデータが更新されるように構成
されてそのデータは速度演算周期毎に第２ラッチ群１４
に転送される。第２ラッチ群１４に転送されたデータは
速度検出周期毎に速度演算部１５で演算され、出力に速
度が検出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はモータの回転制御等に
応用されるインクリメンタルエンコーダを用いた速度検
出装置に関する。

【０００２】

【従来の技術】従来のインバータ装置に使用されている
速度検出装置には、現在のようにカスタムＩＣが簡単に
開発できなかったため、ＩＣメーカのマイコン周辺タイ
マーＬＳＩ（例えばインテル８２５４）等を用いて構成
していた。次に、速度検出原理について述べる。速度の
定義は角度＝θ、時刻＝ｔとすると、速度ωはω＝ｄθ
／ｄｔで表わされる。この式をいま、差分近似で表わす
と、次のようになる。

【０００３】速度ω＝Δθ／Δｔ＝θ_tn−θ_tn-1／ｔ_n
−ｔ_n-1（ｎはサンプリングタイミング） 従って、図１５のようにθ，ｔのデータが離散値として
与えられた場合、時刻ｔ_n-1〜ｔ_n間で速度演算を行え
ば、最も応答の早い速度検出ができ、ｔ_nとｔ_n-2，ｔ
_n-3…と前々回と古いデータを用いるほど、応答は悪い
が定常時の平均速度精度が向上する。従って、速度計測
は各時刻ｔ_nとそのときの位相角のみを検出し、ＣＰＵ
等の演算部を用いてソフトウェアで差分演算を行う手段
を採っている。

【０００４】図１６はインクリメンタルエンコーダの出
力信号で、Ａ，Ｂは９０゜位相差を持った信号、Ｚは原
点信号である。図１６の波形のＡ，Ｂ相の１周期（Ｘ₁
〜Ｘ₄）においては、４種類のエッジが存在する。従っ
て、Ａ，Ｂ相の各エッジ変化点を抽出すれば、エンコー
ダパルスの４逓倍（４Ｆ）の信号が得られる。

【０００５】しかし、精度については上記エンコーダで
は１周期Ｔに対して、（１）１周期間の誤差は０．００
５×Ｔ、（２）整数倍周期間の誤差は０．０１×Ｔ、
（３）４逓倍を用いた１／４Ｔの整数倍周期の誤差０．
１０×Ｔと、４逓倍を用いた場合、位相精度は周期誤差
の１０倍以下の誤差が含まれることになる。このため、
速度検出には１周期Ｔの整数倍の値を用る必要がある。
また、以下パルス周期は時間の記号と混用を避けるため
θを用いる。

【０００６】上述したエンコーダのＡ，Ｂ信号は誘導電
動機（ＩＭ）の回転子軸の一端にパルスピックアップ
（ＰＰ）を取り付け、このＰＰから得る。そして、ＩＭ
の正転／逆転と、信号のエッジを次のように定義する。

【０００７】（ａ）ＩＭが反時計方向ＣＣＷで回転して
いるとき、ＰＰからの出力波形を波形整形し、極性選択
された信号を図１７に示す。

【０００８】（ｂ）ＩＭが時計方向ＣＷで回転している
ときのＰＰの出力波形を示すと図１８のようになる。

【０００９】なお、図１７、図１８において、エッジ選
択信号ＥＤ０〜ＥＤ３はスリットの位置に対応してお
り、図１９のような物理的位置角を意味している。

【００１０】次に上述したエンコーダの信号を前述した
ＬＳＩ（インテル８２５４）に供給して速度検出を行う
場合について述べる。図２０、図２１において、エンコ
ーダ出力信号（Ａ相，Ｂ相）は波形整形部１に入力さ
れ、ここで、パルスエッジが検出されるとともにエンコ
ーダ信号の周期毎の信号１Ｆ又は４逓倍の信号４Ｆに変
換される。この信号１Ｆ又は４Ｆによりエンコーダ位相
差カウンタ２を動作させ、エンコーダの回転角を計測す
る。そして、時間計測カウンタ３にて基準クロックＣＬ
Ｋをカウントすることにより、カウンタ２の回転角に対
応する時間を計測する。

【００１１】計測には、まず予測速度に対してカウンタ
３の時間カウントがオーバーフローせず、かつある程度
の精度が得られるパルス数を計算してカウンタ２に設定
し、カウンタ開始信号を与える。カウンタ２はカウンタ
開始信号の次のエンコーダからの入力パルス時刻からカ
ウンタに設定されたパルス数だけエンコーダパルスを計
測し、カウンタ値が設定値に達するまでの間、カウンタ
３にカウントイネーブル信号が与えられる。これによ
り、カウンタ３はカウンタ２に設定されたパルス数に相
当する時間を計測することができ、これらの値の比によ
り速度検出ができる。そして、演算速度を用いて次回の
エンコーダ位相差カウンタの値を設定し、計測開始信号
を与える動作を繰り返す。

【００１２】

【発明が解決しようとする課題】前述のように構成した
従来例では次のような不具合がある。

【００１３】（１）エンコーダ位相差カウンタに設定す
る計測パルス数は速度予測値を用いて計算しなければな
らず演算が必要である。

【００１４】（２）エンコーダ位相差カウンタ設定に用
いた速度予測値より実速度が大幅に遅い場合は時間計測
カウンタはオーバーフローし、速度検出ができない。

【００１５】（３）零速附近ではエンコーダパルス周期
が長くなり、低速まで計測しようとすると、時間計測カ
ウンタのビット長を長くする必要がある。

【００１６】（４）エンコーダ位相差カウンタの計測終
了時から、次回のエンコーダ位相差カウンタ値が設定さ
れ、開始信号が与えられるまでの間は、パルスを計測し
ておらず情報を拾っている期間がある。もし、図２２に
示すように、エンコーダ位相差カウンタの計測期間と休
止期間の間に速度変動ムラがあると、正確な平均速度が
計測できないこともある。

【００１７】（５）図２３に示すように、低速域では信
号１Ｆが速度演算周期毎に得られず、信号４Ｆを用いて
４逓倍した信号間の位相角を用いて計測しなければなら
ない。この場合、エンコーダの相間の位相誤差が大き
く、計測速度に誤差が多く含まれてしまう。

【００１８】この発明は上記の事情に鑑みてなされたも
ので、速度変動ムラがあっても正確な平均速度を計測す
ることができるとともに４種類のエッジについて個々に
速度演算して平均化して精度の向上を図ることができる
速度検出装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】この発明は上記の目的を
達成するために、第１発明は回転角度検出器からのパル
ス列のパルスエッジの種類に応じて回転角度及び時刻デ
ータを計測し、これらデータを最新データとして常に更
新を行う第１ラッチ群を設け、この第１ラッチ群のデー
タを速度演算周期毎に第２ラッチ群に転送し、速度検出
周期毎に任意のエッジ種類を用いて速度演算を行うこと
を特徴とするものである。

【００２０】第２発明はエンコーダからのパルス列を波
形整形するとともに波形のエッジ、回転の方向及びエッ
ジの種類を検出出力するラッチ信号作成部と、このラッ
チ信号作成部から出力されるエッジ検出と回転方向信号
によりアップ／ダウンカウントを行ない、信号のエッジ
位置角を検出出力する角度計測カウンタと、基準クロッ
クをカウントして時刻を検出し、出力するとともに設定
された周期毎に周期信号を送出する時刻計測カウンタ
と、前記ラッチ信号作成部からの出力信号が供給され、
エッジ変化時に各エッジの種類に応じた信号によりセッ
ト動作を行ない、各エッジの種類のエッジ変化の有無を
保持するエッジ検出保持部と、前記ラッチ信号作成部か
ら送出されるエッジ変化信号をイネーブル信号として各
エッジ種類に応じて前記角度計測カウンタから送出され
るエッジの角度および時刻計測カウンタから送出される
エッジの発生時刻を保持する第１、第２のデータラッチ
部と、前記エッジ検出保持部および第１、第２のデータ
ラッチ部のデータが転送され、ＣＰＵ等の演算処理部か
ら読み出し可能な第３のデータラッチ部と、外部および
内部ラッチ指令や前記時刻計測カウンタから送出される
周期信号が与えられ、これらの条件に基づいて前記第３
のデータラッチ部に最新データを第１、第２のデータラ
ッチ部から転送される信号を発生するコントロール部と
からなることを特徴とするものである。

【００２１】

【作用】９０度位相差出力（Ａ相，Ｂ相）を回転角検出
器から得、得られた位相差出力のＡ相，Ｂ相の立上り、
立下りの４種類のエッジの位相角と時刻のデータをラッ
チして速度演算を行う。このような演算を行うことによ
り計測値を取込む周期を速くし、速度変動ムラがあって
も正確な平均値を得ることができる。

【００２２】

【実施例】以下この発明の実施例を図面に基づいて説明
する。図１は第１実施例で、この図１において、１１は
例えば、ＩＭの回転子軸に取り付けられたインクリメン
タルエンコーダからなる回転角度検出器１１で、この回
転角検出器１１からは９０゜位相差があるＡ，Ｂ相の出
力信号が送出される。このＡ，Ｂ相の出力信号にはＡ信
号の立上り、立下り、Ｂ信号の立上り、立下りの４種類
のエッジが存在する。これらのエッジが発生したとき
に、物理的な回転スリットの位相角に相当するエッジ種
類毎に各エッジの位相角と時刻が計測部１２で計測さ
れ、出力に角度と時刻データが送出される。

【００２３】両データは第１ラッチ群１３に入力され、
この第１ラッチ群１３は常に入力されるデータを最新デ
ータとして更新されるように構成されている。第１ラッ
チ群１３の更新されたデータは速度演算周期毎に第２ラ
ッチ群１４に転送される。第２ラッチ群１４に入力され
たデータは速度検出周期毎に任意のエッジ種類を用いて
速度演算部１５で演算され、出力に速度が検出される。

【００２４】図２は第２実施例で、この図２は第１実施
例の詳細なブロック図である。２１はエンコーダからの
２相信号（Ａ相，Ｂ相）が供給されるラッチ信号作成部
で、このラッチ信号作成部２１には波形整形回路が組み
込まれている。ラッチ信号作成部２１にエンコーダから
の２相（Ａ，Ｂ相）信号が入力されると、その信号より
まずパルスエッジが検出し、そのパルス変化により正転
エッジ／逆転エッジを検出し、ＵＰ／ＤＯＷＮ信号を出
力する。また、各エッジ変化を物理的なスリット等の軸
角転角により、４種類に分類し、対応する後述のデータ
ラッチ部へデータラッチイネーブル信号ＥＮ０〜ＥＮ３
を出力する。なお、イネーブル信号ＥＮ０〜ＥＮ３は４
つのうちエッジ毎に１つのみ動作する。図３Ａ，Ｂはエ
ンコーダからＵＰ／ＤＯＷＮ信号を得るときの動作タイ
ミングチャートおよびエッジ選択信号ＥＤ０〜ＥＤ３を
得るときの動作タイミングチャートである。

【００２５】２２は角度計測カウンタ（角検出カウン
タ）で、このカウンタ２２にはラッチ信号作成部１１か
らの出力信号のうち４逓倍（４Ｆ）信号とＵＰ／ＤＯＷ
Ｎ信号が供給される。両信号は角度計測カウンタ２２で
図４に示すタイミングチャートに示すように計測され、
出力にエンコーダの回転角がカウンタデータとして得ら
れる。なお、図４は１６進カウンタ２桁の場合を示す。

【００２６】２３は時刻計測カウンタ（時刻検出カウン
タ）で、このカウンタ２３は計測基準クロックＣＬＫと
周期設定値とを計測し、出力に演算周期カウント値とタ
イミング出力（周期信号）ＳＭＰＬを得る。そのタイミ
ングチャートを図５に示す。このカウンタ２３は前記４
Ｆ信号発生時刻となる基準時刻を計測するもので、カウ
ンタの有効ビット長は速度演算周期以上であればよい。
ここでは、カウンタ２３を速度演算周期発生器として用
いる場合を示し、また、カウンタ２３はＤＯＷＮカウン
タの例として示した。

【００２７】２４−１、２４−２…２４−４は第１デー
タラッチ部（角度データラッチ）で、この第１データラ
ッチ部２４−１、２４−２…２４−４には角度計測カウ
ンタ２２のカウント値出力（角度出力）が供給される。
また、これらラッチ部２４−１…２４−４にはイネーブ
ル信号ＥＮとしてエッジ選択信号ＥＤ０〜ＥＤ３が供給
される。これにより各エッジの角度をラッチする。第１
のデータラッチ部２４−１は図６に示すＤ型フリップフ
ロップから構成され、これらフリップフロップは角度計
測カウンタ２２のビット数と同数により構成される。な
お、第１データラッチ部２４−２…２４−４も同様に構
成される。図７は図６の第１データラッチ部２４−１の
動作タイミングチャートで、図中「１８^H」、「１
９^H」、「１Ａ^H」は実際にはこのような動作はないが回
路動作を明確にするための説明用のものである。また、
２５−１…２５−４は第２データラッチ部で、これらラ
ッチ部２５−１…２５−４の構成は第１データラッチ部
２４−１…２４−４と同一構成である。第２データラッ
チ部２５−１…２５−４には時刻計測カウンタ２３のカ
ウント値出力ＴＣＮが供給される。

【００２８】２６はラッチ信号作成部２１から送出され
るエッジ選択信号ＥＤ０〜ＥＤ３が供給されるエッジ検
出保持部で、このエッジ検出保持部２６は図８に示すよ
うにＪ−Ｋフリップフロップから形成され、速度検出周
期中にＥＤ０〜ＥＤ３の各エッジの変化検出の有無を検
出保持する。１回でも対応するエッジの変化があれば、
「１」を設定し、１回も生じなかった場合は「０」を保
持する。この保持データは第１データラッチ部２４−１
…２４−４から第２データラッチ部２５−１…２５−４
にデータ転送する毎に「０」にリセットする。図９は図
８のタイミングチャートである。

【００２９】３２は第３データラッチ部で、この第３デ
ータラッチ部は次の３つの回路から構成されている。ま
ず、２７−１…２７−４は角度データラッチで、このラ
ッチはパルスエッジ毎に更新繰り返している第１データ
ラッチ部２４−１…２４−４のラッチデータについて速
度演算周期信号ＳＭＰＬが出力された時刻のデータをラ
ッチする。ＣＰＵ３０からは前記角度データラッチ２７
−１…２７−４を通して角度情報が読み取られる。上記
のようにデータラッチ部の構成を２重化としたため、Ｃ
ＰＵ３０からの読出し動作中でも第１データラッチ部２
４−１…２４−４は計測及びデータの変更が可能となる
利点がある。

【００３０】２８−１…２８−４は第３データラッチ部
３２のうちの時刻データラッチで、このラッチ２８−１
…２８−４は速度演算周期信号ＳＭＰＬのタイミング
で、第２データラッチ部２５−１…２５−４のデータを
転送／保持する。この時刻データラッチ２８−１…２８
−４もＣＰＵ３０から読出し可能である。

【００３１】２９は第３データラッチ部３２のうちのエ
ッジ検出部で、この検出部２９もＳＭＰＬ信号のタイミ
ングでラッチ動作を行う。このエッジ検出部２９はエッ
ジ検出保持部２６からのデータが入力され、１ビットで
構成され、ＣＰＵ３０から読み出し可能になっている。

【００３２】３１は速度演算周期信号ＳＭＰＬを出力す
るコントロール部で、このコントロール部３１には時刻
計測カウンタ２３からのタイミング出力、ＣＰＵ３０か
らのラッチ信号及び外部端子からのラッチ信号等により
上記ＳＭＰＬ信号を送出し、この信号が第３データラッ
チ部とエッジ検出保持部２６のイネーブル信号ＥＮとな
る。

【００３３】次に上記実施例の速度検出演算について述
べる。速度検出演算には次の２通りの手段がある。

【００３４】（１）ＳＭＰＬ周期間にエッジ検出が１つ
以上存在する場合、（２）ＳＭＰＬ周期間にエッジ検出
が１つも無い場合。

【００３５】まず、上記（１）の場合について述べる。
図１０のように低速でエンコーダパルス周期が長く（Ａ
相，Ｂ相のように）、速度演算周期Ｔ_S間に４逓倍の信
号が４種類ともないような場合であっても、現在の検出
時刻をＴ₁とすると、Ｔ₂→Ｔ₁間に少なくとも１つのパ
ルスの変化が存在する場合（図中、ｔ_d，ｔ_eがＴ₂→Ｔ₁
間にエッジ検出した時刻である）、この新しい方のデー
タ（カウント値の小さい方）を用いて速度演算を行う
（ここではｔ_e）。そして、位相はパルスの１周期で計
算するため、対応するエッジでかつ前回ＣＰＵに検出さ
れた値ｔ_aの時刻のデータを用いる。

【００３６】位相角の差はΔθ＝θ_e−θ_aにより計算で
きる。しかし、時間については、 Ｔ₂→Ｔ_e間＝（Ｔ_s−Ｔ_e） Ｔ₃→Ｔ₂間＝Ｔ_s Ｔ_a→Ｔ_d間＝Ｔ_a の３つのサンプル周期にわたる期間の和であり、 ΔＴ＝（Ｔ_s−Ｔ_e）＋Ｔ_s＋Ｔ_aとなる。

【００３７】そして、速度ωはω＝Δθ／ΔＴの式で計
算する。高速で、サンプル周期毎に４逓倍の信号が４種
類とも発生する場合には、上記のＴ₃→Ｔ₂間のデータは
存在せず、Ｔ_a…Ｔ_OLD，Ｔ_e＝Ｔ_Newと一般形とおくと、
ωは次式で計算できる。

【００３８】 ω＝（θ_New−θ_OLD）／｛（Ｔ_S−Ｔ_New）＋Ｔ_OLD｝ この実施例では、前述の図１のようにＴ₃→Ｔ₂間にパル
スが無い期間が存在する場合には図１１に示すようにサ
ンプル周期Ｔ_S分をＴ_aの値に加算すればよく、加算をソ
フトウェアで実現すれば、４逓倍信号が１サンプル期間
に１パルスしか入力されず、前回パルスとの１周期分の
時間差が時刻計測カウンタ２３をオーバする場合でも、
エンコーダパルスの１周期の整数倍について時刻計測カ
ウンタ２３以上の時刻が正確に計測できる。また、４逓
倍の全てのエッジデータを記憶しておけば、サンプル時
にどのエッジが発生しても、任意のエッジの１周期の整
数倍の周期が得られる。

【００３９】ここで、Ｔ_S＋Ｔ_aのようにパルスが発生し
ない場合を述べると、Ｆ（０）〜Ｆ（３）のフラグにて
対応するエッジが発生しないときには、前回データにＴ
_sだけ加算するようにすれば、何周期にわたり、エッジ
が来なくても、Ｔ_aの前回値は正確に維持できる。これ
を各エッジ毎に判定及び加算処理を行えばよい。

【００４０】次に前記（２）のＳＭＰＬ周期間にエッジ
検出が１つも無い場合について述べる。図１２Ａはタイ
ミングチャート、図１２ＢはＳＭＰＬ割込直後の前回値
時刻データの推移を示す説明図で、ΔＴ＝ＺＴ（０）〜
ＺＴ（３）のうち最も古い値（値の大きなもの）（図１
２Ｂではｔ_a＋２Ｔ_s）、Δθ＝１（エンコーダ１周期）
とすると、Ｔ₁のサンプル直後に最も古い値のデータの
エッジが発生すると仮定した場合の速度推定値は次式で
求められる。

【００４１】 ω＝Δθ／ΔＴ＝（１／ΔＴ）×Ｓｇｎ（ω’） Ｓｇｎ（ω’）は前回の速度検出値の回転方向極性であ
る。

【００４２】もし、次回のサンプルＴ₀の時刻までエン
コーダパルスが発生しない場合、ＺＴ（０）〜ＺＴ
（３）はＴ_sだけ速度推定後加算されており、ΔＴ＝ｔ_a
・３Ｔ_sのように前回よりＴ_sだけ長いΔＴで速度推定で
き、図１３のようにパルス入力停止時でも、推定速度が
低下しながら追従できる。いわゆる、タウマチック動作
を行う。

【００４３】図１４は上述した速度検出演算動作のフロ
ーチャートである。

【００４４】

【発明の効果】以上述べたように、この発明によれば、
次のような効果が得られる。

【００４５】（１）この発明では常にデータを計測して
いるので、（ａ）計測値を取込む周期を速くすることが
でき、（ｂ）速度ムラがあっても漏なくデータをカウン
トするため正確な平均値が計測でき、（ｃ）従来のよう
な角度計測カウンタ値の設定のための速度演算が不要と
なる。

【００４６】（２）４種類のエッジに関して個別に計測
値をラッチするので、（ａ）従来の１Ｆ信号（同一エッ
ジ間で計測）や４Ｆ信号（隣合ったエッジ間で計測）に
より速度演算の切換えが計測後任意に選択できる、
（ｂ）従来の１Ｆ信号の場合でも４種類のエッジについ
て個々に速度演算して平均化することにより、精度向上
を図ることができる。

【００４７】（３）位相角と時刻の形で検出するので、
（ａ）速度演算は前回値との差のみでなく、ＣＰＵメモ
リ上に格納した前々回等のデータを用いて、計測時間を
長くすることにより、精度も向上でき、（ｂ）時刻計測
カウンタも速度演算周期間だけ計測できれば、それ以上
長い場合はソフトウェアで内部メモリに速度検出を加算
するようにすれば、長時間タイマが構成できる。

【００４８】（４）角度計測カウンタは位置制御に用い
る位置検出器と兼用できる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示すブロック図であ
る。

【図２】この発明の第２実施例を示すブロック図であ
る。

【図３】Ａ，Ｂはラッチ信号作成部のタイミングチャー
トである。

【図４】角度計測カウンタのタイミングチャートであ
る。

【図５】時刻計測カウンタのタイミングチャートであ
る。

【図６】データラッチ部の構成説明図である。

【図７】図６の動作タイミングチャートである。

【図８】エッジ検出保持部の構成説明図である。

【図９】図８の動作タイミングチャートである。

【図１０】速度検出演算を説明するためのもので、エッ
ジ検出が１つ以上ある場合のタイミングチャートであ
る。

【図１１】速度検出演算を説明するためのタイミングチ
ャートである。

【図１２】Ａは速度検出演算を説明するためのもので、
エッジ検出が１つも無い場合のタイミングチャート、Ｂ
は前回値時刻データ説明図である。

【図１３】パルス入力停止時における速度検出演算のタ
イミングチャートである。

【図１４】速度検出演算を説明するフローチャートであ
る。

【図１５】θ，ｔのデータが離散値として与えられた場
合の説明図である。

【図１６】インクリメンタルエンコーダの出力波形図で
ある。

【図１７】ＩＭが反時計方向に回転しているときのパル
スピックアップの出力波形図である。

【図１８】ＩＭが時計方向に回転しているときのパルス
ピックアップの出力波形図である。

【図１９】エッジ選択信号とスリット位置との物理的位
置角の説明図である。

【図２０】従来例を示すブロック図である。

【図２１】図２０の動作タイミングチャートである。

【図２２】速度変動ムラがあるときの平均速度計測説明
図である。

【図２３】低速域における動作タイミングチャートであ
る。

【符号の説明】

１１…回転角度検出器 １２…計測部 １３…第１ラッチ群 １４…第２ラッチ群 １５…速度演算部 ２１…ラッチ信号作成部 ２２…角度計測カウンタ ２３…時刻計測カウンタ ２４−１〜２４−４…第１データラッチ部 ２５−１〜２５−４…第２データラッチ部 ２６…エッジ検出保持部 ２７−１〜２７−４、２８−１〜２８−４、２９…第３
データラッチ部 ３０…ＣＰＵ ３１…コントロール部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 回転角度検出器からのパルス列のパルス
   エッジの種類に応じて回転角度及び時刻データを計測
   し、これらデータを最新データとして常に更新を行う第
   １ラッチ群を設け、この第１ラッチ群のデータを速度演
   算周期毎に第２ラッチ群に転送し、速度検出周期毎に任
   意のエッジ種類を用いて速度演算を行うことを特徴とす
   る速度検出装置。
2. 【請求項２】 エンコーダからのパルス列を波形整形す
   るとともに波形のエッジ、回転の方向及びエッジの種類
   を検出出力するラッチ信号作成部と、 このラッチ信号作成部から出力されるエッジ検出と回転
   方向信号によりアップ／ダウンカウントを行ない、信号
   のエッジ位置角を検出出力する角度計測カウンタと、 基準クロックをカウントして時刻を検出し、出力すると
   ともに設定された周期毎に周期信号を送出する時刻計測
   カウンタと、 前記ラッチ信号作成部からの出力信号が供給され、エッ
   ジ変化時に各エッジの種類に応じた信号によりセット動
   作を行ない、各エッジの種類のエッジ変化の有無を保持
   するエッジ検出保持部と、 前記ラッチ信号作成部から送出されるエッジ変化信号を
   イネーブル信号として各エッジ種類に応じて前記角度計
   測カウンタから送出されるエッジの角度および時刻計測
   カウンタから送出されるエッジの発生時刻を保持する第
   １、第２のデータラッチ部と、 前記エッジ検出保持部および第１、第２のデータラッチ
   部のデータが転送され、ＣＰＵ等の演算処理部から読み
   出し可能な第３のデータラッチ部と、 外部および内部ラッチ指令や前記時刻計測カウンタから
   送出される周期信号が与えられ、これらの条件に基づい
   て前記第３のデータラッチ部に最新データを第１、第２
   のデータラッチ部から転送させる信号を発生するコント
   ロール部とからなることを特徴とする速度検出装置。