JP2010008235A - 速度検出装置 - Google Patents
速度検出装置 Download PDFInfo
- Publication number
- JP2010008235A JP2010008235A JP2008168012A JP2008168012A JP2010008235A JP 2010008235 A JP2010008235 A JP 2010008235A JP 2008168012 A JP2008168012 A JP 2008168012A JP 2008168012 A JP2008168012 A JP 2008168012A JP 2010008235 A JP2010008235 A JP 2010008235A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- latch
- speed
- edge
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
【解決手段】エンコーダの出力パルスのエッジを検出するラッチ信号作成部21と、速度演算周期に同期して時間を計測する時間カウンタ23と、ラッチ信号作成部21から出力される第1ラッチ信号により時間計測値を保持する第1ラッチ部41のデータラッチ25−1〜25−4と、第1ラッチ部41により保持された時間計測値を第2ラッチ信号により保持する第2ラッチ部42のデータラッチ28−1〜28−4と、前記エッジが速度演算周期信号と同時に発生した際に同時検出信号を発生する同時信号検出手段35と、同時検出信号の発生時に、速度演算周期信号を所定時間だけずらした調整信号を第2ラッチ信号として第2ラッチ部42に与える第2ラッチ信号選択手段36と、第2ラッチ部42により保持した時間計測値を用いて回転速度を演算するCPU30と、を備える。
【選択図】図1
Description
また、エンコーダの取り付け方により、出力パルスの位相誤差が発生し、この出力パルスに基づく検出方法では、速度検出値に位相誤差の影響が現れ、上述したようなトルクリプル等の問題を引き起こす。
図3において、ラッチ信号作成部21は、エンコーダから出力されるA相、B相という位相の異なった2種類のパルスからそれぞれの立ち上がりエッジ、立ち下がりエッジを検出し、合計4種類のラッチ信号ED0〜ED3を作成する。角度計測カウンタ22は、ラッチ信号(4F)と電動機の回転方向を示すUP/DOWN信号を用いてカウンタのUP,DOWNを行う。
CPU30では、速度演算周期毎に角度計測値(データラッチ27−1〜27−4の値)と時間計測値(データラッチ28−1〜28−4の値)とを読み込み、検出フローチャートに従って電動機の速度を検出する。
速度演算周期毎にエッジの変化の有無を図3のエッジ保持部26により検出し、速度演算周期毎にラッチしたエッジ変化情報保持部29の出力値F0〜F3をCPU30が読み込む。速度演算周期において一度でもエッジを検出していたら、カウント値の大小から最新のエッジを検索し、最新エッジに対応するデータラッチ27−1〜27−4の角度計測値とデータラッチ28−1〜28−4の時間計測値とを用いて、数式1に基づいて速度ωを演算する。
また、速度演算周期内にパルスが一度も存在しなかった場合は、TOLDにサンプリング周期TSを加えて速度ωSを推定する。
この先願発明は、エンコーダの出力パルスが粗となる低速域での検出精度を悪化させずに、高速域でも高精度に速度を検出可能としたものであり、図3における角度計測カウンタ22と、その値を保持する第1データラッチ24−1〜24−4及び角度データラッチ27−1〜27−4を用いずに速度検出を行っている。
回転方向検出部37から出力される信号CW/CCWは、回転方向保持部33に入力され、速度演算周期信号(サンプリング信号)SMPLによりラッチされて回転方向検出信号CWDETとして出力される。
データラッチ25−1〜25−4には、図3と同様に時間計測カウンタ23から出力された時間計測値TDE0EN〜TDE3ENが入力されており、ラッチ信号ED0,ED1,ED2,ED3によってこれらの時間計測値TDE0EN〜TDE3ENを記憶し、次段のデータラッチ28−1〜28−4に送るように構成されている。上記時間計測カウンタ23は、速度演算周期に同期してゼロになるダウンカウンタである。
データラッチ28−1〜28−4では、第2ラッチ信号としての速度演算周期信号SMPLによりラッチした時間計測値TDE0EN〜TDE3ENを、時間計測値T0EN〜T3ENとしてCPU30に送出する。
回転方向検出部37は、ラッチ信号ED0,ED1,ED2,ED3が発生した際の、A相パルス,B相パルスの状態から回転方向を検出する。
こうして得られた回転方向検出信号は、回転方向保持部33において速度演算周期信号SMPLによりラッチされ、回転方向検出信号CWDETとしてCPU30に送られる。
なお、図6において、TCHNGは回転方向が変化した時点を示している。
図7の時点(1)において、図示するサンプルタイミングによれば、最新のエッジは信号ED0によるA相パルスの立ち上がりエッジである。これは、エッジ変化検出信号EDF0〜EDF3から、EDF0が「1」であり、その他のEDF1〜EDF3が「0」であることから判断する。ここで、図7ではEDF0の値のみを図示し、EDF1〜EDF3を省略してある。
また、速度演算周期に対応する時間計測カウンタ23の最大値をTmaxとし、前回値T0EN0から今回値T0EN1までの間にEDF0がゼロであったサンプリング回数をN0として、これらをCPU30のメモリに記憶しておき、数式2に基づいて速度nを演算する。
回転方向が変化していない場合には、A相パルス、B相パルスは順序通り発生する。例えば、図7より、A相パルスの立ち上がり→B相パルスの立ち上がり→A相パルスの立ち下がり→B相パルスの立ち下がりという順序は不変である。このため、図7の時点(1)のサンプルタイミングで速度検出を行う場合、回転方向が変化していなければ、前回のA相パルスの立ち上がりから今回のA相パルスの立ち上がりまでに計4回のエッジが発生したことがわかる。
ここで、第1ラッチ信号ED0,ED1,ED2,ED3と速度演算周期信号SMPLとは通常、同期しておらず、両信号は任意のタイミングで発生する。従って、場合によっては両信号が同時に発生する可能性がある。
この問題の解決手段としては、データラッチ25−1〜25−4及びデータラッチ28−1〜28−4以外に第3のデータラッチを設け、この第3のデータラッチが、速度演算周期信号SMPLと異なるタイミングで第1ラッチデータをラッチし、これを第2ラッチデータと使い分けることも可能であるが、この場合、第3のデータラッチの記憶容量や演算負荷が増大し、コストが増加するおそれがある。
前記出力パルスのエッジを検出するエッジ検出手段と、
速度演算周期信号に同期した時間を計測する時間計測手段と、
前記エッジ検出手段によるエッジ検出信号を第1ラッチ信号として用いることにより前記時間計測手段による時間計測値を保持する第1の時間記憶手段と、
第1の時間記憶手段により保持された時間計測値を、第2ラッチ信号により保持する第2の時間記憶手段と、
前記エッジが前記速度演算周期信号と同時に発生した際に同時検出信号を発生する同時信号検出手段と、
前記同時検出信号の発生時に、前記速度演算周期信号を所定時間だけずらした調整信号を前記第2ラッチ信号として第2の時間記憶手段に与える第2ラッチ信号選択手段と、
第2の時間記憶手段により保持した時間計測値を用いて、前記回転体の回転速度を演算する演算手段と、
を備えたものである。
第1の時間記憶手段は、位相が異なる複数のパルスのエッジ検出信号を第1ラッチ信号として複数の時間計測値をそれぞれ保持し、
第2の時間記憶手段は、複数の前記エッジ検出信号のうち前記速度演算周期信号と同時に発生したエッジ検出信号に対応する時間計測値を、第2ラッチ信号としての前記調整信号により保持すると共に、他のエッジ検出信号に対応する時間計測値を、第2ラッチ信号としての前記速度演算周期信号により保持するものである。
図1は、本発明の実施形態を示す構成図であり、図5と同一の部分には同一の参照符号を付してある。以下では、図5と異なる部分を中心に説明する。
上記の同時検出信号ST0,ST1,ST2,ST3は、速度演算周期信号SMPLと共に第2ラッチ信号選択手段36に入力されている。
ラッチ信号作成部21は、A相パルス、B相パルスの立ち上がりエッジ及び立ち下がりエッジを検出し、第1ラッチ信号ED0〜ED3を出力する。第1ラッチ部41では、各ラッチ信号ED0〜ED3に基づいて時刻計測カウンタ23の出力データをラッチし、時間計測値TDE0EN〜TDE3ENとして記憶する。
また、回転方向が変化した際に回転方向検出部37から出力される回転方向変化検出信号CHNGが、回転方向変化エッジ記憶部34によって記憶される。
次に、第2ラッチ信号選択手段36では、第1ラッチ信号ED0に対応したデータラッチ28−1に対する第2ラッチ信号として、図示する如く速度演算周期信号SMPLを1クロック遅らせた第2ラッチ調整信号を生成する。
この結果、時間計測値T0ENと他の時間計測値T1EN〜T3ENとはクロック1周期分だけ時間が異なったものとなるが、第1ラッチ部41におけるラッチタイミングはずれていないため、実際の演算値に誤差が発生することはない。
このため、第1ラッチ信号と速度演算周期信号SMPLとが同時に発生した場合でも、第1ラッチ部41によるラッチデータが確定してから第2ラッチ部42によりラッチされ、かつ、第1ラッチ部41によるラッチデータのバラツキも発生しないため、速度演算誤差が発生するおそれはない。また、CPU30における速度演算タイミングを第2ラッチ調整信号から更に1クロック分、遅延させれば、CPU30がデータを読み込むタイミングが第2ラッチ部42によるラッチデータの確定後になるので、同様に演算誤差の発生を防止することができる。
23:時間計測カウンタ
25−1〜25−4:データラッチ
26:エッジ保持部
28−1〜28−4:データラッチ
29:エッジ変化情報保持部
30:CPU
31:コントローラ
33:回転方向保持部
34:回転方向変化エッジ記憶部
35:同時信号検出手段
36:第2ラッチ信号選択手段
37:回転方向検出部
41:第1ラッチ部
42:第2ラッチ部
Claims (2)
- 速度検出対象としての回転体に取り付けられたエンコーダの出力パルスから、回転体の回転速度を検出する速度検出装置において、
前記出力パルスのエッジを検出するエッジ検出手段と、
速度演算周期信号に同期した時間を計測する時間計測手段と、
前記エッジ検出手段によるエッジ検出信号を第1ラッチ信号として用いることにより前記時間計測手段による時間計測値を保持する第1の時間記憶手段と、
第1の時間記憶手段により保持された時間計測値を、第2ラッチ信号により保持する第2の時間記憶手段と、
前記エッジが前記速度演算周期信号と同時に発生した際に同時検出信号を発生する同時信号検出手段と、
前記同時検出信号の発生時に、前記速度演算周期信号を所定時間だけずらした調整信号を前記第2ラッチ信号として第2の時間記憶手段に与える第2ラッチ信号選択手段と、
第2の時間記憶手段により保持した時間計測値を用いて、前記回転体の回転速度を演算する演算手段と、
を備えたことを特徴とする速度検出装置、 - 請求項1に記載した速度検出装置において、
第1の時間記憶手段は、位相が異なる複数のパルスのエッジ検出信号を第1ラッチ信号として複数の時間計測値をそれぞれ保持し、
第2の時間記憶手段は、複数の前記エッジ検出信号のうち前記速度演算周期信号と同時に発生したエッジ検出信号に対応する時間計測値を、第2ラッチ信号としての前記調整信号により保持すると共に、他のエッジ検出信号に対応する時間計測値を、第2ラッチ信号としての前記速度演算周期信号により保持することを特徴とする速度検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168012A JP2010008235A (ja) | 2008-06-27 | 2008-06-27 | 速度検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168012A JP2010008235A (ja) | 2008-06-27 | 2008-06-27 | 速度検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010008235A true JP2010008235A (ja) | 2010-01-14 |
Family
ID=41588929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168012A Pending JP2010008235A (ja) | 2008-06-27 | 2008-06-27 | 速度検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010008235A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018025391A (ja) * | 2016-08-08 | 2018-02-15 | 株式会社明電舎 | 速度検出装置および速度制御システム |
JP2021143925A (ja) * | 2020-03-12 | 2021-09-24 | 株式会社明電舎 | 速度検出装置および速度検出方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05130789A (ja) * | 1991-11-01 | 1993-05-25 | Matsushita Electric Ind Co Ltd | デイジタル速度検出回路 |
JPH06118090A (ja) * | 1992-10-06 | 1994-04-28 | Meidensha Corp | 速度検出装置 |
-
2008
- 2008-06-27 JP JP2008168012A patent/JP2010008235A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05130789A (ja) * | 1991-11-01 | 1993-05-25 | Matsushita Electric Ind Co Ltd | デイジタル速度検出回路 |
JPH06118090A (ja) * | 1992-10-06 | 1994-04-28 | Meidensha Corp | 速度検出装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018025391A (ja) * | 2016-08-08 | 2018-02-15 | 株式会社明電舎 | 速度検出装置および速度制御システム |
JP2021143925A (ja) * | 2020-03-12 | 2021-09-24 | 株式会社明電舎 | 速度検出装置および速度検出方法 |
JP7327222B2 (ja) | 2020-03-12 | 2023-08-16 | 株式会社明電舎 | 速度検出装置および速度検出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4253372B2 (ja) | エレベータにおける速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体 | |
JP2010008235A (ja) | 速度検出装置 | |
JP3173174B2 (ja) | 速度検出装置 | |
JP4998789B2 (ja) | 速度検出装置 | |
JP4952631B2 (ja) | 速度検出装置 | |
JP4998788B2 (ja) | 速度検出装置 | |
JP5023051B2 (ja) | パルス合成回路 | |
JP2009095154A (ja) | モータ制御装置とその速度検出方法 | |
JP5664895B2 (ja) | 電動機の制御装置 | |
JP3949134B2 (ja) | ステッピングモータの制御装置 | |
JP2008128721A (ja) | エンコーダのパルス信号処理回路及びモータ制御装置 | |
JP2010117150A (ja) | 速度検出装置 | |
JP3067729B2 (ja) | エンコーダの信号処理方法及び装置 | |
JP4289983B2 (ja) | 位相速度検出装置 | |
JP2024000028A (ja) | 速度検出装置および速度検出方法 | |
US11797463B2 (en) | Signal generation device | |
JP7468511B2 (ja) | 電動機の制御装置 | |
JP6101117B2 (ja) | パルスモータ制御装置 | |
JP2006067744A (ja) | 同期モータ制御装置及びその初期位相設定方法 | |
JP7327222B2 (ja) | 速度検出装置および速度検出方法 | |
JP2002202154A (ja) | モータ制御装置 | |
JP3283188B2 (ja) | パルスカウント回路 | |
JP3982766B2 (ja) | ステッピングモータの制御装置 | |
JP2010096579A (ja) | エンコーダ信号処理回路およびエンコーダ | |
JP2007232630A (ja) | 同期カウンタ回路およびセンサ制御装置ならびに同装置における位相差検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110414 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Effective date: 20121207 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A02 | Decision of refusal |
Effective date: 20130416 Free format text: JAPANESE INTERMEDIATE CODE: A02 |