JP4337428B2

JP4337428B2 - エンコーダ

Info

Publication number: JP4337428B2
Application number: JP2003187050A
Authority: JP
Inventors: 徹森田
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2009-09-30
Anticipated expiration: 2023-06-30
Also published as: JP2005024281A

Description

【０００１】
【発明の属する技術分野】
本発明は、エンコーダに関する。
【０００２】
【従来の技術】
モータなどの変位（回転）情報を得る検出器としてエンコーダが知られている。エンコーダは、変位に応じて互いに９０度の位相差を有する２相の疑似正弦波信号を発生する。この周期信号である疑似正弦波信号の周期を細かく細分化すると、さらに細かい変位情報が得られる（特許文献１参照）。特許文献１には、あらかじめ２相の疑似正弦波信号の振幅比（正接関数）に対応させて逆正接関数の値（位相値）を格納したテーブルを用意しておき、エンコーダから出力される２相の信号から振幅比を算出し、この振幅比をインデックスとしてテーブルを参照することにより、逆正接関数、すなわち、内挿された位相値を得る技術が開示されている。
【０００３】
【特許文献１】
特開平８−１４５７１９号公報
【０００４】
【発明が解決しようとする課題】
２相の疑似正弦波信号の振幅比は、周期的に０で除算する状態を有するので、除数が０の場合に振幅比の演算を回避する必要が生じる。この場合、振幅比算出処理の有無によって位相値を得るまでの処理時間にばらつきが生じてしまう。
【０００５】
本発明は、位相値を得るための処理時間のばらつきを低減するようにしたエンコーダを提供するものである。
【０００６】
【課題を解決するための手段】
本発明は、可動物体の変位に応じて所定の位相差を有する２つの疑似正弦波信号を生成する疑似正弦波信号生成手段と、疑似正弦波信号の周期を内挿する内挿手段とを備えるエンコーダに適用され、疑似正弦波信号の周期を複数に等分割する等分割手段と、等分割された範囲の中で内挿値を演算する演算手段と、疑似正弦波信号の位相が等分割された範囲の中にあるときは、演算手段によって演算された内挿値を位相角とし、疑似正弦波信号の位相が等分割された範囲の境界にあるときは、当該境界値を位相角とするとともに、演算手段による演算時間に対応する時間調整を指示する制御手段とを、内挿手段に備えるようにしたものである。
エンコーダはさらに、位相角を示す情報を出力する出力手段を備えてもよく、この場合の時間調整は、境界値を位相角とする場合に出力手段によって情報が出力されるまでの時間に遅延を与えることを特徴とする。
等分割手段は、１周期を少なくとも８分割以上に分割し、演算手段は、商が１未満となる除算処理を含むことを特徴とする。
等分割手段は、２つの疑似正弦波信号のいずれか一方の位相が０度を基準として疑似正弦波信号の周期を複数に等分割することを特徴とする。
【０００７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明の一実施の形態によるエンコーダ装置の要部構成を示す図である。エンコーダ装置は、光学式エンコーダを用いてロータリモータ（不図示）の回転角を検出し、モータの回転を制御する。図１においてエンコーダ装置は、変位情報生成部１と、Ａ／Ｄコンバータ２Ａおよび２Ｂと、内挿回路３とで構成される。変位情報生成部１は、モータ（不図示）の変位を検出するための疑似正弦波信号を生成する。Ａ／Ｄコンバータ２Ａおよび２Ｂは、疑似正弦波信号をアナログ信号からディジタル信号に変換する。内挿回路３は、ディジタル変換後の疑似正弦波信号を用いてモータの変位を所定間隔ごとに検出し、変位検出値をモータ制御回路（不図示）へ送信する。モータ制御回路は、変位検出値に応じてモータ（不図示）を駆動制御し、モータの回転速度を制御する。
【０００８】
変位情報生成部１は、発光素子１１と、回転ディスク１２と、受光素子１３と、増幅回路１４とを有する。回転ディスク１２は、たとえば、その中心をモータ（不図示）の回転軸に一致させて配設される。ディスク１２には外周に沿って複数のスリット１２ａが設けられている。発光素子１１および受光素子１３は、両者間にディスク１２のスリット１２ａを挟むようにそれぞれ配設される。発光素子１１で発した光をディスク１２のスリット１２ａに照射し、スリット１２ａを通過した光を受光素子１３で受光する。受光素子１３は、受光した光の強さに応じて検出信号を出力する。
【０００９】
モータ（不図示）の回転にともなって回転ディスク１２が回転すると、受光素子１３で受光される光は、スリット１２ａを通過する状態とスリットとスリットとの間で妨げられる状態とが繰り返されて強弱を繰り返す。このように強弱を繰り返す信号は疑似正弦波信号と呼ばれる。疑似正弦波信号は増幅回路１４で増幅され、Ａ／Ｄコンバータ２Ａおよび２Ｂへ出力される。
【００１０】
受光素子１３は、たとえば、９０度の位相差を有する２つの検出信号を出力するように構成されている。すなわち、受光素子１３は、ディスク１２に設けられているスリット１２ａの間隔をΔｈとすると、Δｈ／４の間隔を隔てて配設される２つの受光素子１３ａおよび１３ｂ（不図示）によって構成される。これにより、受光素子１３ａによる検出信号（Ａ相とする）に対し、位相が３６０／４＝９０度遅れた受光素子１３ｂによる検出信号（Ｂ相とする）が得られる。
【００１１】
図２は、受光素子１３ａによる検出信号sigＡ、および受光素子１３ｂによる検出信号sigＢの信号波形を示す図である。図２において、横軸は疑似正弦波信号の位相角θであり、縦軸は受光レベルである。位相角θは、アクチュエータの位置変位（この場合はモータの回転量）に対応する。位相角θの３６０度がスリット１２ａの間隔Δｈに対応する。したがって、モータが１スリット間隔回転すると、疑似正弦波信号が一周期変動する。検出信号sigＢをsinθで表すと、検出信号sigＡはcosθで表される。
【００１２】
Ａ／Ｄコンバータ２ＡはＡ相の疑似正弦波信号（すなわち検出信号sigＡ）を、Ａ／Ｄコンバータ２ＢはＢ相の疑似正弦波信号（すなわち検出信号sigＢ）を、それぞれアナログ信号からディジタル信号に変換する。変換後のディジタル信号は、それぞれ内挿回路３へ送出される。
【００１３】
内挿回路３は、ディジタル化された疑似正弦波信号に対して内挿処理を施すことにより、モータの回転量（回転角）を疑似正弦波信号の周期より細かい分解能で検出する。検出結果はモータ制御回路（不図示）へ送られ、モータ制御回路によってモータに対する制御量を決定するために用いられる。
【００１４】
本発明は、内挿回路３で行われる内挿処理に特徴を有する。
【００１５】
図３は、内挿回路３の詳細を説明する図である。内挿回路３は、減算回路３１と、内挿制御回路３２と、除算回路３３と、遅延回路３４と、逆正接関数参照回路３５と、内挿値選択・更新・保持回路３６とを有する。
【００１６】
減算回路３１は、入力されるＡ相およびＢ相のディジタル信号からそれぞれ直流（ＤＣ）成分を除去する。内挿回路３に実際に入力される疑似正弦波信号は、前段の増幅回路１４の特性により、たとえば、最大値が５．０Ｖ、最小値が０．０Ｖの周期信号である。この周期信号は、アナログ基準電位（この場合は２．５Ｖ）を中心に振動する。減算回路３１は、Ａ相およびＢ相のディジタル信号からＤＣ成分（２．５Ｖ）に相当する値をそれぞれ減算することにより、図２に示したように０Ｖを中心に振動する電圧信号を得る（ＡＣ成分の抽出）。これにより、Ａ相およびＢ相の疑似正弦波信号は、０Ｖより大きい領域では＋符号が付加され、０Ｖより小さい領域では−符号が付加される。
【００１７】
内挿制御回路３２は、以下の３つの処理を行う。
１．疑似正弦波信号を周期分割する。
２．２相の疑似正弦波信号の振幅比（正接関数）算出のための除数および被除数を決定する。
３．上記２の算出をしない場合に例外処理を行う。
【００１８】
次に１から３について説明する。
１．疑似正弦波信号の周期分割
図４は、内挿制御回路３２による分割処理を説明する図である。一般に、疑似正弦波信号の１周期は、Ａ相およびＢ相の信号値の符号に着目すると次の４つに分けられる。
(a)Ａ相の符号が正、Ｂ相の符号が負となる０＜θ＜９０度の領域
(b)Ａ相およびＢ相の符号がともに正となる９０＜θ＜１８０度の領域
(c)Ａ相の符号が負、Ｂ相の符号が正となる１８０＜θ＜２７０度の領域
(d)Ａ相およびＢ相の符号がともに負となる２７０＜θ＜３６０度の領域
【００１９】
一方、Ａ相およびＢ相の信号値の絶対値の大小関係に着目する場合は、疑似正弦波信号の１周期は次の４つに分けられる。記号｜、｜は絶対値を示す。
(e)｜Ｂ相の信号値｜＞｜Ａ相の信号値｜となる３１５＜θ＜４５度の領域
(f)｜Ａ相の信号値｜＞｜Ｂ相の信号値｜となる４５＜θ＜１３５度の領域
(g)｜Ｂ相の信号値｜＞｜Ａ相の信号値｜となる１３５＜θ＜２２５度の領域
(h)｜Ａ相の信号値｜＞｜Ｂ相の信号値｜となる２２５＜θ＜３１５度の領域
【００２０】
上記(a)〜(d)の分類および(e)〜(h)の分類を組み合わせることにより、疑似正弦波信号の１周期は次の８つに分けられる。
領域▲１▼．上記(a)および(e)が成立する０＜θ＜４５度の領域
領域▲２▼．上記(a)および(f)が成立する４５＜θ＜９０度の領域
領域▲３▼．上記(b)および(f)が成立する９０＜θ＜１３５度の領域
領域▲４▼．上記(b)および(g)が成立する１３５＜θ＜１８０度の領域
領域▲５▼．上記(c)および(g)が成立する１８０＜θ＜２２５度の領域
領域▲６▼．上記(c)および(h)が成立する２２５＜θ＜２７０度の領域
領域▲７▼．上記(d)および(h)が成立する２７０＜θ＜３１５度の領域
領域▲８▼．上記(d)および(a)が成立する３１５＜θ＜３６０度の領域
【００２１】
内挿制御回路３２は、減算回路３１からＡＣ成分が抽出されたＡ相およびＢ相のディジタル信号が入力されると、位相角θが上記領域▲１▼〜領域▲８▼のうちどの領域に対応しているかを判定する。これにより、疑似正弦波信号（たとえば、Ａ相）の１周期を８つに分割した４５度範囲の領域のうち、いずれか１つの領域を選択できる。なお、位相角θが各領域の境界に対応する場合は後述する例外処理を行う。選択した４５度範囲の領域は、後述する除算回路３３および逆正接関数参照回路３５によってさらに細かく細分化される。
【００２２】
２．振幅比算出のための除数、被除数の決定
内挿制御回路３２は、判定した領域が上記領域▲１▼、領域▲４▼、領域▲５▼および領域▲８▼のいずれかのとき、｜Ｂ相の信号値｜を除数に、｜Ａ相の信号値｜を被除数にそれぞれセットして当該除数および被除数を除算回路３３へ送るとともに、判定領域を示す情報を内挿値選択・更新・保持回路３６へ送る。１周期の分割数８は、２進データの場合に３ビットで表現できるので、判定領域を示す情報は３ビットのデータとして送信される。
【００２３】
一方、内挿制御回路３２は、判定した領域が上記領域▲２▼、領域▲３▼、領域▲６▼および領域▲７▼のいずれかのとき、｜Ａ相の信号値｜を除数に、｜Ｂ相の信号値｜を被除数にそれぞれセットして当該除数および被除数を除算回路３３へ送るとともに、判定領域を示す情報を内挿値選択・更新・保持回路３６へ送る。
【００２４】
３．例外処理
内挿制御回路３２は、減算回路３１から入力されたＡ相およびＢ相のディジタル信号が領域▲１▼〜領域▲８▼のいずれにも該当しない、すなわち、Ａ相およびＢ相のディジタル信号のいずれかが０、もしくはＡ相およびＢ相のディジタル信号の絶対値が等しい（｜Ｂ相の信号値｜＝｜Ａ相の信号値｜）とき、除算回路３３に除算処理をスキップする指令を出力し、逆正接関数参照回路３５に参照処理をスキップする指令を出力し、遅延回路３４に位相角θを示す情報を送り、内挿値選択・更新・保持回路３６へ例外処理を行う指令を出力する。例外処理時の位相角θは、以下のように求める。
【００２５】
例外▲１▼．｜Ａ相の信号値｜＝０およびＢ相の符号が負のとき、θ＝０度
例外▲２▼．Ａ相の符号が正、Ｂ相の符号が負、および｜Ａ相の信号値｜＝｜Ｂ相の信号値｜のとき、θ＝４５度
例外▲３▼．Ａ相の符号が正および｜Ｂ相の信号値｜＝０のとき、θ＝９０度
例外▲４▼．Ａ相およびＢ相の符号がともに正、および｜Ａ相の信号値｜＝｜Ｂ相の信号値｜のとき、θ＝１３５度
例外▲５▼．｜Ａ相の信号値｜＝０およびＢ相の符号が正のとき、θ＝１８０度
例外▲６▼．Ａ相の符号が負、Ｂ相の符号が正、および｜Ａ相の信号値｜＝｜Ｂ相の信号値｜のとき、θ＝２２５度
例外▲７▼．Ａ相の符号が負および｜Ｂ相の信号値｜＝０のとき、θ＝２７０度
例外▲８▼．Ａ相およびＢ相の符号がともに負、および｜Ａ相の信号値｜＝｜Ｂ相の信号値｜のとき、θ＝３１５度
【００２６】
例外▲１▼〜例外▲８▼の場合は位相角θが一義的に求まるので、上述した４５度範囲の領域についてさらに細分化しなくてよい。そこで、内挿制御回路３２は、例外処理時の位相角θを示す情報を遅延回路３４を経由して内挿値選択・更新・保持回路３６へ送る。
【００２７】
除算回路３３および逆正接関数参照回路３５は、選択した４５度範囲の領域を細分化する。除算回路３３は、内挿制御回路３２から入力される除数および被除数を用いて２相の疑似正弦波信号の振幅比を算出する。内挿制御回路３２によって（除数）＞（被除数）の関係が成立するように除数および被除数が決定されているので、商Ｑは０＜Ｑ＜１の範囲に収まる。除算回路３３は、商Ｑを示す情報をインデックス情報として逆正接関数参照回路３５へ送出する。
【００２８】
逆正接関数参照回路３５は、周知のテーブル参照回路によって構成される。逆正接関数参照回路３５には、２相の疑似正弦波信号の振幅比（tanθ）に対応する位相角θの値（細分化データ）があらかじめ記憶されている（θ＝tan−１Ｑ）。これにより、逆正接関数参照回路３５にインデックス情報（Ｑ）が入力されると、位相角θを示す情報が逆正接関数参照回路３５から出力される。逆正接関数参照回路３５は、０＜θ＜４５度の範囲で細分化するように構成されているが、上述したように上記領域▲１▼〜領域▲８▼のいずれかを判定した上で細分化を行うので、逆正接関数参照回路３５に１／８周期分の細分化データを備えるだけで１周期分全域について内挿することができる。つまり、１／８周期分の逆正接関数参照回路３５は、等分された８つの領域で共用できる。逆正接関数参照回路３５から出力された位相角θを示す情報は、内挿値選択・更新・保持回路３６へ送られる。
【００２９】
遅延回路３４は、内挿制御回路３２から位相角θを示す情報が入力されると、所定時間経過後に当該位相角θを示す情報を内挿値選択・更新・保持回路３６へ出力する。所定時間（遅延時間）は、除算回路３３および逆正接関数参照回路３５による双方の処理時間の合計に相当するようにあらかじめ決定されている。遅延回路３４を備えることにより、Ａ相およびＢ相のディジタル信号が内挿制御回路３２に入力されてから、例外処理時の位相角θを示す情報が内挿値選択・更新・保持回路３６へ入力されるまでの経過時間と、Ａ相およびＢ相のディジタル信号が内挿制御回路３２に入力されてから、細分化された位相角θを示す情報が内挿値選択・更新・保持回路３６へ入力されるまでの経過時間とを同等にすることができる。遅延回路３４は、たとえば、シフトレジスタ回路などで構成される。
【００３０】
内挿値選択・更新・保持回路３６は、内挿制御回路３２から例外処理の指令を受けると遅延回路３４から入力される位相角θの情報を選択し、内挿制御回路３２から例外処理の指令を受けない場合は逆正接関数参照回路３５から入力される位相角θの情報を選択する。逆正接関数参照回路３５から入力される位相角θの情報は０＜θ＜４５度の範囲の情報であるので、内挿値選択・更新・保持回路３６は、内挿制御回路３２から入力された判定領域を示す情報を用いて１周期全域における位相角を算出する。
【００３１】
たとえば、領域▲１▼が判定されているとき、逆正接関数参照回路３５から入力される情報に基づいて位相角θを算出する。また、領域▲６▼が判定されているとき、逆正接関数参照回路３５から入力される情報に２２５度を加えて位相角θを算出する。
【００３２】
内挿値選択・更新・保持回路３６は、算出した位相角θの情報を不図示の通信回路を経由してモータ制御回路（不図示）へ送出する。内挿値選択・更新・保持回路３６は、新たな位相角情報が逆正接関数参照回路３５および遅延回路３４から入力されるまで、モータ制御回路（不図示）へ送出した位相角情報を保持するように構成されている。
【００３３】
以上説明した実施の形態によれば、以下の作用効果が得られる。
（１）内挿回路３は、２相の疑似正弦波信号の振幅比Ｑを算出し、Ｑをインデックス情報として逆正接関数参照回路３５から位相角θの情報を読み出す細分化処理を行う。内挿回路３はさらに、例外▲１▼（θ＝０度）、例外▲２▼（θ＝４５度）、例外▲３▼（θ＝９０度）、例外▲４▼（θ＝１３５度）、例外▲５▼（θ＝１８０度）、例外▲６▼（θ＝２２５度）、例外▲７▼（θ＝２７０度）および例外▲８▼（θ＝３１５度）のいずれかの場合に例外処理としてＱの算出および逆正接関数参照回路３５の参照処理をスキップし、一義的に決まる位相角θの情報を遅延回路３４を介して内挿値選択・更新・保持回路３６へ出力するようにした。これにより、細分化処理を行う場合と例外処理を行う場合とで、Ａ相およびＢ相のディジタル信号が内挿制御回路３２に入力されてから位相角θを示す情報が内挿値選択・更新・保持回路３６へ出力されるまでの時間のばらつきを抑えることができる。この結果、内挿値選択・更新・保持回路３６がモータ制御回路（不図示）へ位相角情報を時間的なばらつきを抑えて所定の間隔で送出できるので、モータの速度制御上の偏差（速度リップル）を低減することが可能になる。
【００３４】
（２）振幅比Ｑの算出時に、Ｑが１未満となるように除数および被除数を決定したので、浮動小数点演算を必要とせず、除算回路３３を簡単に構成できる上に、除算処理時間を短縮することができる。このため、除算処理ごとの処理時間のばらつきが少ない。さらに、Ｑの範囲を１未満に抑えたことにより、Ｑをインデックス情報として参照する逆正接関数参照回路３５の回路規模を、インデックス範囲を広くとる場合に比べて小さくすることができる。
【００３５】
（３）１周期の中で領域▲１▼〜領域▲８▼のいずれの領域に対応するかを判定した上で細分化処理を行うので、逆正接関数参照回路３５に１／８周期分の細分化データを備えるだけで１周期分全域について内挿することができる。この結果、逆正接関数参照回路３５の回路規模を小さく抑えることができる。
【００３６】
以上の説明では、１周期を領域▲１▼〜領域▲８▼に分けて細分化を行う例を説明したが、分割する領域数は１６分割であっても構わない。この場合には、周知の抵抗分割回路を用いることにより、２相の疑似正弦波信号の中間の位相を有する疑似正弦波信号を生成する。
【００３７】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。可動物体は、たとえば、モータが対応する。疑似正弦波信号生成手段は、たとえば、変位情報生成部１によって構成される。内挿手段は、たとえば、内挿回路３によって構成される。等分割手段および制御手段は、たとえば、内挿制御回路３２によって構成される。出力手段は、たとえば、内挿値選択・更新・保持回路３６によって構成される。時間調整は、遅延回路３４による遅延が対応する。演算手段は、たとえば、除算回路３３および逆正接関数参照回路３５によって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【００３８】
【発明の効果】
本発明によるエンコーダでは、位相値を得るための処理時間のばらつきを低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるエンコーダ装置の要部構成を示す図である。
【図２】２相の検出信号波形を示す図である。
【図３】内挿回路の詳細を説明する図である。
【図４】内挿制御回路による分割処理を説明する図である。
【符号の説明】
１…変位情報生成部、２Ａ、２Ｂ…Ａ／Ｄコンバータ、
３…内挿回路、１１…発光素子、
１２…回転ディスク、１３…受光素子、
１４…増幅回路、３１…減算回路、
３２…内挿制御、３３…除算回路、
３４…遅延回路、３５…逆正接関数参照回路、
３６…内挿値選択・更新・保持回路

Claims

可動物体の変位に応じて所定の位相差を有する２つの疑似正弦波信号を生成する疑似正弦波信号生成手段と、
前記疑似正弦波信号の周期を内挿する内挿手段とを備え、
前記内挿手段は、
前記疑似正弦波信号の周期を複数に等分割する等分割手段と、
前記等分割された範囲の中で内挿値を演算する演算手段と、
前記疑似正弦波信号の位相が前記等分割された範囲の中にあるときは、前記演算手段によって演算された内挿値を位相角とし、前記疑似正弦波信号の位相が前記等分割された範囲の境界にあるときは、当該境界値を位相角とするとともに、前記演算手段による演算時間に対応する時間調整を指示する制御手段とを備えることを特徴とするエンコーダ。
請求項１に記載のエンコーダにおいて、
前記位相角を示す情報を出力する出力手段をさらに備え、
前記時間調整は、前記境界値を位相角とする場合に前記出力手段によって前記情報が出力されるまでの時間に遅延を与えることを特徴とするエンコーダ。
請求項１または２に記載のエンコーダにおいて、
前記等分割手段は、１周期を少なくとも８分割以上に分割し、
前記演算手段は、商が１未満となる除算処理を含むことを特徴とするエンコーダ。
請求項１から３のいずれかに記載のエンコーダにおいて、
前記等分割手段は、前記２つの疑似正弦波信号のいずれか一方の位相が０度を基準として前記疑似正弦波信号の周期を複数に等分割することを特徴とするエンコーダ。