JP2011226987A - エンコーダ - Google Patents

Abstract

【課題】符号板の高速移動時においても位置検出の信頼性の低下を低減できるエンコーダを提供する。
【解決手段】エンコーダ（１００）は、位置情報を示すパターンを有する符号板（１０）と、位置情報を示すパターンを検出する検出部（２０）と、位置情報に基づいて、第１の処理が行われる第１経路と、位置情報に基づいて、第２の処理が行われる第２経路と、第１の処理の第１処理結果と第２の処理の第２処理結果とに基づいて第３の処理をする処理部（３９又は４１）と、第１経路から処理部への第１処理結果の出力タイミングと第２経路から処理部への第２処理結果の出力タイミングとを同期させるように、第１経路と第２経路とにおける出力タイミングの遅延時間を調整する遅延時間調整部（６０）とを備える。
【選択図】図１

Description

本発明は、エンコーダに関する。

エンコーダは、例えば、アブソリュートパターンとインクリメンタルパターンを備えた円板状の符号板と、アブソリュートパターンに対向してアブソリュートパターンの最小読み取りピッチの１／２の位相差を持つ２組のアブソリュート検出素子群とを備える。例えば、このようなエンコーダは、インクリメンタルパターンに基づく信号により２組のアブソリュート検出素子群が検出した出力のいずれかを選択することによってアブソリュート信号が変化するタイミングである不安定部を避けて正確な位置情報を得ている。
また、このようなエンコーダは、電源投入時に符号板に対向するアブソリュート検出素子群のすべての信号を制御回路により順番に読み出し、得られた符号列から絶対位置を割り出して、カウンタの初期値とする。それ以後は、インクリメンタル信号によりカウンタを変化させて位置情報として使用する。また、最新の位置でアブソリュート検出素子群から得られるはずの符号をインクリメンタル信号に基づいてパターン発生部が発生する。アブソリュート検出素子群の一箇所から実際に得られる符号とパターン発生部から得られる符号を比較することにより、インクリメンタルパターンの異常やインクリメンタル検出部の異常または誤検出を判定することができる（特許文献１を参照）。

特開平５−１１８８７３号公報

しかしながら、従来のエンコーダにおいて、例えば、２系統の信号に基づいて異常又は誤検出の判定を行う場合、２つのパス（信号経路）が生じる。また、アブソリュート検出素子群が検出した信号が微小なため電気的処理（増幅、二値化、ノイズ除去など）において信号遅延が生じる場合がある。符号板の回転速度が速くなると絶対番地が変化する間隔が短くなるため、この信号遅延が無視できなくなる。符号板の回転速度が速くなると、信号遅延によって、検出されたアブソリュート信号が診断部に到達する前に、符号板が次の絶対番地に進んでインクリメンタル信号が変化する場合がある。この場合、インクリメンタル信号に基づいてパターン発生部から得られる符号が変化して、診断部がアブソリュート検出素子群の一箇所から実際に得られる符号と一致しないと判定する誤判定が発生する。このため、こうしたエンコーダでは、回転速度を上げることに限界がある。

このように、上記のようなエンコーダでは、信号遅延による誤検出又は誤判定が発生する可能性があるため、符号板が高速に移動する場合に位置検出の信頼性が低下する場合がある。

本発明は、上記問題を解決すべくなされたもので、その目的は、符号板の高速移動時においても位置検出の信頼性の低下を提言できるエンコーダを提供することにある。

上記問題を解決するために、本発明は、位置情報を示すパターンを有する符号板と、前記パターンを検出する検出部と、前記位置情報に基づいて、第１の処理が行われる第１経路と、前記位置情報に基づいて、第２の処理が行われる第２経路と、前記第１の処理の第１処理結果と前記第２の処理の第２処理結果とに基づいて第３の処理をする処理部と、前記第１経路から前記処理部への前記第１処理結果の出力タイミングと前記第２経路から前記処理部への前記第２処理結果の出力タイミングとを同期させるように、前記第１経路と前記第２経路とにおける前記出力タイミングの遅延時間を調整する遅延時間調整部とを備えるエンコーダである。

本発明によれば、エンコーダは、符号板の高速移動時においても位置検出の信頼性の低下を低減できる。

本発明の一実施形態によるエンコーダを示すブロック図である。 同実施形態における遅延部を示すブロック図である。 同実施形態における処理時間の一例を示す図である。 同実施形態における同期シーケンスを示すタイムチャートである。 本発明の一実施形態によるエンコーダを示すブロック図である。 同実施形態における同期シーケンスを示すタイムチャートである。

以下、本発明の一実施形態によるエンコーダについて、図面を参照して説明する。
＜第１の実施形態＞
図１は、本実施形態によるエンコーダを示すブロック図である。
図１において、エンコーダ１００は、符号板１０、検出部２０、アンプ（３１、３４）、二値化部（３２、３５）、フィルタ（３３、３６）、Ａ／Ｄ（アナログ−デジタル）変換部３７、内挿処理部３８、合成処理部３９、位置情報出力部４０、判定処理部４１、エラー出力部４２、起動時制御部４３、絶対番地処理部５０、及び遅延時間調整部６０を備える。なお、この図において、エンコーダ１００に電源を投入した直後である起動時における信号の流れを破線で示す。また、起動時以降の通常動作時における信号の流れを実線で示す。
符号板１０は、円板状の形状に、例えば外周側から順番に、相対位置として位置情報を示すインクリメンタルパターン１１と、絶対位置として位置情報を示すアブソリュートパターン１２とを備える。なお、本実施形態では、符号板１０が回転するロータリータイプのエンコーダについて説明する。

検出部２０は、符号板１０に対向して配置され、インクリメンタルパターン１１とアブソリュートパターン１２とを検出する。検出部２０は、インクリメンタル検出素子２１、アブソリュート検出素子２２、及びスイッチ部２３を備える。
インクリメンタル検出素子２１は、符号板１０に設けられたインクリメンタルパターン１１に対向して配置される。インクリメンタル検出素子２１は、インクリメンタルパターン１１を検出し、検出したインクリメンタルパターン１１に対応する位相が９０度ずれたＡ相信号とＢ相信号とをアンプ３１に出力する。

アブソリュート検出素子２２は、符号板１０に設けられたアブソリュートパターン１２に対向して配置され、アブソリュートパターン１２を検出する。アブソリュート検出素子２２は、アブソリュートパターン１２に対応した最小読み取りピッチの１／２の位相差を持つ不図示の２組の検出素子群を備え、検出した各信号をスイッチ部２３に出力する。
スイッチ部２３は、アブソリュート検出素子２２とアンプ３４との間に配置され、複数のスイッチとスイッチ制御部２４とを備える。スイッチ部２３は、フィルタ３３から供給される切り替え信号と、スイッチ制御部２４から供給される制御信号によりスイッチを切り替える。これにより、スイッチ部２３は、アブソリュート検出素子２２がそれぞれ出力する信号から１つを切り替えてアンプ３４に出力する。
例えば、起動時において、スイッチ制御部２４は、起動時制御部４３から制御信号が供給され、アブソリュート検出素子２２の出力を順番に１信号ずつ切り替えてスイッチ部２３から出力させる。また、通常動作時において、スイッチ制御部２４は、アブソリュート検出素子２２がそれぞれ出力する信号のうち１つをスイッチ部２３からアンプ３４に出力させる。ここでは、例えば、スイッチ制御部２４は、左から３番目の信号を出力するものとする。なお、このスイッチ制御部２４の出力信号は、アブソリュートパターン１２に基づいて検出された絶対位置情報（第１の絶対位置情報）を復号した信号である。

アンプ（３１、３４）は、検出部２０が検出した微小レベルの信号を増幅する。アンプ３１は、検出部２０がインクリメンタルパターン１１に基づき検出したＡ相信号とＢ相信号との二相正弦波信号を増幅して二値化部３２及びＡ／Ｄ変換部３７に出力する。また、アンプ３４は、スイッチ部２３が切り替えて出力する信号を増幅して二値化部３５に出力する。アンプ３４によって増幅される信号は、検出部２０がアブソリュートパターン１２に基づき検出した複数の信号から１つが選択された信号である。
二値化部３２は、アンプ３１が増幅した信号をＨ（ハイ）状態又はＬ（ロウ）状態によって示される二値信号に変換する二値化処理を行う。二値化部３５は、アンプ３４が増幅した信号をＨ状態又はＬ状態によって示される二値信号に変換する二値化処理を行う。二値化部３２は、アンプ３１から供給されるＡ相信号とＢ相信号との二相正弦波信号を二値化処理する。また、二値化部３２は、生成されたＡ相とＢ相との二相矩形波信号である二相信号（ＤＡ信号、ＤＢ信号）をフィルタ３３に出力する。二値化部３５は、アンプ３４から供給される信号を二値化処理し、生成されたアブソリュート信号をフィルタ３６に出力する。

フィルタ３３は、二値化部３２から供給される二値化処理された二相信号（ＤＡ信号、ＤＢ信号）のノイズ除去を行う。また、フィルタ３３は、ノイズが除去された二相信号（ＤＡ信号、ＤＢ信号）を遅延時間調整部６０に出力する。また、フィルタ３３は、アブソリュート検出素子２２の２組の検出素子群を切り替えるための切り替え信号として、ノイズが除去された二相信号のＤＡ信号をスイッチ部２３に出力する。
また、フィルタ３６は、二値化部３５から供給される信号であるアブソリュート信号（ＡＢＳ信号）のノイズ除去を行い、ノイズが除去されたアブソリュート信号（ＡＢＳ信号）を判定処理部４１に出力する。また、フィルタ３６は、起動時において、絶対番地処理部５０にノイズが除去されたアブソリュート信号（ＡＢＳ信号）を出力する。アブソリュート信号（ＡＢＳ信号）は、アブソリュートパターン１２に基づいて検出された絶対位置情報（第１の絶対位置情報）から生成された信号である。

Ａ／Ｄ変換部３７は、アンプ３１と内挿処理部３８との間に配置される。Ａ／Ｄ変換部３７は、アンプ３１から供給されるＡ相信号とＢ相信号とをそれぞれアナログ信号からデジタル信号に変換し、変換したＡ相信号とＢ相信号とを内挿処理部３８に出力する。
内挿処理部３８は、Ａ／Ｄ変換部３７からデジタル化されたＡ相信号とＢ相信号とが供給される。内挿処理部３８は、供給されたＡ相信号とＢ相信号とを内挿処理して、高分解能な相対位置情報である内挿値θを算出する。また、内挿処理部３８は、算出した内挿値θを合成処理部３９に出力する。内挿処理の原理は、例えば、位相の異なるＡ相信号とＢ相信号とを用い、内挿値θ＝ｔａｎ^−１（Ａ／Ｂ）（Ａ／Ｂは、Ａ相信号とＢ相信号との信号振幅の比）を算出する。この算出した内挿値θを、カウンタ５２がカウントした絶対番地情報に加えることにより、インクリメンタルパターン１１の最小識別幅より細かい精度の位置を算出することができる。

絶対番地処理部５０は、遅延時間調整部６０を介してフィルタ３３から供給される二相信号（ＤＡ信号、ＤＢ信号）に基づいて、絶対番地情報と、判定処理部４１で使用する比較用信号及びトリガ信号とを生成する。絶対番地処理部５０は、回転方向判定部５１、カウンタ５２、パターン発生部５３及び絶対位置デコード部５４を備える。
回転方向判定部５１は、遅延時間調整部６０を介してフィルタ３３から供給される二相信号（ＤＡ信号、ＤＢ信号）を用いて、インクリメンタル検出素子２１に対する符号板１０の回転方向（正方向か逆方向か）を判定し、カウント値（増減値）を検出する。また、回転方向判定部５１は、回転方向情報とカウント値とをカウンタ５２とパターン発生部５３とに出力する。なお、回転方向判定部５１は、回転方向の判定をＡ相信号とＢ相信号との位相関係から判定する。また、この回転方向情報とカウント値とは、符号板１０の回転に応じて、回転方向やカウント値が変化し、現在位置情報の変化を示す情報である。そのため、回転方向情報とカウント値とは、相対位置情報である。また、回転方向判定部５１は、二相信号（ＤＡ信号、ＤＢ信号）に基づいて比較用信号が隣の絶対番地の値に切り替わったことを示すトリガ信号を生成する。回転方向判定部５１は、生成したトリガ信号を判定処理部４１に出力する。

カウンタ５２は、起動時において、絶対位置デコード部５４から現在位置情報が供給される。カウンタ５２は、供給された現在位置情報の値がセットされる。また、カウンタ５２は、起動時以降の動作である通常動作時に、回転方向判定部５１から回転方向情報とカウント値とが供給される。カウンタ５２は、供給される回転方向情報とカウント値に基づいて供給されるクロックに応じてカウンタ値を増減させ、現在位置情報を生成する。なお、カウンタ５２が生成する現在位置情報は、符号板１０の絶対位置を示すため絶対番地情報でもある。また、カウンタ５２は、生成した絶対番地情報（現在位置情報）を合成処理部３９に出力する。

パターン発生部５３は、例えば、シフトレジスタ等の回路により構成されている。また、パターン発生部５３は、起動時において、起動時制御部４３から制御信号が供給される。また、パターン発生部５３は、起動時において、フィルタ３６から順次、スイッチ部２３を切り替えた論理信号（例えば６ビット分）が供給される。パターン発生部５３は、供給された論理信号を、制御信号に基づいてシフトレジスタに順次セットしてパターン情報を生成する。
また、パターン発生部５３は、通常動作時において、回転方向判定部５１から回転方向情報とカウント値とが供給される。パターン発生部５３は、供給された回転方向情報とカウント値とに基づいた論理信号を、シフトレジスタにセットしてパターン情報を更新する。更に、パターン発生部５３は、生成したパターン情報を絶対位置デコード部５４に出力する、また、更新されたパターン情報の一部を比較用信号として遅延時間調整部６０に出力する。ここで、パターン発生部５３は、例えば、更新されたパターン情報の左から３ビット目の情報を比較用信号として出力する。なお、パターン情報は、回転方向情報とカウント値とに基づいて更新される。また、回転方向情報とカウント値とは、二相信号（ＤＡ信号、ＤＢ信号）に基づいて生成された信号である。このため、パターン情報は、二相信号（ＤＡ信号、ＤＢ信号）に基づいて検出された絶対位置情報（第２の絶対位置情報）である。また、比較用信号は、絶対位置情報（第２の絶対位置情報）を復号した信号である。すなわち、比較用信号は、絶対位置情報（第２の絶対位置情報）から生成された信号である。

絶対位置デコード部５４は、起動時において、起動時制御部４３から制御信号が供給され、パターン発生部５３からパターン情報が供給される。絶対位置デコード部５４は、起動時において、供給されたパターン情報に基づいて絶対位置情報を算出し、算出した絶対位置情報を制御信号に基づいてカウンタ５２に出力する。

合成処理部３９は、絶対番地処理部５０のカウンタ５２から絶対番地情報が供給され、更に内挿処理部３８から相対位置情報である内挿値θが供給される。また、合成処理部３９は、供給された絶対番地情報と相対位置情報（内挿値θ）とを用いて、符号板１０の現在位置情報を合成し、合成した位置情報を位置情報出力部４０に出力する。
位置情報出力部４０は、合成処理部３９から位置情報が供給され、供給された位置情報に基づいて位置情報を含む情報を、エンコーダ１００に接続されている装置に出力する。

判定処理部４１は、フィルタ３６から供給されるアブソリュート信号（ＡＢＳ信号）の論理状態と、遅延時間調整部６０を介して絶対番地処理部５０のパターン発生部５３から供給される比較用信号の論理状態とが一致しているか否かを判定する。また、判定処理部４１は、比較用信号が隣の絶対番地の値に切り替わったことを示すトリガ信号が回転方向判定部５１から供給される。判定処理部４１は、上記２つの論理状態が一致していると判定した場合に、エンコーダ１００が正常に動作している（誤検出していない）と判定する。また、判定処理部４１は、上記２つの論理状態が一致していないと判定した場合に、誤検出していると判定し、異常検出信号をエラー出力部４２に出力する。
エラー出力部４２は、判定処理部４１から供給された異常検出信号に応じたエラー信号を、エンコーダ１００に接続されている装置に出力する。

起動時制御部４３は、検出部２０のスイッチ制御部２４と、絶対番地処理部５０のパターン発生部５３及び絶対位置デコード部５４とに、現在位置情報の初期値となる絶対位置情報を生成するための制御信号を供給する。起動時制御部４３は、エンコーダ１００に電源を投入した直後である起動時における制御処理を行う（イニシャライズ処理）。

遅延時間調整部６０は、フィルタ３３と絶対番地処理部５０との間、及び絶対番地処理部５０と判定処理部４１との間に配置され、絶対番地情報の出力タイミングの遅延時間及び比較用信号の出力タイミングの遅延時間を調整する。また、遅延時間調整部６０は、遅延部６１、６２を備える。ここで出力タイミングの遅延時間について、一例として、Ａ／Ｄ変換部３７と内挿処理部３８との処理を第１の処理とした場合を説明する。この場合、第１の処理結果（内挿値θ）の出力タイミングの遅延時間は、第１の処理の前段の処理結果（アンプ３１の二相正弦波信号）の出力時刻から、第１の処理の処理時間を含み、内挿値θが次段の処理部（合成処理部３９）に到達する時刻までの期間とする。
遅延部６１（第１の遅延部）は、フィルタ３３から供給される二相信号（ＤＡ信号、ＤＢ信号）の出力タイミングを遅延させて、絶対番地処理部５０の回転方向判定部５１に出力する。これにより、遅延部６１は、アンプ３１の出力時刻から絶対番地処理部５０のカウンタ５２の出力である絶対番地情報が合成処理部３９に到達する時刻までの期間を調整する。
また、遅延部６２（第２の遅延部）は、絶対番地処理部５０のパターン発生部５３から供給される比較用信号の出力タイミングを遅延させて、判定処理部４１に出力する。これにより、遅延部（６１、６２）は、フィルタ３３の出力時刻から絶対番地処理部５０のパターン発生部６２の出力である比較用信号が判定処理部４１に到達する時刻までの期間を調整する。

図２は、本実施形態における遅延部の一例を示すブロック図である。
遅延部（６１、６２）は、シフトレジスタ部６１１、セレクタ部６１２、及び記憶部６１３を備える。
シフトレジスタ部６１１は、入力信号ＩＮと不図示のクロック信号源からのクロック信号ＣＬＫとが供給され、入力信号ＩＮをクロック信号ＣＬＫによりシフトさせる。シフトレジスタ部６１１は、クロック信号ＣＬＫによってシフトされた回数により入力信号ＩＮの遅延時間（遅延量）を決定される。また、シフトレジスタ部６１１のシフト回数は、必要とする遅延時間（遅延量）に合わせて決定される。例えば、クロック信号ＣＬＫが５ＭＨｚ（メガヘルツ）、シフトレジスタ部６１１の段数を１０段とした場合、最大の遅延時間（遅延量）は、２μｓ（マイクロ秒）となる。
なお、入力信号ＩＮは、１ビット幅の信号に限らず、複数ビット幅の信号でも良い。ここで、遅延部６１において、入力信号ＩＮは、二相信号（ＤＡ信号、ＤＢ信号）であり、遅延部６２において、入力信号ＩＮは、比較用信号である。

セレクタ部６１２は、シリアルイン・パラレルアウトするシフトレジスタ部６１１の各段から出力されるシフト信号が供給され、その内の１信号を選択して出力信号ＯＵＴとして出力する。また、セレクタ部６１２は、記憶部６１３に記憶された情報に基づいて各シフト信号の内の１信号を選択する。
記憶部６１３は、書き換え可能な不揮発性メモリなどを含み、遅延時間（遅延量）の設定情報を記憶する。遅延時間（遅延量）の設定情報は、構成によって定められた遅延時間によって予め定められた値が、不図示の制御部により記憶部６１３に記憶される。

次に、本実施形態のエンコーダ１００の動作を説明する。
まず、図１を用いて、エンコーダ１００に電源を投入した直後である起動時における動作を説明する。
エンコーダ１００に電源が投入されると、起動時制御部４３が、起動時の初期化処理を行う。起動時制御部４３は、検出部２０のスイッチ制御部２４に初期化処理を行わせて、アブソリュート検出素子２２の出力を順次切り替えさせる。これにより、スイッチ部２３は、アブソリュート検出素子２２の出力を１信号ずつ出力する。例えば、アブソリュートパターン１２が６ビットで構成された絶対位置情報を表す場合、起動時制御部４３は、６ビットの情報をスイッチ部２３に切り替えさせて１ビットずつ出力させる。出力された信号は、アンプ３４において信号増幅され、二値化部３５において二値化される。また、二値化部３５において二値化された論理信号は、フィルタ３６においてノイズ除去されて、絶対番地処理部５０のパターン発生部５３に供給される。

起動時制御部４３は、パターン発生部５３に初期化処理を行わせて、パターン発生部５３のシフトレジスタに論理信号を順次セットさせる。パターン発生部５３は、シフトレジスタにセットされた値をパターン情報として絶対位置デコード部５４に出力する。また、起動時制御部４３は、絶対位置デコード部５４に制御信号を出力し、絶対位置デコード部５４にパターン発生部５３から供給されたパターン情報に基づき絶対位置情報をデコードさせる。
絶対位置デコード部５４は、カウンタ５２に絶対位置情報を出力し、カウンタ５２にセットさせる。カウンタ５２にセットされた絶対位置情報が、初期状態における絶対番地情報となる。エンコーダ１００は、以上で初期化処理を終え、インクルメンタルパターン１１とアブソリュートパターン１２とに基づいて位置情報を検出する通常動作を行う。

次に、エンコーダ１００の通常動作時における動作を説明する。
通常動作時において、エンコーダ１００は、符号板１０のインクリメンタルパターン１１とアブソリュートパターン１２とに基づいて位置情報を検出して、検出した位置情報を出力する。

まず、インクリメンタル検出素子２１が、インクリメンタルパターン１１を検出し、検出したインクリメンタルパターン１１に対応するＡ相信号とＢ相信号とをアンプ３１に出力する。アンプ３１は、検出部２０がインクリメンタルパターン１１に基づき検出したＡ相信号とＢ相信号とを増幅して二値化部３２及びＡ／Ｄ変換部３７に出力する。Ａ／Ｄ変換部３７は、アンプ３１から供給されるＡ相信号とＢ相信号を、それぞれアナログ信号からデジタル信号に変換し、変換したＡ相信号とＢ相信号を内挿処理部３８に出力する。内挿処理部３８は、Ａ／Ｄ変換部３７からデジタル化されたＡ相信号とＢ相信号とが供給され、供給されたＡ相信号とＢ相信号を内挿処理して、高分解能な相対位置情報である内挿値θを算出する。内挿処理部３８は、算出した相対位置情報（内挿値θ）を合成処理部３９に出力する。

また、一方で、二値化部３２は、アンプ３１から供給されるＡ相信号とＢ相信号とを二値化処理し、生成されたＡ相とＢ相との二相信号（ＤＡ信号、ＤＢ信号）をフィルタ３３に出力する。フィルタ３３は、二値化部３２から供給される二値化処理された二相信号（ＤＡ信号、ＤＢ信号）のノイズ除去を行い、ノイズ除去された二相信号（ＤＡ信号、ＤＢ信号）を遅延時間調整部６０に出力する。遅延時間調整部６０の遅延部６１は、フィルタ３３から供給される二相信号（ＤＡ信号、ＤＢ信号）の出力タイミングを遅延させて、絶対番地処理部５０の回転方向判定部５１に出力する。回転方向判定部５１は、二相信号（ＤＡ信号、ＤＢ信号）に基づき検出した回転方向情報とカウント値とをカウンタ５２に出力する。カウンタ５２は、供給された回転方向情報とカウント値とに応じてカウンタ値を増減させ、現在位置情報である絶対番地情報を生成する。なお、カウンタ５２の初期値は、起動時にセットされたアブソリュートパターン１２に基づいて検出された絶対位置情報である。カウンタ５２は、生成した絶対番地情報を合成処理部３９に出力する。

ここで、内挿処理部３８が出力する相対位置情報（内挿値θ）の３５９度から０度に移る際の出力タイミングと、カウンタ５２が出力する絶対番地情報の出力タイミングとを同期させるように、遅延時間調整部６０の遅延部６１は、出力タイミングの遅延時間を調整する。合成処理部３９は、供給された絶対番地情報と相対位置情報（内挿値θ）とを用いて、符号板１０の現在位置情報を合成し、合成した位置情報を位置情報出力部４０に出力する。ここで、絶対番地情報と相対位置情報（内挿値θ）との出力タイミングにずれがある場合、絶対番地情報と相対位置情報（内挿値θ）とに位相差が生じることにより、異なる符合同士を合成してしまう。このため、合成した位置情報が、例えば、２．８、３．９、３．０、３．１、・・・のように不連続な変化を示す場合がある。しかし、遅延部６１が、２つの出力タイミングを同期させるため、位置情報の不連続な変化が発生することを防止できる。
位置情報出力部４０は、合成処理部３９から位置情報が供給され、供給された位置情報に基づいて位置情報を含む情報を、エンコーダ１００に接続されている装置に出力する。

また、通常動作時において、エンコーダ１００は、符号板１０のインクリメンタルパターン１１とアブソリュートパターン１２とに基づいて検出した位置情報に基づいて、誤検出しているか否かを判定し、エラー信号をエンコーダ１００に接続されている装置に出力する（異常検出処理）。
まず、アブソリュート検出素子２２が、アブソリュートパターン１２に基づいて検出した各信号をスイッチ部２３に出力する。スイッチ部２３は、フィルタ３３から供給される切り替え信号と、スイッチ制御部２４から供給される制御信号によりスイッチを切り替える。これにより、スイッチ部２３は、アブソリュート検出素子２２の出力の内の１信号をアンプ３４に出力する。ここでは、例えば、左から３番目の信号を出力する例を説明する。アンプ３４は、スイッチ部２３から供給される信号を増幅して二値化部３５に出力する。二値化部３５は、アンプ３４から供給される信号を二値化処理し、生成されたアブソリュート信号（ＡＢＳ信号）をフィルタ３６に出力する。フィルタ３６は、二値化部３５から供給される信号であるアブソリュート信号（ＡＢＳ信号）のノイズ除去を行い、ノイズ除去されたアブソリュート信号（ＡＢＳ信号）を判定処理部４１に出力する。

また、一方で、回転方向判定部５１は、検出した回転方向情報とカウント値とをカウンタ５２とパターン発生部５３とに出力する。この回転方向情報とカウント値とは、符号板１０の回転に応じて、回転方向やカウント値が変化し、現在位置情報の変化を示す情報である。そのため、回転方向情報とカウント値とは、相対位置情報である。また、回転方向判定部５１は、比較用信号が隣の絶対番地の値に切り替わったことを示すトリガ信号を、二相信号（ＤＡ信号、ＤＢ信号）に基づいて生成する。回転方向判定部５１は、生成したトリガ信号を判定処理部４１に出力する。パターン発生部５３は、供給された回転方向情報とカウント値とに基づいて、シフトレジスタにセットしたパターンを更新する。また、パターン発生部５３は、更新したパターン情報の一部を比較用信号として、遅延時間調整部６０に出力する。ここで、パターン発生部５３は、例えば、更新したパターン情報の左から３ビット目の情報を比較用信号として出力する。遅延時間調整部６０の遅延部６２は、パターン発生部５３から供給される比較用信号の出力タイミングを遅延させて、判定処理部４１に出力する。

ここで、フィルタ３６が出力するアブソリュート信号（ＡＢＳ信号）の出力タイミングと、パターン発生部５３が出力する比較用信号の出力タイミングとを同期させるように、遅延時間調整部６０の遅延部（６１、６２）は、出力タイミングの遅延時間を調整する。判定処理部４１は、アブソリュート信号（ＡＢＳ信号）の論理状態と比較用信号の論理状態とが一致しているか否かを判定する。また、判定処理部４１は、回転方向判定部５１から供給されるトリガ信号を用いて絶対番地情報が変化したタイミングを検出する。判定処理部４１は、上記２つの論理状態が一致していると判定した場合に、正常に動作している（誤検出していない）と判定する。また、判定処理部４１は、上記２つの論理状態が一致していないと判定した場合に、誤検出していると判定し、異常検出信号をエラー出力部４２に出力する。エラー出力部４２は、供給された異常検出信号に応じたエラー信号を、エンコーダ１００に接続されている装置に出力する。

図３は、同実施形態における処理時間の一例を示す図である。
図３において、図１と同じ構成には同一の符号を付す。
まず、エンコーダ１００が、合成処理部３９において位置情報を合成する処理を行う場合について説明する。例えば、この場合において、アンプ３１の処理からＡ／Ｄ変換部３７を経由して内挿処理部３８が相対位置情報（内挿値θ）を出力する処理を第１の処理とし、この経路を第１経路とする。また、アンプ３１の処理から二値化部３２、フィルタ３３を経由して絶対番地処理部５０が絶対番地情報を出力する処理を第２の処理とし、この経路を第２経路とする。また、合成処理部３９が位置情報を合成する処理を第３の処理とする。
図３において、第１経路の処理時間は、Ａ／Ｄ変換部３７の処理時間と内挿処理部３８の処理時間とを合わせた時間である。一方、第２経路の処理時間は、二値化部３２の処理時間とフィルタ３３の処理時間と絶対番地処理部５０の処理時間とを合わせた時間に遅延部６１の遅延量（以下、遅延量［１］という）を加えた時間となる。この遅延量［１］は、第１経路から合成処理部３９への第１処理結果の出力タイミングと第２経路から合成処理部３９への第２処理結果の出力タイミングとを同期させるように、決定される。

遅延部６１は、図２に示されるように、記憶部６１３に記憶させた設定に基づいてセレクタ部６１２が切り替えられる。これにより、遅延部６１は、クロック信号ＣＬＫによるシフト回数を選択して遅延量［１］を変更できる。

ここで、図３に戻り、遅延量［１］を決める一例を説明する。例えば、インクリメンタル周波数が最大２５０ｋＨｚ（キロヘルツ）であるとする。この場合において、まず、遅延部６１の記憶部６１３の設定を変更し、遅延量［１］を０μｓとする。また、相対位置情報（内挿値θ）と絶対番地情報とを直接モニターできるものとする。
この状態において、第１経路の処理時間であるＡ／Ｄ変換部３７の処理時間と内挿処理部３８の処理時間とを合わせた時間を測定した結果は、例えば２．３μｓである。また、第２経路の処理時間である二値化部３２の処理時間とフィルタ３３の処理時間と絶対番地処理部５０の処理時間とを合わせた時間が、例えば０．７μｓである。この場合は、絶対番地情報の変化が、相対位置情報（内挿値θ）のゼロクロス（３５９度から０度に変化する）のタイミングより１．６μｓ進んでいることがわかる。従って、遅延量［１］は、１．６μｓに設定する。
なお、例えば、本実施形態におけるエンコーダ１００は、インクリメンタル周波数を最大２５０ｋＨｚとしており、このインクリメンタル周波数の±１／４周期以上のずれ（遅延）が生じると、合成処理部３９において処理が難しくなる場合がある。従って、上記の遅延量［１］は、周波数２５０ｋＨｚの１／４周期は１μｓであるため、一例として、０．６μｓ以上２．６μｓ以下が望ましい。

次に、エンコーダ１００が、判定処理部４１においてエンコーダ１００が誤検出しているか否かを判定する処理（異常検出処理）を行う場合について説明する。例えば、この場合において、スイッチ部２３からアンプ３４、二値化部３５を経由してフィルタ３６がノイズ除去されたアブソリュート信号（ＡＢＳ信号）を出力する処理を第１の処理とし、この経路を第１経路とする。また、フィルタ３３から絶対番地処理部５０が比較用信号を出力する処理を第２の処理とし、この経路を第２経路とする。また、判定処理部４１が誤検出しているか否かを判定する処理を第３の処理とする。
第１経路の処理時間は、スイッチ部２３の切り替え信号を供給されてからの処理時間、アンプ３４の処理時間、二値化部３５の処理時間及びフィルタ３６の処理時間を合わせた時間である。一方、第２経路の処理時間は、絶対番地処理部５０の処理時間に遅延部６１の遅延量［１］と遅延部６２の遅延量（以下、遅延量［２］という）を加えた時間となる。この遅延量［１］と遅延量［２］とは、第１経路から判定処理部４１への第１処理結果の出力タイミングと第２経路から判定処理部４１への第２処理結果の出力タイミングとを同期させるように、決定される。

遅延部６２は、図２が示すように、記憶部６１３に記憶させた設定に基づいてセレクタ部６１２が切り替えられる。これにより、遅延部６２は、クロック信号ＣＬＫによるシフト回数を選択して遅延量［２］を変更できる。

ここで、遅延量［２］を決める一例を説明する。例えば、インクリメンタル周波数が最大２５０ｋＨｚであるとする。この場合において、まず、遅延部６２の記憶部６１３の設定を変更し、遅延量［２］を０μｓとする。また、アブソリュート信号（ＡＢＳ信号）と比較用信号とを直接モニターできるものとする。なお、遅延量［１］は、上記において設定した１．６μｓとする。
この状態において、第１経路の処理時間であるスイッチ部２３の切り替え信号を供給されてからの処理時間、アンプ３４の処理時間、二値化部３５の処理時間及びフィルタ３６の処理時間を合わせた時間を測定した結果は、例えば２．１μｓから５．１μｓまでの範囲である。また、第２経路の処理時間である絶対番地処理部５０の処理時間が、例えば０．１μｓである。更に第２経路の処理時間に遅延量［１］を加えた時間が、１．７μｓである。この場合は、比較用信号の変化に対して、アブソリュート信号（ＡＢＳ信号）の変化が０．４μｓから３．４μｓまで遅れていることがわかる。ここで、例えば、本実施形態におけるエンコーダ１００において、インクリメンタル周波数の１／２周期以下のずれ（遅延）を処理可能とすると、インクリメンタル周波数の最大周波数２５０ｋＨｚの１／２周期以上遅れないように遅延量［２］を決定する。周波数２５０ｋＨｚの１／２周期は、２μｓである。このため、遅延量［２］は、１．４μｓに設定する。

なお、図２において、クロック信号ＣＬＫが５ＭＨｚ（メガヘルツ）である場合、遅延量［１］の１．６μｓでは、不図示の制御部が、８回シフトした信号を出力する設定を記憶部６１３に予め記憶する。また、遅延量［２］の１．４μｓでは、不図示の制御部が、７回シフトした信号を出力する設定を記憶部６１３に予め記憶する。

図４は、同実施形態における同期シーケンスを示すタイムチャートである。
図４において、上段の波形から順に説明する。
（ａ）は、インクリメンタル検出素子２１がインクリメンタルパターン１１を検出したＡ相信号（Ａ＋、Ａ−）を示す。ここで、信号Ａ−は、破線により示され、信号Ａ＋の反転信号である。（ｂ）は、信号Ａ＋を二値化部３２、フィルタ３３によって、二値化処理とノイズ除去とが行われた信号ＤＡ（遅延前）を示す。また、（ｃ）は、内挿処理部３８の出力である内挿値θを示し、内挿値θが０度から３５９度に進み、再び０度に変化するゼロクロスタイミングを示す。
（ｄ）は、遅延部６１により遅延量［１］だけ遅延した後の信号ＤＡを示す。また、（ｅ）は、遅延後の信号ＤＡに基づいて生成された絶対番地情報を示す。ここで、遅延量［１］により、内挿値θのゼロクロスタイミングと絶対番地情報の切り替わりタイミングが同期していることを示す。

また、（ｆ）は、遅延後の信号ＤＡに基づいて生成されたパターン発生部５３の出力を示す。また、（ｇ）は、遅延前の信号ＤＡであるスイッチ部２３の切り替え信号を示す。
また、（ｈ）、（ｊ）は、アブソリュート信号（ＡＢＳ信号）を示す。ここで、破線は、二値化部３５における二値化前の信号であり、フィルタ３６によって除去できなかったノイズが含まれている。（ｉ）は、パターン発生部５３の出力を遅延部６１により遅延量［２］だけ遅延した後の比較用信号に、絶対番地情報を重ねた波形を示す。この比較用信号とアブソリュート信号（ＡＢＳ信号）が比較され、２つの論理状態が一致する期間を一致期間Ｐとし、不一致となる期間を不一致期間Ｆとして示す。
また、（ｋ）は、比較用信号を遅延部６１により遅延させなかった場合の波形を示す。この波形において、（ｉ）の比較用信号を遅延させた波形に比べて、不一致期間Ｆが広く、一致期間Ｐが狭いことがわかる。つまり、遅延量［１］と遅延量［２］とにより、比較用信号の出力タイミングとアブソリュート信号（ＡＢＳ信号）の出力タイミングとが同期される。これにより、一致期間Ｐを広く確保できる。

以上のように、遅延時間調整部６０の遅延部６１が、内挿処理部３８が出力する相対位置情報（内挿値θ）の３５９度から０度に移る際の出力タイミング（ゼロクロスタイミング）と、カウンタ５２が出力する絶対番地情報の出力タイミングとを同期させるように、出力タイミングの遅延時間を調整する。このため、合成処理部３９が合成する位置情報の不連続な変化が発生することを防止できる。これにより、エンコーダ１００は、信号遅延による誤検出を防止できる。
また、遅延時間調整部６０の遅延部６１、６２が、フィルタ３６が出力するアブソリュート信号（ＡＢＳ信号）の出力タイミングと、パターン発生部５３が出力する比較用信号の出力タイミングとを同期させるように、出力タイミングの遅延時間を調整する。このため、判定処理部４１は、誤判定を防止できる。これにより、エンコーダ１００は、信号遅延による誤判定を防止できる。
このように、エンコーダ１００は、信号遅延による誤検出又は誤判定を防止できるため、符号板１０に設けられたパターンが狭ピッチ又は高速に移動する場合に対応できる。また、本実施形態におけるエンコーダ１００は、符号板の高速移動時においても位置検出の信頼性の低下を低減できる。

＜第２の実施形態＞
図５は、本実施形態によるエンコーダを示すブロック図である。
図５において、エンコーダ１００ａは、符号板１０、検出部２０、アンプ（３１、３４）、二値化部（３２、３５）、フィルタ（３３、３６）、Ａ／Ｄ変換部３７、内挿処理部３８、合成処理部３９、位置情報出力部４０、判定処理部４１、エラー出力部４２、起動時制御部４３、絶対番地処理部５０、及び遅延時間調整部６０ａを備える。なお、この図において、エンコーダ１００ａに電源を投入した直後である起動時における信号の流れを破線で示す。また、起動時以降の通常動作時における信号の流れを実線で示す。
また、この図において、図１と同じ構成には同一の符号を付す。

遅延時間調整部６０ａは、フィルタ３３と絶対番地処理部５０との間、及び絶対番地処理部５０と判定処理部４１との間に配置される。また、遅延時間調整部６０ａは、絶対番地情報の出力タイミングの遅延時間、比較用信号の出力タイミングの遅延時間、及びトリガ信号の出力タイミングの遅延時間を調整する。また、遅延時間調整部６０ａは、遅延部（６１、６２、６３）を備える。
例えば、遅延部６１（第１の遅延部）は、フィルタ３３から供給される二相信号（ＤＡ信号、ＤＢ信号）の出力タイミングを遅延させて、絶対番地処理部５０の回転方向判定部５１に出力する。また、遅延部６２（第２の遅延部）は、絶対番地処理部５０のパターン発生部５３から供給される比較用信号の出力タイミングを遅延させて、判定処理部４１に出力する。また、遅延部６３（第３の遅延部）は、絶対番地処理部５０の回転方向判定部５１から供給されるトリガ信号の出力タイミングを遅延させて、判定処理部４１に出力する。これにより、遅延部（６１、６３）は、フィルタ３３の出力時刻から絶対番地処理部５０の回転方向判定部５１の出力であるトリガ信号が判定処理部４１に到達する時刻までの期間を調整する。
また、遅延部６３は、図２の示す遅延部と同様の構成とする。この場合、遅延部６３において、入力信号ＩＮは、トリガ信号である。

次に、本実施形態のエンコーダ１００ａの動作を説明する。
エンコーダ１００ａの動作は、遅延部６３に関するエンコーダ１００ａが異常検出する処理を除き、基本的に第１の実施形態のエンコーダ１００の動作と同様である。ここでは、エンコーダ１００ａが誤検出しているか否かを判定する異常検出処理の動作を説明する。
例えば、この場合において、スイッチ部２３の処理からアンプ３４、二値化部３５を経由してフィルタ３６がノイズ除去されたアブソリュート信号（ＡＢＳ信号）を出力する処理を第１の処理とし、この経路を第１経路とする。また、フィルタ３３の処理から絶対番地処理部５０が比較用信号を出力する処理を第２の処理とし、この経路を第２経路とする。また、判定処理部４１が誤検出しているか否かを判定する異常検出処理を第３の処理とする。また、フィルタ３３の二相信号（ＤＡ信号、ＤＢ信号）から絶対番地処理部５０の回転方向判定部５１がトリガ信号を出力する経路を第３経路とする。

第１経路の処理時間は、スイッチ部２３の切り替え信号を供給されてからの処理時間、アンプ３４の処理時間、二値化部３５の処理時間及びフィルタ３６の処理時間を合わせた時間である。一方、第２経路の処理時間は、絶対番地処理部５０の処理時間に遅延部６１の遅延量［１］と遅延部６２の遅延量［２］とを加えた時間となる。この遅延量［１］と遅延量［２］とは、第１経路から判定処理部４１への第１処理結果の出力タイミングと第２経路から判定処理部４１への第２処理結果の出力タイミングとを同期させるように、決定される。
また、遅延部６３は、遅延部６３の遅延量（以下、遅延量［３］という）により、第１処理結果（アブソリュート信号）と第２処理結果（比較用信号）とのいずれか一方が確定する期間と、回転方向判定部５１が出力するトリガ信号の出力期間とが同期するように、第３経路の遅延時間を調整する。

遅延部６３は、図２が示すように、記憶部６１３に記憶させた設定に基づいてセレクタ部６１２が切り替えられる。これにより、遅延部６３は、クロック信号ＣＬＫによるシフト回数を選択して遅延量［３］を変更できる。

判定処理部４１は、トリガ信号により絶対番地情報が変化したタイミングを検出する。また、判定処理部４１は、トリガ信号に基づいて誤検出しているか否かを判定する処理を行い、誤検出していると判定した場合に異常検出信号をエラー出力部４２に出力する。エラー出力部４２は、供給された異常検出信号に応じたエラー信号を、エンコーダ１００ａに接続されている装置に出力する。

図６は、同実施形態における同期シーケンスを示すタイムチャートである。
図６において、（ｌ）は、回転方向判定部５１が出力するトリガ信号を示す。また、（ｍ）は、遅延部６３により遅延量［３］だけ遅延した後のトリガ信号を示す。また、(ｈ)、（ｉ）は、アブソリュート信号（ＡＢＳ信号）と、遅延後の比較用信号を示す。なお、比較用信号は、絶対番地情報を重ねている。この場合、トリガ信号が、遅延量［３］により、アブソリュート信号（ＡＢＳ信号）及び遅延後の比較用信号と同期され、一致期間Ｐが広く確保できる。

以上のように、遅延時間調整部６０ａの遅延部（６１、６２、６３）により、エンコーダ１００ａは、信号遅延による誤検出又は誤判定を第１の実施形態と同様に防止（又は低減）できる。
また、遅延時間調整部６０ａの遅延部６３が、第１処理結果（アブソリュート信号）と第２処理結果（比較用信号）とのいずれか一方が確定する期間と、回転方向判定部５１が出力するトリガ信号の出力期間とが同期するように、第３経路の遅延時間を調整する。このため、判定処理部４１は、判定期間を広く取ることができ、誤判定を防止できる。これにより、エンコーダ１００ａは、信号遅延による誤判定を防止できる。
このように、エンコーダ１００ａは、信号遅延による誤検出又は誤判定を防止できるため、符号板１０に設けられたパターンが狭ピッチ又は高速に移動する場合に対応できる。また、本実施形態におけるエンコーダ１００ａは、符号板の高速移動時においても位置検出の信頼性の低下を低減できる。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、ロータリータイプのエンコーダに適用した形態を説明したが、リニアタイプのエンコーダに適用しても良い。

上記の各実施形態において、判定処理部４１は、アブソリュートパターン１２に基づいて検出された信号の内の１ビットのアブソリュート信号を比較用信号と比較する形態を説明したが、これに限定されるものではない。判定処理部４１は、ビット数分並列に取り出して常時判定する形態でも良い。また、アブソリュート信号の不安定部を避けるための切り替え信号を使用しない形態でも良く、インクリメンタルパターン１１に基づいて検出された信号によりカウント動作を行い、アブソリュートパターン１２に基づいて検出された信号により異常検出を行う形態であれば、他の形態でも良い。
また、上記の各実施形態において、検出部２０が検出した信号をアンプ３１、二値化部３２、フィルタ３３（又はアンプ３４、二値化部３５、フィルタ３６）の順に処理して二値化する形態を説明したが、他の形態でも良く、種々の構成に応用可能である。例えば、アンプ、Ａ／Ｄ変換部、二値化部、フィルタの順に処理する形態でも良い。

また、上記の各実施形態において、遅延時間調整部（６０、６０ａ）の遅延部（６１、６２、６３）は、記憶部６１３を含む形態を説明したが、遅延時間調整部（６０、６０ａ）において１つの記憶部を備える形態でも良い。また、記憶部６１３は、レジスタなどで構成した記憶部を備え、起動時に不揮発性メモリが記憶する遅延時間の設定情報をレジスタに記憶させる形態でも良い。また、記憶部６１３は、不揮発性メモリを含まない形態でも良い。また、遅延時間調整部（６０、６０ａ）は、遅延時間を設定変更できる形態でも良い。また、遅延時間の設定情報は、不図示の制御部により、記憶部６１３に記憶する形態を説明したが、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などに予め定められた遅延時間の設定情報が記憶される形態でも良い。
また、上記の各実施形態において、遅延時間調整部（６０、６０ａ）の遅延部（６１、６２、６３）は、シフトレジスタを含む形態を説明したが、これに限定されるものではない。例えば、抵抗とコンデンサを用いたＲＣ（アールシー）積分回路を含む形態でも良い。

また、上記の各実施形態において、遅延時間調整部（６０、６０ａ）は、第１経路と第２経路とのいずれか一方に設けられる形態でも良いし、両方の経路に設けられる形態でも良い。また、遅延時間調整部（６０、６０ａ）の挿入位置は、図１及び図５の位置に限定されるものではなく、第１経路又は第２経路の途中であれば、他の位置に挿入される形態でも良い。
また、上記の各実施形態において、遅延時間調整部（６０、６０ａ）は、二相信号を遅延する遅延部６１（第１の遅延部）と比較用信号を遅延する遅延部６２（第２の遅延部）の両方を備える形態を説明したが、いずれか一方を備える形態でも良い。

また、上記の各実施形態において、合成処理部３９が位置情報を合成する場合に、インクリメンタルパターン１１を検出した二相信号に基づいて相対位置情報（内挿値θ）を出力する処理を行う第１経路と、同じく二相信号に基づいて絶対番地情報を出力する処理を行う第２経路とする。この場合に、遅延時間調整部（６０、６０ａ）は、第２経路の出力信号（絶対番地情報）を遅延させる遅延部６１（第４の遅延部）を備える形態を説明したが、第１経路の処理時間と第２経路の処理時間とのいずれか短い方の経路の出力信号を遅延させるような遅延部を備える形態でも良いし、両方の経路に遅延部を備えて出力タイミングの遅延時間を調整する形態でも良い。

また、上記の各実施形態において、比較用信号の切り替えを示すトリガ信号の遅延時間を調整する形態を説明したが、判定処理部４１に用いる他の制御信号に適用する形態でも良い。例えば、絶対番地の中央を通過したことを示す制御信号に適用しても良い。

なお、実施形態の図１及び図５の各部の機能は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの半導体装置を用いて実現しても良い。

また、各実施形態において、符号板のアブソリュートパターンを狭ピッチにした場合、符号板１０から検出されるパルス数が多くなる。例えば、パルス数が多くなると、同じ回転数でも絶対番地が変化する間隔が短くなる。例えば、上記の信号遅延が５μｓ（マイクロ秒）であり、符号板のパルス数が５１２である場合は、毎分２万４千回転（約２００ｋＨｚ（キロヘルツ））において１番地分ずれが発生して、誤判定が生じる。これに対して、符号板のパルス数が１０２４である場合は、半分の毎分１万２千回転（約２００ｋＨｚ）おいて１番地分ずれが発生して、誤判定が生じる場合がある。しかしながら、本実施形態におけるエンコーダにおいては、遅延時間調整部（６０、６０ａ）を備えるために、その誤判定が低減される。したがって、本実施形態におけるエンコーダは、符号板の高速移動時においても位置検出の信頼性の低下を低減できる。

なお、実施形態の図１及び図５の各部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ−ＲＯＭ等の可搬媒体、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）Ｉ／Ｆ（インタフェース）を介して接続されるＵＳＢメモリ、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。

１０ 符号板
２０ 検出部
３８ 内挿処理部
３９ 合成処理部
４１ 判定処理部
６０ 遅延時間調整部
１００ エンコーダ

Claims (9)

1. 位置情報を示すパターンを有する符号板と、
   前記パターンを検出する検出部と、
   前記位置情報に基づいて、第１の処理が行われる第１経路と、
   前記位置情報に基づいて、第２の処理が行われる第２経路と、
   前記第１の処理の第１処理結果と前記第２の処理の第２処理結果とに基づいて第３の処理をする処理部と、
   前記第１経路から前記処理部への前記第１処理結果の出力タイミングと前記第２経路から前記処理部への前記第２処理結果の出力タイミングとを同期させるように、前記第１経路と前記第２経路とにおける前記出力タイミングの遅延時間を調整する遅延時間調整部と
   を備えることを特徴とするエンコーダ。
2. 前記遅延時間調整部は、前記第１経路と前記第２経路との少なくともいずれか一方に設けられることを特徴とする請求項１に記載のエンコーダ。
3. 前記符号板のパターンは、前記位置情報を絶対位置として示すアブソリュートパターンと、前記位置情報を相対位置として示すインクリメンタルパターンとを備え、
   前記第１の処理は、前記アブソリュートパターンと前記インクリメンタルパターンとのいずれかに基づいた処理であり、
   前記第２の処理は、前記アブソリュートパターンと前記インクリメンタルパターンとのいずれかであって、前記第１の処理とは異なる前記パターンに基づいた処理であり、
   前記第３の処理は、前記検出部によって検出された前記位置情報の良否判定を行う判定処理である
   ことを特徴とする請求項１又は請求項２に記載のエンコーダ。
4. 前記第１の処理は、前記アブソリュートパターンに基づいて検出された第１の絶対位置情報から生成したアブソリュート信号を出力する処理を含み、
   前記第２の処理は、前記インクリメンタルパターンに基づいて検出された二相信号を生成し、該二相信号に基づいて第２の絶対位置情報を検出し、前記第２の絶対位置情報から生成した比較用信号を出力する処理を含み、
   前記判定処理は、前記アブソリュート信号と前記比較用信号とに基づき、前記第２の絶対位置情報の良否を判定する処理である
   ことを特徴とする請求項３に記載のエンコーダ。
5. 前記遅延時間調整部は、少なくとも前記二相信号を遅延する第１の遅延部と、前記比較用信号を遅延する第２の遅延部とのいずれか一方を備える
   ことを特徴とする請求項４に記載のエンコーダ。
6. 前記二相信号に基づき、前記比較用信号の切り替えを示すトリガ信号を出力する第３経路を備え、
   前記遅延時間調整部は、少なくとも前記第１処理結果と前記第２処理結果とのいずれか一方が確定する期間と、前記トリガ信号の出力期間とが同期するように、前記第３経路の遅延時間を調整する第３の遅延部を備える
   ことを特徴とする請求項４又は請求項５に記載のエンコーダ。
7. 前記符号板のパターンは、前記位置情報を相対位置として示すインクリメンタルパターンを備え、
   前記第１の処理は、前記インクリメンタルパターンに基づいて内挿補間して、前記符号板の相対位置情報を生成する内挿処理を含み、
   前記第２の処理は、前記インクリメンタルパターンに基づいて、前記符号板の絶対番地情報を生成する処理を含み、
   前記第３の処理は、前記絶対番地情報と前記相対位置情報とを合成する合成処理であり、
   前記遅延時間調整部は、前記第１経路の処理時間と前記第２経路の処理時間とのいずれか短い方の経路の出力信号を遅延させる第４の遅延部を備える
   ことを特徴とする請求項１又は請求項２に記載のエンコーダ。
8. 前記遅延時間調整部は、シフトレジスタを含むことを特徴とする請求項１から請求項７のいずれかに記載のエンコーダ。
9. 前記遅延時間調整部は、前記遅延時間を記憶部に設定可能であることを特徴とする請求項１から請求項８のいずれかに記載のエンコーダ。

Images