JP4184466B2 - 内挿係数を可変する方法と装置 - Google Patents
内挿係数を可変する方法と装置 Download PDFInfo
- Publication number
- JP4184466B2 JP4184466B2 JP00185398A JP185398A JP4184466B2 JP 4184466 B2 JP4184466 B2 JP 4184466B2 JP 00185398 A JP00185398 A JP 00185398A JP 185398 A JP185398 A JP 185398A JP 4184466 B2 JP4184466 B2 JP 4184466B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interpolation
- switching
- period
- stabilization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/206—Increasing resolution using an n bit system to obtain n + m bits by interpolation using a logic interpolation circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24404—Interpolation using high frequency signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24414—Encoders having selectable interpolation factors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
- H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
- H03M1/30—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
- H03M1/303—Circuits or methods for processing the quadrature signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
- Television Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Complex Calculations (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、内挿係数を可変する方法とその装置に関する。この発明による方法とその装置は、特に測定操作の間に位置測定装置系の種々の特別な内挿係数の間を切り換えるのに適している。
【０００２】
【従来の技術】
周知の増分式位置測定系は、通常、得られた周期信号を内挿して、検出された格子ピッチの周期で特定できる分解能を高めるている。このため、周期的に検出された信号は後続する内挿電子回路に供給され、そこでサンプリング周波数を掛けて、それにより測定ステップを分割する。最初の測定ステップを更に分割することのできる一連の手順とその装置は、アナログ内挿に対して知られている。デジタル内挿処理は数千の分割係数まで分割を高めることができる。
【０００３】
周知の増分位置測定系とその相続する内挿電子回路の難点は、その結果として、固定された内挿係数にある。これ等の内挿電子回路は、一度設定したら内挿係数を目的に合わせて可変する能力を持っていない。更に、内挿係数を測定操作自体の間に可変できない。
しかし、東独特許第 288 221号明細書および米国特許第 4,630,928号明細書には、粗分解能と微細分解の間で速度の関数として内挿係数を可変するため、相対的に移動する部品の移動速度の関数として内挿係数を可変することが示唆されている。これは、早い移動速度の場合、小さな内挿係数を使用し、緩やかな移動速度の場合、高い内挿係数を使用できる。このため、米国特許第 4,630,928号明細書では、大きいあるいは小さい内挿係数に対応する出力信号あるいは内挿信号を常時利用することが提案されている。その時の速度に応じて、二つの信号の一方を抑制し、他方の信号を常時評価に使用する。東独特許第 288 221号明細書に開示されている配置は高度あるいは低度の係数モジュールを介して検出する速度に応じてアナログ検出信号を処理しているので、粗いあるいは微細ないずれかの出力信号となる。
【０００４】
内挿係数を可変するそのような配置は、測定操作の間に交互に切り換える二つの離散的な内挿係数の間を切り換えることに限定されている。しかし、測定操作の間に交互に切り換えることのできる複数の切換可能な内挿係数を提供すると望ましい。説明した上記二つの特許明細書はこれに関して何の情報も開示していない。特に、これ等の特許明細書は、測定操作の間に種々の内挿係数の間を切り換えると、どのように信頼性のある信号処理が保証されるかを開示していない。
【０００５】
それ故、測定操作の間に増分式位置測定系で内挿係数を可変する方法や装置を提供すればが望ましい。複数の切換可能な内挿係数と信頼性のある信号処理を提供し、その結果、位置情報を切換の間に見失うことないことも望ましい。
【０００６】
【発明が解決しようとする課題】
それ故、この発明の課題は測定操作の間に増分式位置測定系で内挿係数を可変する方法や装置を提供することにある。そして、複数の切換可能な内挿係数と信頼性のある信号処理を提供し、その結果、位置情報を内挿係数の切換の間に見失うことないことも望ましい。
【０００７】
【課題を解決するための手段】
上記の課題は、この発明により、位置測定系で位置に依存する少なくとも一つの周期信号の内挿係数を可変する方法にあって、
特定の数の異なった内挿係数を用意し、
各内挿係数に対して内挿される測定信号が同じ信号波形を持つ切換時点ｔu で異なった内挿係数の間の切換を行う、
過程から成ることによって解決されている。
【０００８】
更に、上記の課題は、この発明により、位置測定系の信号発生ユニットから供給される少なくとも一つの位置に依存する周期信号の内挿係数を可変し、前記信号を更に処理ユニットで処理し、後続する評価ユニットに送る装置にあって、
一つまたはそれ以上の接続千を介して処理ユニットに接続し、活性化信号を処理ユニットの方向に送り、活性化信号が動作している内挿係数を新しい内挿係数に変えることを開始させる、少なくとも一つの入力インターフェース、
少なくとも一つの制御信号を評価ユニットの方向に送り、実際の内挿係数を可変することを示す、評価ユニットと処理ユニットの間にある少なくとも一つの接続部、
を備えていることによって解決されている。
【０００９】
この発明による他の有利な構成は特許請求の範囲の従属請求項に開示されている。
【００１０】
【発明の実施の形態】
この発明による方法と装置により、増分式位置測定系の測定操作の間に、一連の指定された内挿係数の間で切換を行うことができる。その方法では、この発明による測定により切換が安全に行える、つまり情報を損失する可能性もなく行えることが確実になる。特に、可能な計数モジュールの誤差は切換の間に排除される。提案する信号処理のため、装置に後続する評価ユニットは選択された内挿係数とその可能な変化に関して利用できる情報を何時も保有している。
【００１１】
この発明による方法により、速度の関数として位置測定系の内挿係数を選択できる。例えば、互いに相対運動する二つの部品が比較的高い速度にある時、小さな内挿係数を選ぶことができ、比較的遅い速度にある時、高い内挿係数を選ぶことができる。異なった範囲の速度に対して異なった大きさの複数の内挿係数を選ぶことができる。従って、異なった内挿係数の間で速度に依存する切換を提供できる。これは、位置測定で測定精度を高める。
【００１２】
以下、本発明の内挿係数を可変する方法を添付図面に基づき詳細に説明する。
図１は、位置測定系で位置に依存する少なくとも一つの周期信号（ＳＩＮ，ＣＯＳ）の内挿係数（Ｉ）を可変する方法の信号処理のタイムシーケンスである。
図１を参照して、本発明の内挿係数を可変する方法の特徴を述べる。本発明の方法は、特定の数の異なった内挿係数（Ｉ）のうち一方（ I=1 ０ X ）を含むように用意し、各内挿係数に対して内挿される測定信号（Ａ，Ｂ）が一致する同じ信号波形（ A,B ）を持つときの切換時点（ｔ u ）で異なった内挿係数（Ｉ）の他方（ I=1X ）を選択し、前記異なった内挿係数（Ｉ）の一方及び他方の間の切換を行う、過程を備える。そして、前記周期信号における切換時点（ｔ u ）の前と後で一定の期間、すなわち、安定期間（ｔ H ）以外の期間中に前記内挿係数が可変される。従って、安定期間（ｔ ）は、安定化時間間隔を意味するものとして定め、これにより、前記可能な内挿係数が変化することを防止し得る。
【００１３】
信号発生ユニット１０（図３に図示）は、位置に依存する二つのアナログ周期信号 SIN 及び COS を発生する。アナログ周期信号 SIN 及び COS は、９０°位相がずれており、相対移動する二つの物体の方向と相対動作を捕捉する。前記安定化時間間隔の期間（ｔ H ）では周期信号（ＳＩＮ，ＣＯＳ）の 90 °の位相角に等しく、切換時点（ｔ u ）の周りに中心合わせされている。各信号周期（ＳＩＮ，ＣＯＳ）の切換時点（ｔ u ）の前と後に特定の期間の安定化時間間隔を前記安定期間として定め、この安定化時間間隔が周期信号の 90 °の位相角に等しく、内挿される信号（Ａ，Ｂ）の立ち上がりエッジで選択される切換時点（ｔ u ）の周りに中心合わせされ、これにより、内挿係数（Ｉ）が変化するのを防止し、前記特定の内挿係数の間で切換できる過程を備える。なお、原理的には、方向検知しない増分位置測定は、位置に依存するただ一つの周期信号しか必要としないが、この信号も内挿できる。従って、本発明による方法は、単一周期信号のみがある場合でも利用できる。
【００１４】
位置測定系も基準マークＲＥＦ（図３に示してある）を含む。ＲＥＦを実用に応じて同期させたり非同期させることができる。アナログ同期された基準マークは通常１サイクルの間動作し、増分チャンネルに対して位置決めされるあるいは同期される信号である（ 0°と 90 °) 。アナログ非同期された基準マークは数サイクル分の１の期間に動作し、増分チャンネルに対して位置決めされない信号である。回転装置では、この基準マークは全回転を行ったことを示す一回転信号である。直線装置では、このマークは移動の特別点で与えられる単一信号あるいは距離符号化されたマークの組である。基準マークの設置と使用はこの分野で良く知られている。同期される基準マークは、それが存在するなら、全ての内挿係数に対して１係数サイクルの幅を保つようにこの発明により条件付けできる。
【００１５】
信号発生ユニット１０（図３に示してある）は、周知のように、例えば周期的な格子ピッチを検出する光電位置測定装置の検出ユニットとして形成されている。このため、検出ユニットは検出素子を含み、これ等の素子の出力は幾つかの位置に依存する周期的に変調されたアナログ検出信号である。これは、例えば、位相が 90 °ずれた全部で４つの検出信号を発生し、これ等の信号から位相が 90 °ずれた二つの検出信号ＳＩＮとＣＯＳが対にした差分接続により形成される周知の手順である。もちろん、この位置測定系は、直線測定系（リニヤーエンコーダー）と角度位置測定系（アンギュラーエンコーダ）の両方に装備できる。
【００１６】
以下、この発明の装置の処理ユニット２０（図３）を説明する。処理ユニット２０は、アナログ周期信号 SIN 及び COS をサンプル ( 検出ともいう ) し、増分測定信号として二つの出力チャネル A 、 B （図１の左側）に発生させ、後置された評価ユニットに入力される。アナログ周期信号 SIN 及び COS のサンプリング（検出ともいう）信号は、一定の内挿係数で分割される。図１に示す例では、 I=X10 の内挿係数がこの図の左半分に与えてある。従って、発生した二つの出力チャネル A と B には、アナログサンプリング信号（アナログ検出信号ともいう）SINとCOSの元の信号周期を１０分の一の分割に相当する矩形波パルスが生じる。
【００１７】
アナログ周期信号SIN及びCOSの一方は、零遷移に相当する切換時点ｔuでは最初の内挿係数I=X10 の内挿係数が内挿係数 I=X1に切り換わる。図１に示す例では、ｔuはCOSサンプリング信号の零遷移にある。従って、アナログサンプリング信号SINまたはCOSの各信号周期内には、異なった特定の内挿係数の間で切り換えることのできる一定の切換時点ｔuがある。内挿係数Ｉ＝ 1X, 2X, 5X と 10X の間を切り換えることのできる図１に示す装置では、切換時点tu が信号周期の初めで位相角Φ＝ 90 °を示すように選択される。つまりΦ＝ 0°がＳＩＮの検出信号の最初の零遷移として定義される。従って、切換時点tuでは出力チャンネルＢの内挿された増分測定信号は立ち上がる信号エッジを有し、その間に論理信号レベルがＬＯＷからＨＩＧＨに変わる。
【００１８】
図２に示すように、切換時点 t u は、立ち上がり信号エッジを持ち、可能な各内挿係数Ｉに対して一致する同じ信号波形、増分測定信号が選択される。この図２は、二つのアナログサンプリング信号ＳＩＮとＣＯＳに加えて、出力チャンネルＡとＢの内挿された増分測定信号と異なった内挿係数に対する基準信号を示す。選択された切換時点tu では、チャンネルＢの増分測定信号が何時も立ち上がり信号エッジ、ＬＯＷからＨＩＧＨへの論理信号レベル変化を示す。こうして、内挿された増分測定信号は、スイッチング可能である全ての内挿係数に対して一致する同じ信号波形を示す。内挿係数の選択に応じて、増分測定信号は位相角に関して他の位置も示す。しかし、tu は時間のこの点で可能な全ての内挿された増分測定信号が一致する同じ信号波形を持つように選択されることが大切である。波形のこの点では、基準マークＲＥＦも動作する。もしそうであれば、内挿電子回路は基準マークが時点tu で、図１に示すように内挿された出力サイクルの４分の１の期間の間、動作するように基準マークの条件を設定する。この好適実施例では、基準マーク信号は内挿された出力サイクルの４分の１の間、時点tuでＬＯＷに動作する。
【００１９】
異なった内挿係数の間の切換は、切換時点ｔu でのみ可能である。これは、測定動作にあって、内挿計数Ｉへ切り換わった後、増分測定ステップの計数が正しく続くことを保証する。
適当な切換時点を選択することに加えて、この発明による方法と装置は、以下に説明するある種の制御信号により種々の内挿係数の間の切換が行われることも与える。これ等の処置は更に変化が種々の内挿係数の間で正しく生じることを保証する。
【００２０】
図１に戻ると、アナログ測定信号ＳＩＮとＣＯＳの各信号周期の間には、期間ｔH の安定化時間間隔が何時も設定され、切換時点ｔu の周りでその中心に置かれる。この時間間隔の間、内挿係数Ｉに変化が生じない。従って、この時間間隔の内では、この発明による装置内と後続する評価ユニット２４（図３）で安定な信号の条件付けが保証される。対応する安定化時間間隔信号Ｈはこの装置により後続する評価ユニット２４に送られる。こうして、アナログ検出信号ＳＩＮとＣＯＳの各信号周期に対する期間ｔH の安定化時間間隔内では、安定化時間間隔信号の信号レベルＨはＬＯＷからＨＩＧＨにセットされる。内挿係数Ｉへの切換が行われる信号周期の残りの時間では、安定化時間間隔信号ＨはレベルＬＯＷである。図１に示す好適実施例では、安定化時間間隔の期間ｔH と切換時点ｔu の時のその位置は、切換時点ｔu の周りに中心を置いた 90 °の位相間隔に必ず設定されるように選択される。従って、（図３の比較器２０からの出力として示すように）安定化時間間隔はΦ＝ 45 °で始まり、Φ＝ 135°で終わる。原理的には、切換時点ｔu に対する安定化時間間隔の期間と位置は別々に選択できる。
【００２１】
切換を異なった４つの内挿係数Ｉ＝ 1, 2, 5と 10 の間で作動させるあるいは開始させるには、少なくとも一つの付加的な活性化信号が必要である。この活性化信号は、例えば利用者から適当な入力インターフェースを介してこの発明による装置へ供給される。図１に示す好適実施例では、二つの活性化信号ＲＥＳ1 とＲＥＳ2 をこのために使用し、ＬＯＷまたはＨＩＧＨのレベルの何れかを受け取る。活性化信号ＲＥＳ1 とＲＥＳ2 および与えられた各時点で適当な信号レベルの組み合わせは測定操作中に切換できる特別な内挿係数を符号化する。こうして、信号レベルの組み合わせＲＥＳ1 ＝ＨＩＧＨとＲＥＳ2 ＝ＨＩＧＨは内挿係数Ｉ＝ 10 に符号化する。ＲＥＳ1 ＝ＬＯＷとＲＥＳ2 ＝ＬＯＷは内挿係数Ｉ＝ 1に符号化し、ＲＥＳ1 ＝ＨＩＧＨとＲＥＳ2 ＝ＬＯＷは内挿係数Ｉ＝ 2に符号化し、ＲＥＳ1 ＝ＬＯＷとＲＥＳ2 ＝ＨＩＧＨは内挿係数Ｉ＝ 5に符号化する。切換を４より多い特別な内挿係数Ｉの間で行えるようにするなら、活性化信号を同じように用意する必要がある。もちろん、他に代わる符号化も個々の内挿係数に対して可能であることが分かる。
【００２２】
安定化時間間隔信号ＨがＨＩＧＨレベルの間には、二つの活性化信号ＲＥＳ1 とＲＥＳ2 の何れかに切り換わることはできない。つまり、この期間中には異なった内挿係数の間の切換は起こりえない。内挿係数の変化は、安定化時間間隔信号がＬＯＷレベルの場合にのみ可能である。
図１は、内挿係数Ｉ＝ 10 からＩ＝ 1へ切り換わる場合、二つの活性化信号ＲＥＳ1 とＲＥＳ2 の変化を時間の関数にして示す。二つの時点ｔC1とｔC2では、利用者は二つの活性化信号ＲＥＳ1 とＲＥＳ2 を切り換える。図示する例では、ＲＥＳ1 とＲＥＳ2 の両方の信号レベルはＨＩＧＨからＬＯＷにセットされている。
【００２３】
二つの活性化信号の何れかＲＥＳ1 またはＲＥＳ2 の変化をこの発明による装置の中で認識したら、内挿係数Ｉの所望の切換が正に生じることは明らかである。従って、対応する切換時間間隔信号Ｅはこの装置により出力信号として時点ｔC1で作動する。この信号は後続する評価ユニットに対して内挿係数Ｉの変化が可能な次の時点で正に生じることを指示する。このため、切換時間間隔信号Ｅは論理信号レベルＨＩＧＨからＬＯＷへ切り換わる。切換時間間隔信号Ｅは切換が時点ｔu で生じているまで、信号レベルＬＯＷに保持され、内挿係数Ｉの切換が生じた後にＨＩＧＨへ切り換わる。後続する評価ユニットは切換時間間隔信号Ｅのそのような信号シーケンスに基づき、変化が内挿係数Ｉで正に生じ、対応する切換過程が正に終わり、その後、増分測定信号が新しい内挿係数で利用できることを認識する。従って、説明した制御信号が関与するそのような信号処理は、種々の内挿係数間の信頼性のある切換を保証する。
【００２４】
図３はこの発明の好適実施例による装置２６の模式的なブロック回路図を示す。この図は使用する信号接続も示し、この接続を介して先に説明した制御信号が切換処理の間に伝送される。
この装置２６には、信号発生ユニット１０，差動増幅器１２，処理ユニット２０，入力インターフェース２２と評価ユニット２４がある。処理ユニット２０いは増幅器１５，基準信号発生器２１，抵抗回路網（梯子抵抗回路）１４，比較器１６，基準マーク比較器１７，デコーダ１８および分解能同期論理回路２３がある。
【００２５】
差動増幅器１２a と１２b はそれぞれ二つのアナログ信号入力、180 °と 0°および 270°と 90 °を信号発生ユニット１０から受け取る。差動増幅器１２c は二つの基準信号ＲＥＦ- とＲＥＦ+ を信号発生ユニット１０から受け取る。差動増幅器１２a はアナログ検出信号ＳＩＮを増幅器１５に出力する。この増幅器１５はＳＩＮ信号（図３で 180°として示してある）を発生し、この信号を抵抗回路網１４に送る。差動増幅器１２a も検出信号ＳＩＮを抵抗回路網１４に直接出力する。差動増幅器１２b はアナログ検出信号ＣＯＳを抵抗回路網１４に出力する。差動増幅器１２c は基準信号ＲＥＦを基準マーク比較器１７に出力する。抵抗回路網１４からの出力は比較器２０へ供給される。基準信号発生器２１からの信号は比較器２０と基準マーク比較器１７へ供給される。比較器２０と基準マーク比較器１７からの出力は一緒にしてデコーダ１８へ送られる。デコーダ１８も入力インターフェース２２から分解能同期論理回路２３を経由して入力ＲＥＳ1 とＲＥＳ2 を受け取る。デコーダ１８の出力は評価ユニット２４に供給される。この評価ユニット２４も入力インターフェース２２から入力を受け取る。
【００２６】
先に説明した装置２６の部品の動作を説明する。信号発生ユニット１０は 0°, 90°, 180 °および 270°として記入されている４つのアナログ検出信号を差動増幅器１２a と１２b に出力する。これ等の増幅器は 0°, 90°, 180 °および 270°信号を対にして組み合わせ、次の処理のために二つのアナログ検出信号ＣＯＳとＳＩＮを形成する。差動増幅器１２c は二つの信号ＲＥＦ- とＲＥＦ+ を組み合わせて基準マークＲＥＦを形成する。次いで、このＲＥＦを基準マーク比較器１７に送る。そこでは、この信号が基準信号発生器２１で発生した基準電圧ＳＩＧ ＲＥＦと比較される。ＲＥＦの電圧がＳＩＧ ＲＥＦの電圧より大きいなら、基準マーク比較器１７は論理ＨＩＧＨに等しい信号ＣＲＥＦを出力する。ＲＥＦの電圧がＳＩＧ ＲＥＦの電圧より小さいなら、基準マーク比較器１７は論理ＬＯＷに等しい信号ＣＲＥＦを出力する。基準信号発生器２１から発生した信号ＨＹＳ ＲＥＦはＲＥＦ信号の雑音による影響を除去するために使用される。
【００２７】
増幅器１５は増幅器１２a の出力端からＳＩＮ信号を受け取り、ＳＩＮの反転形を抵抗回路網１４に送る。抵抗回路網１４も増幅器１２a から直接ＳＩＮを受け取り、増幅器１２b から直接ＣＯＳを受け取る。抵抗回路網１４は周知の方法で作製され、多くの位相のずれた部分信号を形成する。特に、この抵抗回路網１４の機能は 90 °位相のずれた二つの信号を受け取り、両者を細分化して多数の位相のずれた信号にする。これには、位相のずれた加算結合を発生する一連の比率抵抗の対が加わる。 10 ×の内挿では、比率の対はそれぞれ 9°位相のずれた信号を与えるように設定されている。抵抗回路網１４で発生する 20 の信号の各々は比較器１６に供給される。この比較器１６は抵抗回路網１４から入力したアナログ信号をデジタル信号に変換する。比較器１６はアナログ信号を基準信号発生器２１からの基準電圧ＳＩＧ ＲＥＦと比較して、基準以上の信号成分を論理ＨＩＧＨに、それ以下の信号成分を論理ＬＯＷに変換する。基準信号発生器２１からの僅かな値のヒステリシスＨＹＳ ＲＥＦはアナログ信号の雑音からの作用を除去するために各遷移に含まれている。
【００２８】
比較器２０からの 20 のデジタル信号は、基準マーク比較器１７からの信号ＣＲＥＦと共に、デコーダ１８に供給される。そこで、更に信号処理と、対応する内挿係数の選択および設定が行われる。このデコーダ１８には活性化信号ＲＥＳ1 とＲＥＳ2 も供給される。特に、非同期分解能信号ＲＥＳ1 とＲＥＳ2 は入力インターフェース２２から分解能同期論理回路２３に送られ、そこで両方を同期させてデコーダ１８に供給する。入力インターフェース２２はキーボードの形、例えばスイッチの形にして装備され、これを介して利用者は特定な内挿係数を選択できる。入力インターフェース２２を評価ユニット２４に接続する破線で示す評価ユニット２４に接続する入力インターフェースを使用できる。
【００２９】
この好適実施例では、ＲＥＳ1 とＲＥＳ2 が同期しているので、デコーダユニット１８は（図１に示すように）ＣＯＳ信号がゼロクロスするまで新しい内挿係数へ切り換わることはない。デコーダ１８は比較器１６からの位相のずれた特別な信号を組み合わせて結び付け直交出力信号を形成する。これ等の信号を 1×/2×/5×/10 ×チップ（図３のデコーダ１８）に対して組み合わせる仕方は以下の表１のようになる。
【００３０】
【表１】
【００３１】
【外１】
を経由して後続する評価ユニット２４，例えば機械工具の制御系に往く。二つの付加的な信号接続部が処理ユニット２０とこの評価ユニット２４の間にある。先に説明した安定化時間間隔信号Ｈは比較器１６から評価ユニット２４に伝送される。切換時間間隔信号Ｅは、これも既に説明したが、分解能同期論理回路２３から評価ユニット２４に伝送される。この好適実施例では、ＥがＬＯＷとなると、内挿係数の変化が要求されている。ＥがＨＩＧＨとなると、内挿係数の変化が生じている。
【００３２】
この発明による装置２６は種々の方法で作製することができる。例えば、処理ユニット２０を対応する入力端と出力端を持つ利用に固有な集積回路（application specific integrated circuit ；ＡＳＩＣ）として集積した形にして作製すると有利である。こうして作製されたＡＳＩＣは、結局、実際の位置測定系に使用できる。
【００３３】
この発明による方法と装置の説明した構成に加えて、この発明に基づく可能な他の構成もある。例えば、信号発生は格子ピッチを光電検出することに限定するものではなく、むしろ磁気、誘導あるいは容量測定系もこの発明による方法と装置に関連して使用できる。従って、先の詳細な説明は限定的なものでなく、暗示的と見なすべきである。
【００３４】
【発明の効果】
以上、説明したように、この発明の方法や装置により、測定操作の間に増分式位置測定系で内挿係数を可変でき、複数の切換可能な内挿係数と信頼性のある信号処理を提供するので、位置情報を内挿係数の切換の間に見失うことない。
【図面の簡単な説明】
【図１】 この発明により、内挿係数Ｉ＝ 10 ×から内挿係数Ｉ＝ 1×に切り換える間の信号処理のグラフ表示、
【図２】 この発明により利用できる種々の内挿係数でアナログ検出信号と内挿される増分測定信号の信号波形のグラフ表示、
【図３】 この発明の好適実施例による装置の模式的なブロック図。
【符号の説明】
１０ 信号発生ユニット
１２a,b,c 差動増幅器
１４ 抵抗回路網
１５ 増幅器
１６ 比較器
１７ 基準マーク比較器
１８ デコーダ
２０ 処理ユニット
２１ 基準信号発生器
２２ 入力インターフェース
２３ 分解能同期論理回路
２４ 評価ユニット
２６ 装置
Ｉ 内挿係数
ＳＩＮ，ＣＯＳ アナログ検出信号
ＲＥＦ 基準マーク
Ａ，Ｂ 出力チャンネル
ｔu 切換時点
ｔH 安定化時間間隔
Ｈ 安定化時間間隔信号
ＲＥＳ1,ＲＥＳ2 活性化信号
ＲＥＦ- , ＲＥＦ+ 基準信号
ＳＩＧ ＲＥＦ 基準電圧
ＣＲＥＦ 出力信号
ＨＹＳ ＲＥＦ ヒステリシス基準信号
【発明の属する技術分野】
この発明は、内挿係数を可変する方法とその装置に関する。この発明による方法とその装置は、特に測定操作の間に位置測定装置系の種々の特別な内挿係数の間を切り換えるのに適している。
【０００２】
【従来の技術】
周知の増分式位置測定系は、通常、得られた周期信号を内挿して、検出された格子ピッチの周期で特定できる分解能を高めるている。このため、周期的に検出された信号は後続する内挿電子回路に供給され、そこでサンプリング周波数を掛けて、それにより測定ステップを分割する。最初の測定ステップを更に分割することのできる一連の手順とその装置は、アナログ内挿に対して知られている。デジタル内挿処理は数千の分割係数まで分割を高めることができる。
【０００３】
周知の増分位置測定系とその相続する内挿電子回路の難点は、その結果として、固定された内挿係数にある。これ等の内挿電子回路は、一度設定したら内挿係数を目的に合わせて可変する能力を持っていない。更に、内挿係数を測定操作自体の間に可変できない。
しかし、東独特許第 288 221号明細書および米国特許第 4,630,928号明細書には、粗分解能と微細分解の間で速度の関数として内挿係数を可変するため、相対的に移動する部品の移動速度の関数として内挿係数を可変することが示唆されている。これは、早い移動速度の場合、小さな内挿係数を使用し、緩やかな移動速度の場合、高い内挿係数を使用できる。このため、米国特許第 4,630,928号明細書では、大きいあるいは小さい内挿係数に対応する出力信号あるいは内挿信号を常時利用することが提案されている。その時の速度に応じて、二つの信号の一方を抑制し、他方の信号を常時評価に使用する。東独特許第 288 221号明細書に開示されている配置は高度あるいは低度の係数モジュールを介して検出する速度に応じてアナログ検出信号を処理しているので、粗いあるいは微細ないずれかの出力信号となる。
【０００４】
内挿係数を可変するそのような配置は、測定操作の間に交互に切り換える二つの離散的な内挿係数の間を切り換えることに限定されている。しかし、測定操作の間に交互に切り換えることのできる複数の切換可能な内挿係数を提供すると望ましい。説明した上記二つの特許明細書はこれに関して何の情報も開示していない。特に、これ等の特許明細書は、測定操作の間に種々の内挿係数の間を切り換えると、どのように信頼性のある信号処理が保証されるかを開示していない。
【０００５】
それ故、測定操作の間に増分式位置測定系で内挿係数を可変する方法や装置を提供すればが望ましい。複数の切換可能な内挿係数と信頼性のある信号処理を提供し、その結果、位置情報を切換の間に見失うことないことも望ましい。
【０００６】
【発明が解決しようとする課題】
それ故、この発明の課題は測定操作の間に増分式位置測定系で内挿係数を可変する方法や装置を提供することにある。そして、複数の切換可能な内挿係数と信頼性のある信号処理を提供し、その結果、位置情報を内挿係数の切換の間に見失うことないことも望ましい。
【０００７】
【課題を解決するための手段】
上記の課題は、この発明により、位置測定系で位置に依存する少なくとも一つの周期信号の内挿係数を可変する方法にあって、
特定の数の異なった内挿係数を用意し、
各内挿係数に対して内挿される測定信号が同じ信号波形を持つ切換時点ｔu で異なった内挿係数の間の切換を行う、
過程から成ることによって解決されている。
【０００８】
更に、上記の課題は、この発明により、位置測定系の信号発生ユニットから供給される少なくとも一つの位置に依存する周期信号の内挿係数を可変し、前記信号を更に処理ユニットで処理し、後続する評価ユニットに送る装置にあって、
一つまたはそれ以上の接続千を介して処理ユニットに接続し、活性化信号を処理ユニットの方向に送り、活性化信号が動作している内挿係数を新しい内挿係数に変えることを開始させる、少なくとも一つの入力インターフェース、
少なくとも一つの制御信号を評価ユニットの方向に送り、実際の内挿係数を可変することを示す、評価ユニットと処理ユニットの間にある少なくとも一つの接続部、
を備えていることによって解決されている。
【０００９】
この発明による他の有利な構成は特許請求の範囲の従属請求項に開示されている。
【００１０】
【発明の実施の形態】
この発明による方法と装置により、増分式位置測定系の測定操作の間に、一連の指定された内挿係数の間で切換を行うことができる。その方法では、この発明による測定により切換が安全に行える、つまり情報を損失する可能性もなく行えることが確実になる。特に、可能な計数モジュールの誤差は切換の間に排除される。提案する信号処理のため、装置に後続する評価ユニットは選択された内挿係数とその可能な変化に関して利用できる情報を何時も保有している。
【００１１】
この発明による方法により、速度の関数として位置測定系の内挿係数を選択できる。例えば、互いに相対運動する二つの部品が比較的高い速度にある時、小さな内挿係数を選ぶことができ、比較的遅い速度にある時、高い内挿係数を選ぶことができる。異なった範囲の速度に対して異なった大きさの複数の内挿係数を選ぶことができる。従って、異なった内挿係数の間で速度に依存する切換を提供できる。これは、位置測定で測定精度を高める。
【００１２】
以下、本発明の内挿係数を可変する方法を添付図面に基づき詳細に説明する。
図１は、位置測定系で位置に依存する少なくとも一つの周期信号（ＳＩＮ，ＣＯＳ）の内挿係数（Ｉ）を可変する方法の信号処理のタイムシーケンスである。
図１を参照して、本発明の内挿係数を可変する方法の特徴を述べる。本発明の方法は、特定の数の異なった内挿係数（Ｉ）のうち一方（ I=1 ０ X ）を含むように用意し、各内挿係数に対して内挿される測定信号（Ａ，Ｂ）が一致する同じ信号波形（ A,B ）を持つときの切換時点（ｔ u ）で異なった内挿係数（Ｉ）の他方（ I=1X ）を選択し、前記異なった内挿係数（Ｉ）の一方及び他方の間の切換を行う、過程を備える。そして、前記周期信号における切換時点（ｔ u ）の前と後で一定の期間、すなわち、安定期間（ｔ H ）以外の期間中に前記内挿係数が可変される。従って、安定期間（ｔ ）は、安定化時間間隔を意味するものとして定め、これにより、前記可能な内挿係数が変化することを防止し得る。
【００１３】
信号発生ユニット１０（図３に図示）は、位置に依存する二つのアナログ周期信号 SIN 及び COS を発生する。アナログ周期信号 SIN 及び COS は、９０°位相がずれており、相対移動する二つの物体の方向と相対動作を捕捉する。前記安定化時間間隔の期間（ｔ H ）では周期信号（ＳＩＮ，ＣＯＳ）の 90 °の位相角に等しく、切換時点（ｔ u ）の周りに中心合わせされている。各信号周期（ＳＩＮ，ＣＯＳ）の切換時点（ｔ u ）の前と後に特定の期間の安定化時間間隔を前記安定期間として定め、この安定化時間間隔が周期信号の 90 °の位相角に等しく、内挿される信号（Ａ，Ｂ）の立ち上がりエッジで選択される切換時点（ｔ u ）の周りに中心合わせされ、これにより、内挿係数（Ｉ）が変化するのを防止し、前記特定の内挿係数の間で切換できる過程を備える。なお、原理的には、方向検知しない増分位置測定は、位置に依存するただ一つの周期信号しか必要としないが、この信号も内挿できる。従って、本発明による方法は、単一周期信号のみがある場合でも利用できる。
【００１４】
位置測定系も基準マークＲＥＦ（図３に示してある）を含む。ＲＥＦを実用に応じて同期させたり非同期させることができる。アナログ同期された基準マークは通常１サイクルの間動作し、増分チャンネルに対して位置決めされるあるいは同期される信号である（ 0°と 90 °) 。アナログ非同期された基準マークは数サイクル分の１の期間に動作し、増分チャンネルに対して位置決めされない信号である。回転装置では、この基準マークは全回転を行ったことを示す一回転信号である。直線装置では、このマークは移動の特別点で与えられる単一信号あるいは距離符号化されたマークの組である。基準マークの設置と使用はこの分野で良く知られている。同期される基準マークは、それが存在するなら、全ての内挿係数に対して１係数サイクルの幅を保つようにこの発明により条件付けできる。
【００１５】
信号発生ユニット１０（図３に示してある）は、周知のように、例えば周期的な格子ピッチを検出する光電位置測定装置の検出ユニットとして形成されている。このため、検出ユニットは検出素子を含み、これ等の素子の出力は幾つかの位置に依存する周期的に変調されたアナログ検出信号である。これは、例えば、位相が 90 °ずれた全部で４つの検出信号を発生し、これ等の信号から位相が 90 °ずれた二つの検出信号ＳＩＮとＣＯＳが対にした差分接続により形成される周知の手順である。もちろん、この位置測定系は、直線測定系（リニヤーエンコーダー）と角度位置測定系（アンギュラーエンコーダ）の両方に装備できる。
【００１６】
以下、この発明の装置の処理ユニット２０（図３）を説明する。処理ユニット２０は、アナログ周期信号 SIN 及び COS をサンプル ( 検出ともいう ) し、増分測定信号として二つの出力チャネル A 、 B （図１の左側）に発生させ、後置された評価ユニットに入力される。アナログ周期信号 SIN 及び COS のサンプリング（検出ともいう）信号は、一定の内挿係数で分割される。図１に示す例では、 I=X10 の内挿係数がこの図の左半分に与えてある。従って、発生した二つの出力チャネル A と B には、アナログサンプリング信号（アナログ検出信号ともいう）SINとCOSの元の信号周期を１０分の一の分割に相当する矩形波パルスが生じる。
【００１７】
アナログ周期信号SIN及びCOSの一方は、零遷移に相当する切換時点ｔuでは最初の内挿係数I=X10 の内挿係数が内挿係数 I=X1に切り換わる。図１に示す例では、ｔuはCOSサンプリング信号の零遷移にある。従って、アナログサンプリング信号SINまたはCOSの各信号周期内には、異なった特定の内挿係数の間で切り換えることのできる一定の切換時点ｔuがある。内挿係数Ｉ＝ 1X, 2X, 5X と 10X の間を切り換えることのできる図１に示す装置では、切換時点tu が信号周期の初めで位相角Φ＝ 90 °を示すように選択される。つまりΦ＝ 0°がＳＩＮの検出信号の最初の零遷移として定義される。従って、切換時点tuでは出力チャンネルＢの内挿された増分測定信号は立ち上がる信号エッジを有し、その間に論理信号レベルがＬＯＷからＨＩＧＨに変わる。
【００１８】
図２に示すように、切換時点 t u は、立ち上がり信号エッジを持ち、可能な各内挿係数Ｉに対して一致する同じ信号波形、増分測定信号が選択される。この図２は、二つのアナログサンプリング信号ＳＩＮとＣＯＳに加えて、出力チャンネルＡとＢの内挿された増分測定信号と異なった内挿係数に対する基準信号を示す。選択された切換時点tu では、チャンネルＢの増分測定信号が何時も立ち上がり信号エッジ、ＬＯＷからＨＩＧＨへの論理信号レベル変化を示す。こうして、内挿された増分測定信号は、スイッチング可能である全ての内挿係数に対して一致する同じ信号波形を示す。内挿係数の選択に応じて、増分測定信号は位相角に関して他の位置も示す。しかし、tu は時間のこの点で可能な全ての内挿された増分測定信号が一致する同じ信号波形を持つように選択されることが大切である。波形のこの点では、基準マークＲＥＦも動作する。もしそうであれば、内挿電子回路は基準マークが時点tu で、図１に示すように内挿された出力サイクルの４分の１の期間の間、動作するように基準マークの条件を設定する。この好適実施例では、基準マーク信号は内挿された出力サイクルの４分の１の間、時点tuでＬＯＷに動作する。
【００１９】
異なった内挿係数の間の切換は、切換時点ｔu でのみ可能である。これは、測定動作にあって、内挿計数Ｉへ切り換わった後、増分測定ステップの計数が正しく続くことを保証する。
適当な切換時点を選択することに加えて、この発明による方法と装置は、以下に説明するある種の制御信号により種々の内挿係数の間の切換が行われることも与える。これ等の処置は更に変化が種々の内挿係数の間で正しく生じることを保証する。
【００２０】
図１に戻ると、アナログ測定信号ＳＩＮとＣＯＳの各信号周期の間には、期間ｔH の安定化時間間隔が何時も設定され、切換時点ｔu の周りでその中心に置かれる。この時間間隔の間、内挿係数Ｉに変化が生じない。従って、この時間間隔の内では、この発明による装置内と後続する評価ユニット２４（図３）で安定な信号の条件付けが保証される。対応する安定化時間間隔信号Ｈはこの装置により後続する評価ユニット２４に送られる。こうして、アナログ検出信号ＳＩＮとＣＯＳの各信号周期に対する期間ｔH の安定化時間間隔内では、安定化時間間隔信号の信号レベルＨはＬＯＷからＨＩＧＨにセットされる。内挿係数Ｉへの切換が行われる信号周期の残りの時間では、安定化時間間隔信号ＨはレベルＬＯＷである。図１に示す好適実施例では、安定化時間間隔の期間ｔH と切換時点ｔu の時のその位置は、切換時点ｔu の周りに中心を置いた 90 °の位相間隔に必ず設定されるように選択される。従って、（図３の比較器２０からの出力として示すように）安定化時間間隔はΦ＝ 45 °で始まり、Φ＝ 135°で終わる。原理的には、切換時点ｔu に対する安定化時間間隔の期間と位置は別々に選択できる。
【００２１】
切換を異なった４つの内挿係数Ｉ＝ 1, 2, 5と 10 の間で作動させるあるいは開始させるには、少なくとも一つの付加的な活性化信号が必要である。この活性化信号は、例えば利用者から適当な入力インターフェースを介してこの発明による装置へ供給される。図１に示す好適実施例では、二つの活性化信号ＲＥＳ1 とＲＥＳ2 をこのために使用し、ＬＯＷまたはＨＩＧＨのレベルの何れかを受け取る。活性化信号ＲＥＳ1 とＲＥＳ2 および与えられた各時点で適当な信号レベルの組み合わせは測定操作中に切換できる特別な内挿係数を符号化する。こうして、信号レベルの組み合わせＲＥＳ1 ＝ＨＩＧＨとＲＥＳ2 ＝ＨＩＧＨは内挿係数Ｉ＝ 10 に符号化する。ＲＥＳ1 ＝ＬＯＷとＲＥＳ2 ＝ＬＯＷは内挿係数Ｉ＝ 1に符号化し、ＲＥＳ1 ＝ＨＩＧＨとＲＥＳ2 ＝ＬＯＷは内挿係数Ｉ＝ 2に符号化し、ＲＥＳ1 ＝ＬＯＷとＲＥＳ2 ＝ＨＩＧＨは内挿係数Ｉ＝ 5に符号化する。切換を４より多い特別な内挿係数Ｉの間で行えるようにするなら、活性化信号を同じように用意する必要がある。もちろん、他に代わる符号化も個々の内挿係数に対して可能であることが分かる。
【００２２】
安定化時間間隔信号ＨがＨＩＧＨレベルの間には、二つの活性化信号ＲＥＳ1 とＲＥＳ2 の何れかに切り換わることはできない。つまり、この期間中には異なった内挿係数の間の切換は起こりえない。内挿係数の変化は、安定化時間間隔信号がＬＯＷレベルの場合にのみ可能である。
図１は、内挿係数Ｉ＝ 10 からＩ＝ 1へ切り換わる場合、二つの活性化信号ＲＥＳ1 とＲＥＳ2 の変化を時間の関数にして示す。二つの時点ｔC1とｔC2では、利用者は二つの活性化信号ＲＥＳ1 とＲＥＳ2 を切り換える。図示する例では、ＲＥＳ1 とＲＥＳ2 の両方の信号レベルはＨＩＧＨからＬＯＷにセットされている。
【００２３】
二つの活性化信号の何れかＲＥＳ1 またはＲＥＳ2 の変化をこの発明による装置の中で認識したら、内挿係数Ｉの所望の切換が正に生じることは明らかである。従って、対応する切換時間間隔信号Ｅはこの装置により出力信号として時点ｔC1で作動する。この信号は後続する評価ユニットに対して内挿係数Ｉの変化が可能な次の時点で正に生じることを指示する。このため、切換時間間隔信号Ｅは論理信号レベルＨＩＧＨからＬＯＷへ切り換わる。切換時間間隔信号Ｅは切換が時点ｔu で生じているまで、信号レベルＬＯＷに保持され、内挿係数Ｉの切換が生じた後にＨＩＧＨへ切り換わる。後続する評価ユニットは切換時間間隔信号Ｅのそのような信号シーケンスに基づき、変化が内挿係数Ｉで正に生じ、対応する切換過程が正に終わり、その後、増分測定信号が新しい内挿係数で利用できることを認識する。従って、説明した制御信号が関与するそのような信号処理は、種々の内挿係数間の信頼性のある切換を保証する。
【００２４】
図３はこの発明の好適実施例による装置２６の模式的なブロック回路図を示す。この図は使用する信号接続も示し、この接続を介して先に説明した制御信号が切換処理の間に伝送される。
この装置２６には、信号発生ユニット１０，差動増幅器１２，処理ユニット２０，入力インターフェース２２と評価ユニット２４がある。処理ユニット２０いは増幅器１５，基準信号発生器２１，抵抗回路網（梯子抵抗回路）１４，比較器１６，基準マーク比較器１７，デコーダ１８および分解能同期論理回路２３がある。
【００２５】
差動増幅器１２a と１２b はそれぞれ二つのアナログ信号入力、180 °と 0°および 270°と 90 °を信号発生ユニット１０から受け取る。差動増幅器１２c は二つの基準信号ＲＥＦ- とＲＥＦ+ を信号発生ユニット１０から受け取る。差動増幅器１２a はアナログ検出信号ＳＩＮを増幅器１５に出力する。この増幅器１５はＳＩＮ信号（図３で 180°として示してある）を発生し、この信号を抵抗回路網１４に送る。差動増幅器１２a も検出信号ＳＩＮを抵抗回路網１４に直接出力する。差動増幅器１２b はアナログ検出信号ＣＯＳを抵抗回路網１４に出力する。差動増幅器１２c は基準信号ＲＥＦを基準マーク比較器１７に出力する。抵抗回路網１４からの出力は比較器２０へ供給される。基準信号発生器２１からの信号は比較器２０と基準マーク比較器１７へ供給される。比較器２０と基準マーク比較器１７からの出力は一緒にしてデコーダ１８へ送られる。デコーダ１８も入力インターフェース２２から分解能同期論理回路２３を経由して入力ＲＥＳ1 とＲＥＳ2 を受け取る。デコーダ１８の出力は評価ユニット２４に供給される。この評価ユニット２４も入力インターフェース２２から入力を受け取る。
【００２６】
先に説明した装置２６の部品の動作を説明する。信号発生ユニット１０は 0°, 90°, 180 °および 270°として記入されている４つのアナログ検出信号を差動増幅器１２a と１２b に出力する。これ等の増幅器は 0°, 90°, 180 °および 270°信号を対にして組み合わせ、次の処理のために二つのアナログ検出信号ＣＯＳとＳＩＮを形成する。差動増幅器１２c は二つの信号ＲＥＦ- とＲＥＦ+ を組み合わせて基準マークＲＥＦを形成する。次いで、このＲＥＦを基準マーク比較器１７に送る。そこでは、この信号が基準信号発生器２１で発生した基準電圧ＳＩＧ ＲＥＦと比較される。ＲＥＦの電圧がＳＩＧ ＲＥＦの電圧より大きいなら、基準マーク比較器１７は論理ＨＩＧＨに等しい信号ＣＲＥＦを出力する。ＲＥＦの電圧がＳＩＧ ＲＥＦの電圧より小さいなら、基準マーク比較器１７は論理ＬＯＷに等しい信号ＣＲＥＦを出力する。基準信号発生器２１から発生した信号ＨＹＳ ＲＥＦはＲＥＦ信号の雑音による影響を除去するために使用される。
【００２７】
増幅器１５は増幅器１２a の出力端からＳＩＮ信号を受け取り、ＳＩＮの反転形を抵抗回路網１４に送る。抵抗回路網１４も増幅器１２a から直接ＳＩＮを受け取り、増幅器１２b から直接ＣＯＳを受け取る。抵抗回路網１４は周知の方法で作製され、多くの位相のずれた部分信号を形成する。特に、この抵抗回路網１４の機能は 90 °位相のずれた二つの信号を受け取り、両者を細分化して多数の位相のずれた信号にする。これには、位相のずれた加算結合を発生する一連の比率抵抗の対が加わる。 10 ×の内挿では、比率の対はそれぞれ 9°位相のずれた信号を与えるように設定されている。抵抗回路網１４で発生する 20 の信号の各々は比較器１６に供給される。この比較器１６は抵抗回路網１４から入力したアナログ信号をデジタル信号に変換する。比較器１６はアナログ信号を基準信号発生器２１からの基準電圧ＳＩＧ ＲＥＦと比較して、基準以上の信号成分を論理ＨＩＧＨに、それ以下の信号成分を論理ＬＯＷに変換する。基準信号発生器２１からの僅かな値のヒステリシスＨＹＳ ＲＥＦはアナログ信号の雑音からの作用を除去するために各遷移に含まれている。
【００２８】
比較器２０からの 20 のデジタル信号は、基準マーク比較器１７からの信号ＣＲＥＦと共に、デコーダ１８に供給される。そこで、更に信号処理と、対応する内挿係数の選択および設定が行われる。このデコーダ１８には活性化信号ＲＥＳ1 とＲＥＳ2 も供給される。特に、非同期分解能信号ＲＥＳ1 とＲＥＳ2 は入力インターフェース２２から分解能同期論理回路２３に送られ、そこで両方を同期させてデコーダ１８に供給する。入力インターフェース２２はキーボードの形、例えばスイッチの形にして装備され、これを介して利用者は特定な内挿係数を選択できる。入力インターフェース２２を評価ユニット２４に接続する破線で示す評価ユニット２４に接続する入力インターフェースを使用できる。
【００２９】
この好適実施例では、ＲＥＳ1 とＲＥＳ2 が同期しているので、デコーダユニット１８は（図１に示すように）ＣＯＳ信号がゼロクロスするまで新しい内挿係数へ切り換わることはない。デコーダ１８は比較器１６からの位相のずれた特別な信号を組み合わせて結び付け直交出力信号を形成する。これ等の信号を 1×/2×/5×/10 ×チップ（図３のデコーダ１８）に対して組み合わせる仕方は以下の表１のようになる。
【００３０】
【表１】
【外１】
【００３２】
この発明による装置２６は種々の方法で作製することができる。例えば、処理ユニット２０を対応する入力端と出力端を持つ利用に固有な集積回路（application specific integrated circuit ；ＡＳＩＣ）として集積した形にして作製すると有利である。こうして作製されたＡＳＩＣは、結局、実際の位置測定系に使用できる。
【００３３】
この発明による方法と装置の説明した構成に加えて、この発明に基づく可能な他の構成もある。例えば、信号発生は格子ピッチを光電検出することに限定するものではなく、むしろ磁気、誘導あるいは容量測定系もこの発明による方法と装置に関連して使用できる。従って、先の詳細な説明は限定的なものでなく、暗示的と見なすべきである。
【００３４】
【発明の効果】
以上、説明したように、この発明の方法や装置により、測定操作の間に増分式位置測定系で内挿係数を可変でき、複数の切換可能な内挿係数と信頼性のある信号処理を提供するので、位置情報を内挿係数の切換の間に見失うことない。
【図面の簡単な説明】
【図１】 この発明により、内挿係数Ｉ＝ 10 ×から内挿係数Ｉ＝ 1×に切り換える間の信号処理のグラフ表示、
【図２】 この発明により利用できる種々の内挿係数でアナログ検出信号と内挿される増分測定信号の信号波形のグラフ表示、
【図３】 この発明の好適実施例による装置の模式的なブロック図。
【符号の説明】
１０ 信号発生ユニット
１２a,b,c 差動増幅器
１４ 抵抗回路網
１５ 増幅器
１６ 比較器
１７ 基準マーク比較器
１８ デコーダ
２０ 処理ユニット
２１ 基準信号発生器
２２ 入力インターフェース
２３ 分解能同期論理回路
２４ 評価ユニット
２６ 装置
Ｉ 内挿係数
ＳＩＮ，ＣＯＳ アナログ検出信号
ＲＥＦ 基準マーク
Ａ，Ｂ 出力チャンネル
ｔu 切換時点
ｔH 安定化時間間隔
Ｈ 安定化時間間隔信号
ＲＥＳ1,ＲＥＳ2 活性化信号
ＲＥＦ- , ＲＥＦ+ 基準信号
ＳＩＧ ＲＥＦ 基準電圧
ＣＲＥＦ 出力信号
ＨＹＳ ＲＥＦ ヒステリシス基準信号
Claims (6)
- 位置測定系で位置に依存する少なくとも一つの周期信号（ＳＩＮ，ＣＯＳ）の内挿係数（Ｉ）を可変する方法において、
特定の数の異なった内挿係数（Ｉ）のうち一方（ I=1 ０ X ）を含むように用意し、
各内挿係数に対して内挿される測定信号（Ａ，Ｂ）が一致する同じ信号波形（A,B）を持つときの切換時点（ｔu ）で異なった内挿係数（Ｉ）の他方（ I=1X ）を選択し、
前記異なった内挿係数（Ｉ）の一方及び他方の間の切換を行う、
過程を備えることを特徴とする方法。 - 前記周期信号における安定期間以外の期間中に前記内挿係数が可変されることを特徴とする請求項１に記載の方法。
- 更に、各信号周期の切換時点（ｔu ）の前と後で一定の期間（ｔH ）の安定化時間間隔を前記安定期間として定め、これにより、前記可能な内挿係数が変化することを防止し得る過程があることを特徴とする請求項２に記載の方法。
- 前記安定化時間間隔の期間（ｔH ）は周期信号（ＳＩＮ，ＣＯＳ）の 90 °の位相角に等しく、切換時点（ｔu）の周りに中心合わせされることを特徴とする請求項３に記載の方法。
- 前記安定化時間間隔信号（Ｈ）は安定化時間間隔（ｔH ）の間に評価ユニット（２４）に伝送されることを特徴とする請求項３に記載の方法。
- 更に、各信号周期（ＳＩＮ，ＣＯＳ）の切換時点（ｔu ）の前と後に特定の期間の安定化時間間隔を前記安定期間として定め、この安定化時間間隔が周期信号の 90 °の位相角に等しく、内挿される信号（Ａ，Ｂ）の立ち上がりエッジで選択される切換時点（ｔu ）の周りに中心合わせされ、これにより、内挿係数（Ｉ）が変化するのを防止し、前記特定の内挿係数の間で切換できる過程を含むことを特徴とする請求項２に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/782050 | 1997-01-10 | ||
| US08/782,050 US5920494A (en) | 1997-01-10 | 1997-01-10 | Method and device for varying interpolation factors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH112547A JPH112547A (ja) | 1999-01-06 |
| JP4184466B2 true JP4184466B2 (ja) | 2008-11-19 |
Family
ID=25124801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00185398A Expired - Fee Related JP4184466B2 (ja) | 1997-01-10 | 1998-01-07 | 内挿係数を可変する方法と装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5920494A (ja) |
| EP (2) | EP0853231B1 (ja) |
| JP (1) | JP4184466B2 (ja) |
| AT (1) | ATE228239T1 (ja) |
| DE (1) | DE69717245T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351757B1 (en) * | 1998-11-13 | 2002-02-26 | Creative Technology Ltd. | Method for conserving memory storage during an interpolation operation |
| US6803863B1 (en) * | 2000-01-07 | 2004-10-12 | Tai-Her Yang | Method and circuitry device for non-linear output displacement conversion with reference to signal speeds coming from displacement detector |
| JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Ｎｅｃエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
| US6727493B2 (en) | 2001-11-06 | 2004-04-27 | Renco Incoders, Inc. | Multiple resolution photodiode sensor array for an optical encoder |
| DE10208915A1 (de) * | 2002-01-11 | 2003-07-24 | Heidenhain Gmbh Dr Johannes | Verfahren zur Interpolation mindestens zweier positionsabhängiger, periodischer, zueinander phasenverschobener Analogsignale |
| EP1468496B1 (de) * | 2002-01-11 | 2006-03-08 | Dr. Johannes Heidenhain GmbH | Verfahren zur interpolation mindestens zweier positionsabhängiger, periodischer, zueinander phasenverschobener analogsignale |
| FR2848665B1 (fr) * | 2002-12-11 | 2005-02-25 | Bei Ideacod Sas | Codeur incremental avec ou sans voies de commutation pourvu d'au moins un moyen de changement de la resolution de sortie des signaux |
| JP5865329B2 (ja) * | 2003-10-01 | 2016-02-17 | オリンパス株式会社 | エンコーダ |
| US20070045525A1 (en) * | 2005-08-26 | 2007-03-01 | Delta Electronics, Inc. | Optical encoder and controller for the same |
| SI22271A (sl) * | 2006-03-01 | 2007-10-31 | Univerza V Ljubljani Fakulteta Za Elektrotehniko | Vezje za določanje položaja s pomočjo sinusnega in kosinusnega signala |
| JP4844370B2 (ja) * | 2006-12-04 | 2011-12-28 | 株式会社日立製作所 | フレームレート変換装置及び表示装置 |
| US7880658B2 (en) * | 2009-02-26 | 2011-02-01 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Interpolation accuracy improvement in motion encoder systems, devices and methods |
| US7880657B2 (en) * | 2009-02-26 | 2011-02-01 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Interpolation accuracy improvement in motion encoder systems, devices and methods |
| JP5349157B2 (ja) * | 2009-06-19 | 2013-11-20 | Ｎｔｎ株式会社 | 回転検出装置および回転検出装置付き軸受 |
| WO2012065883A2 (de) * | 2010-11-19 | 2012-05-24 | Vse Volumentechnik Gmbh | Volumenmessauswerteverfahren und -messeinrichtung |
| DE102010051873B4 (de) * | 2010-11-22 | 2013-03-14 | Ic-Haus Gmbh | Integrierte Schaltungsanordnung und Verfahren zur Signalüberwachung |
| US8772705B2 (en) * | 2010-12-01 | 2014-07-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interpolation circuitry for optical encoders |
| US8732511B2 (en) * | 2011-09-29 | 2014-05-20 | Lsi Corporation | Resistor ladder based phase interpolation |
| CN114584919B (zh) * | 2022-02-14 | 2024-04-19 | 华东师范大学 | 使用插值方法的uwb室内定位系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE288221C (ja) * | ||||
| DE2729697A1 (de) * | 1977-07-01 | 1979-01-04 | Heidenhain Gmbh Dr Johannes | Verfahren zur interpolation |
| DD206053A3 (de) * | 1981-07-01 | 1984-01-11 | Gerhard Doering | Umschaltbarer interpolator |
| DE3239108A1 (de) * | 1982-10-22 | 1984-04-26 | Dr. Johannes Heidenhain Gmbh, 8225 Traunreut | Positionsmessverfahren und einrichtungen zur durchfuehrung des verfahrens |
| DE3412557A1 (de) * | 1984-04-04 | 1985-10-24 | Mauser-Werke Oberndorf Gmbh, 7238 Oberndorf | Laengenmesseinrichtung |
| JP3452638B2 (ja) * | 1994-05-02 | 2003-09-29 | オリンパス光学工業株式会社 | エンコーダの内挿装置 |
-
1997
- 1997-01-10 US US08/782,050 patent/US5920494A/en not_active Expired - Lifetime
- 1997-12-16 DE DE69717245T patent/DE69717245T2/de not_active Expired - Lifetime
- 1997-12-16 AT AT97122175T patent/ATE228239T1/de not_active IP Right Cessation
- 1997-12-16 EP EP97122175A patent/EP0853231B1/en not_active Expired - Lifetime
- 1997-12-16 EP EP02011798.2A patent/EP1236973B1/en not_active Expired - Lifetime
-
1998
- 1998-01-07 JP JP00185398A patent/JP4184466B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5920494A (en) | 1999-07-06 |
| DE69717245T2 (de) | 2003-05-08 |
| EP0853231A2 (en) | 1998-07-15 |
| EP0853231B1 (en) | 2002-11-20 |
| EP1236973A3 (en) | 2008-03-19 |
| EP0853231A3 (en) | 2000-04-05 |
| EP1236973B1 (en) | 2013-05-29 |
| JPH112547A (ja) | 1999-01-06 |
| DE69717245D1 (de) | 2003-01-02 |
| EP1236973A2 (en) | 2002-09-04 |
| ATE228239T1 (de) | 2002-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4184466B2 (ja) | 内挿係数を可変する方法と装置 | |
| US5019773A (en) | Method and apparatus for detecting positions and/or speed of a moving body using two phase signals | |
| US6384752B1 (en) | Absolute encoder | |
| EP1600741A2 (en) | Pulse width modulation based digital incremental encoder | |
| JPH09126809A (ja) | 位置検出のための位相差検出装置及び位置検出システム並びに方法 | |
| EP1752740B1 (en) | Method and Circuit for interpolating an Encoder Output | |
| JP2011226987A (ja) | エンコーダ | |
| JP4041635B2 (ja) | 対称サンプリング方法を用いた信号測定方法及び位置決定方法 | |
| JP3121854B2 (ja) | アブソリュート信号発生方法 | |
| JP3336396B2 (ja) | アブソリュートエンコーダ | |
| US5585753A (en) | Sawtooth generator and signal interpolating apparatus using the same | |
| JPS61160011A (ja) | エンコ−ダ | |
| JP2601801B2 (ja) | 位相同期回路 | |
| JPS6347612A (ja) | 変位検出装置 | |
| US20160294364A1 (en) | Phase adjuster and encoder | |
| JP2004069614A (ja) | 変位情報生成装置および駆動制御装置 | |
| JP2795443B2 (ja) | 位置検出信号の処理方式 | |
| US7468601B2 (en) | Direct phase and frequency demodulation | |
| JP3015751B2 (ja) | エンコーダの内挿回路 | |
| JPH06258097A (ja) | 変位測定装置 | |
| JP2001330476A (ja) | 位置検出方法 | |
| JPH102759A (ja) | 内挿パルス発生装置 | |
| JPS6355318B2 (ja) | ||
| JP4138118B2 (ja) | エンコーダおよび回転位置検出装置 | |
| JPH10254549A (ja) | 位置決め制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070209 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |