JPH112547A - 内挿係数を可変する方法と装置 - Google Patents

内挿係数を可変する方法と装置

Info

Publication number
JPH112547A
JPH112547A JP10001853A JP185398A JPH112547A JP H112547 A JPH112547 A JP H112547A JP 10001853 A JP10001853 A JP 10001853A JP 185398 A JP185398 A JP 185398A JP H112547 A JPH112547 A JP H112547A
Authority
JP
Japan
Prior art keywords
signal
interpolation
switching
time interval
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10001853A
Other languages
English (en)
Other versions
JP4184466B2 (ja
Inventor
Robert Setbacken
ロバート・セットバッケン
Mark Mazgaj
マーク・マツガイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Johannes Heidenhain GmbH
Original Assignee
Dr Johannes Heidenhain GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dr Johannes Heidenhain GmbH filed Critical Dr Johannes Heidenhain GmbH
Publication of JPH112547A publication Critical patent/JPH112547A/ja
Application granted granted Critical
Publication of JP4184466B2 publication Critical patent/JP4184466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/20Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/206Increasing resolution using an n bit system to obtain n + m bits by interpolation using a logic interpolation circuit
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24404Interpolation using high frequency signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24414Encoders having selectable interpolation factors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/20Increasing resolution using an n bit system to obtain n + m bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/22Analogue/digital converters pattern-reading type
    • H03M1/24Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
    • H03M1/28Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
    • H03M1/30Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
    • H03M1/303Circuits or methods for processing the quadrature signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Analogue/Digital Conversion (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Television Systems (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Circuits Of Receivers In General (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 複数の切換可能な内挿係数と信頼性のある信
号処理により、位置情報を内挿係数の切換の間に見失う
ことない、測定操作の間に増分式位置測定系で内挿係数
を可変する方法や装置を提供する。 【解決手段】 位置測定系の信号発生ユニット10から
供給される少なくとも一つの位置に依存する周期信号の
内挿係数を可変し、前記信号を更に処理ユニット20で
処理し、後続する評価ユニット24に送る装置にあっ
て、一つまたはそれ以上の接続千を介して処理ユニット
に接続し、活性化信号RES1,2を処理ユニットの方
向に送り、活性化信号が動作している内挿係数を新しい
内挿係数に変えることを開始させる、少なくとも一つの
入力インターフェース22、少なくとも一つの制御信号
を評価ユニット24の方向に送り、実際の内挿係数を可
変することを示す、評価ユニット24と処理ユニット2
0の間にある少なくとも一つの接続部を備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、内挿係数を可変
する方法とその装置に関する。この発明による方法とそ
の装置は、特に測定操作の間に位置測定装置系の種々の
特別な内挿係数の間を切り換えるのに適している。
【0002】
【従来の技術】周知の増分式位置測定系は、通常、得ら
れた周期信号を内挿して、検出された格子ピッチの周期
で特定できる分解能を高めるている。このため、周期的
に検出された信号は後続する内挿電子回路に供給され、
そこでサンプリング周波数を掛けて、それにより測定ス
テップを分割する。最初の測定ステップを更に分割する
ことのできる一連の手順とその装置は、アナログ内挿に
対して知られている。デジタル内挿処理は数千の分割係
数まで分割を高めることができる。
【0003】周知の増分位置測定系とその相続する内挿
電子回路の難点は、その結果として、固定された内挿係
数にある。これ等の内挿電子回路は、一度設定したら内
挿係数を目的に合わせて可変する能力を持っていない。
更に、内挿係数を測定操作自体の間に可変できない。し
かし、東独特許第 288 221号明細書および米国特許第
4,630,928号明細書には、粗分解能と微細分解の間で速
度の関数として内挿係数を可変するため、相対的に移動
する部品の移動速度の関数として内挿係数を可変するこ
とが示唆されている。これは、早い移動速度の場合、小
さな内挿係数を使用し、緩やかな移動速度の場合、高い
内挿係数を使用できる。このため、米国特許第 4,630,9
28号明細書では、大きいあるいは小さい内挿係数に対応
する出力信号あるいは内挿信号を常時利用することが提
案されている。その時の速度に応じて、二つの信号の一
方を抑制し、他方の信号を常時評価に使用する。東独特
許第 288 221号明細書に開示されている配置は高度ある
いは低度の係数モジュールを介して検出する速度に応じ
てアナログ検出信号を処理しているので、粗いあるいは
微細ないずれかの出力信号となる。
【0004】内挿係数を可変するそのような配置は、測
定操作の間に交互に切り換える二つの離散的な内挿係数
の間を切り換えることに限定されている。しかし、測定
操作の間に交互に切り換えることのできる複数の切換可
能な内挿係数を提供すると望ましい。説明した上記二つ
の特許明細書はこれに関して何の情報も開示していな
い。特に、これ等の特許明細書は、測定操作の間に種々
の内挿係数の間を切り換えると、どのように信頼性のあ
る信号処理が保証されるかを開示していない。
【0005】それ故、測定操作の間に増分式位置測定系
で内挿係数を可変する方法や装置を提供すればが望まし
い。複数の切換可能な内挿係数と信頼性のある信号処理
を提供し、その結果、位置情報を切換の間に見失うこと
ないことも望ましい。
【0006】
【発明が解決しようとする課題】それ故、この発明の課
題は測定操作の間に増分式位置測定系で内挿係数を可変
する方法や装置を提供することにある。そして、複数の
切換可能な内挿係数と信頼性のある信号処理を提供し、
その結果、位置情報を内挿係数の切換の間に見失うこと
ないことも望ましい。
【0007】
【課題を解決するための手段】上記の課題は、この発明
により、位置測定系で位置に依存する少なくとも一つの
周期信号の内挿係数を可変する方法にあって、特定の数
の異なった内挿係数を用意し、各内挿係数に対して内挿
される測定信号が同じ信号波形を持つ切換時点tu で異
なった内挿係数の間の切換を行う、過程から成ることに
よって解決されている。
【0008】更に、上記の課題は、この発明により、位
置測定系の信号発生ユニットから供給される少なくとも
一つの位置に依存する周期信号の内挿係数を可変し、前
記信号を更に処理ユニットで処理し、後続する評価ユニ
ットに送る装置にあって、一つまたはそれ以上の接続千
を介して処理ユニットに接続し、活性化信号を処理ユニ
ットの方向に送り、活性化信号が動作している内挿係数
を新しい内挿係数に変えることを開始させる、少なくと
も一つの入力インターフェース、少なくとも一つの制御
信号を評価ユニットの方向に送り、実際の内挿係数を可
変することを示す、評価ユニットと処理ユニットの間に
ある少なくとも一つの接続部、を備えていることによっ
て解決されている。
【0009】この発明による他の有利な構成は特許請求
の範囲の従属請求項に開示されている。
【0010】
【発明の実施の形態】この発明による方法と装置によ
り、増分式位置測定系の測定操作の間に、一連の指定さ
れた内挿係数の間で切換を行うことができる。その方法
では、この発明による測定により切換が安全に行える、
つまり情報を損失する可能性もなく行えることが確実に
なる。特に、可能な計数モジュールの誤差は切換の間に
排除される。提案する信号処理のため、装置に後続する
評価ユニットは選択された内挿係数とその可能な変化に
関して利用できる情報を何時も保有している。
【0011】この発明による方法により、速度の関数と
して位置測定系の内挿係数を選択できる。例えば、互い
に相対運動する二つの部品が比較的高い速度にある時、
小さな内挿係数を選ぶことができ、比較的遅い速度にあ
る時、高い内挿係数を選ぶことができる。異なった範囲
の速度に対して異なった大きさの複数の内挿係数を選ぶ
ことができる。従って、異なった内挿係数の間で速度に
依存する切換を提供できる。これは、位置測定で測定精
度を高める。
【0012】
【実施例】以下、添付図面に基づきこの発明をより詳し
く説明する。図1は内挿係数I=×10とI=×1 の間で
切換を行っている間の信号処理を表す。時間tは水平軸
に記入されている。このグラフは、例えば内挿係数I=
×10とI=×1 の間で切換かえる途中で生じるような個
々の信号の時間シーケンスを示す。
【0013】図1を参照して、この発明による手順の好
適実施例を説明することにする。信号発生ユニット10
(図3に示してある)は位置に依存する二つのアナログ
周期信号SINとCOSを発生する。 90 °位相のずれ
た二つのアナログ検出信号SINとCOSは相対移動す
る二つの物体の方向と相対動作を捕捉する。原理的に
は、方向の検知しない増分位置測定は位置に依存するた
だ一つの周期信号しか必要としないが、この信号も内挿
できる。従って、この発明による方法は、単一周期信号
のみがある場合にも利用できる。
【0014】位置測定系も基準マークREF(図3に示
してある)を含む。REFを実用に応じて同期させたり
非同期させることができる。アナログ同期された基準マ
ークは通常1サイクルの間動作し、増分チャンネルに対
して位置決めされるあるいは同期される信号である( 0
°と 90 °) 。アナログ非同期された基準マークは数サ
イクル分の1の期間に動作し、増分チャンネルに対して
位置決めされない信号である。回転装置では、この基準
マークは全回転を行ったことを示す一回転信号である。
直線装置では、このマークは移動の特別点で与えられる
単一信号あるいは距離符号化されたマークの組である。
基準マークの設置と使用はこの分野で良く知られてい
る。同期される基準マークは、それが存在するなら、全
ての内挿係数に対して1係数サイクルの幅を保つように
この発明により条件付けできる。
【0015】信号発生ユニット10(図3に示してあ
る)は、周知のように、例えば周期的な格子ピッチを検
出する光電位置測定装置の検出ユニットとして形成され
ている。このため、検出ユニットは検出素子を含み、こ
れ等の素子の出力は幾つかの位置に依存する周期的に変
調されたアナログ検出信号である。これは、例えば、位
相が 90 °ずれた全部で4つの検出信号を発生し、これ
等の信号から位相が 90°ずれた二つの検出信号SIN
とCOSが対にした差分接続により形成される周知の手
順である。もちろん、この位置測定系は、直線測定系
(リニヤーエンコーダー)と角度位置測定系(アンギュ
ラーエンコーダ)の両方に装備できる。
【0016】以下に説明するこの発明の装置の処理ユニ
ット20(図3)によりアナログSINとCOSの検出
信号から生じる増分測定信号は、二つの出力チャンネル
AとBを経由して後置された評価ユニット24に往く
(図3)。信号発生ユニット10(図3)からの検出信
号SINとCOSは一定の内挿係数で分割される。図1
に示す例では、I= 10 ×の内挿係数がこのグラフの左
半分に与えてある。従って、発生した二つの出力チャン
ネルAとBには、アナログ検出信号SINとCOSの元
の信号周期を 10 分の1 の分割に相当する矩形波パルス
が生じる。
【0017】二つのアナログ検出信号の一方、SINま
たはCOSの零遷移に相当する切換時点tu では、最初
の内挿係数I= 10 ×は内挿係数I= 1×に切り換わ
る。図1に示す例では、tu はCOS検出信号の零遷移
にある。従って、アナログ検出信号SINまたはCOS
の各信号周期内には、異なった特定の内挿係数の間で切
り換えることのできる一定の切換時点tu がある。内挿
係数I= 1, 2, 5と 10の間を切り換えることのできる
図1に示す装置では、切換時点tu が信号周期の初めで
位相角Φ= 90 °を示すように選択される。つまりΦ=
0°がSINの検出信号の最初の零遷移として定義され
る。従って、切換時点tu では出力チャンネルBの内挿
された増分測定信号は立ち上がる信号エッジを有し、そ
の間に論理信号レベルがLOWからHIGHに変わる。
【0018】切換時点tu は増分測定信号が可能な各内
挿係数Iに対して同じ信号波形、例えば立ち上がり信号
エッジを持つように選択すべきである。これは図2に示
してある。この図2は、二つのアナログ検出信号SIN
とCOSに加えて、出力チャンネルAとBの内挿された
増分測定信号と異なった内挿係数に対する基準信号を示
す。選択された切換時点tu では、チャンネルBの増分
測定信号が何時も立ち上がり信号エッジ、LOWからH
IGHへの論理信号レベル変化を示す。こうして、内挿
された増分測定信号は、スイッチング可能である全ての
内挿係数に対して同じ信号波形を示す。内挿係数の選択
に応じて、増分測定信号は位相角に関して他の位置も示
す。しかし、tu は時間のこの点で可能な全ての内挿さ
れた増分測定信号が同じ信号波形を持つように選択され
ることが大切である。波形のこの点では、基準マークR
EFも動作する。もしそうであれば、内挿電子回路は基
準マークが時点tu で、図1に示すように内挿された出
力サイクルの4分の1の期間の間、動作するように基準
マークの条件を設定する。この好適実施例では、基準マ
ーク信号は内挿された出力サイクルの4分の1の間、時
点tu でLOWに動作する。
【0019】異なった内挿係数の間の切換は、切換時点
u でのみ可能である。これは、測定動作にあって、内
挿計数Iへ切り換わった後、増分測定ステップの計数が
正しく続くことを保証する。適当な切換時点を選択する
ことに加えて、この発明による方法と装置は、以下に説
明するある種の制御信号により種々の内挿係数の間の切
換が行われることも与える。これ等の処置は更に変化が
種々の内挿係数の間で正しく生じることを保証する。
【0020】図1に戻ると、アナログ測定信号SINと
COSの各信号周期の間には、期間tH の安定化時間間
隔が何時も設定され、切換時点tu の周りでその中心に
置かれる。この時間間隔の間、内挿係数Iに変化が生じ
ない。従って、この時間間隔の内では、この発明による
装置内と後続する評価ユニット24(図3)で安定な信
号の条件付けが保証される。対応する安定化時間間隔信
号Hはこの装置により後続する評価ユニット24に送ら
れる。こうして、アナログ検出信号SINとCOSの各
信号周期に対する期間tH の安定化時間間隔内では、安
定化時間間隔信号の信号レベルHはLOWからHIGH
にセットされる。内挿係数Iへの切換が行われる信号周
期の残りの時間では、安定化時間間隔信号HはレベルL
OWである。図1に示す好適実施例では、安定化時間間
隔の期間tH と切換時点tu の時のその位置は、切換時
点tu の周りに中心を置いた 90 °の位相間隔に必ず設
定されるように選択される。従って、(図3の比較器2
0からの出力として示すように)安定化時間間隔はΦ=
45 °で始まり、Φ= 135°で終わる。原理的には、切
換時点tu に対する安定化時間間隔の期間と位置は別々
に選択できる。
【0021】切換を異なった4つの内挿係数I= 1, 2,
5と 10 の間で作動させるあるいは開始させるには、少
なくとも一つの付加的な活性化信号が必要である。この
活性化信号は、例えば利用者から適当な入力インターフ
ェースを介してこの発明による装置へ供給される。図1
に示す好適実施例では、二つの活性化信号RES1 とR
ES2 をこのために使用し、LOWまたはHIGHのレ
ベルの何れかを受け取る。活性化信号RES1 とRES
2 および与えられた各時点で適当な信号レベルの組み合
わせは測定操作中に切換できる特別な内挿係数を符号化
する。こうして、信号レベルの組み合わせRES1 =H
IGHとRES2 =HIGHは内挿係数I= 10 に符号
化する。RES1 =LOWとRES2 =LOWは内挿係
数I= 1に符号化し、RES1 =HIGHとRES2 =
LOWは内挿係数I= 2に符号化し、RES1 =LOW
とRES2 =HIGHは内挿係数I= 5に符号化する。
切換を4より多い特別な内挿係数Iの間で行えるように
するなら、活性化信号を同じように用意する必要があ
る。もちろん、他に代わる符号化も個々の内挿係数に対
して可能であることが分かる。
【0022】安定化時間間隔信号HがHIGHレベルの
間には、二つの活性化信号RES1とRES2 の何れか
に切り換わることはできない。つまり、この期間中には
異なった内挿係数の間の切換は起こりえない。内挿係数
の変化は、安定化時間間隔信号がLOWレベルの場合に
のみ可能である。図1は、内挿係数I= 10 からI= 1
へ切り換わる場合、二つの活性化信号RES1 とRES
2 の変化を時間の関数にして示す。二つの時点tC1とt
C2では、利用者は二つの活性化信号RES1 とRES2
を切り換える。図示する例では、RES1 とRES2 の
両方の信号レベルはHIGHからLOWにセットされて
いる。
【0023】二つの活性化信号の何れかRES1 または
RES2 の変化をこの発明による装置の中で認識した
ら、内挿係数Iの所望の切換が正に生じることは明らか
である。従って、対応する切換時間間隔信号Eはこの装
置により出力信号として時点t C1で作動する。この信号
は後続する評価ユニットに対して内挿係数Iの変化が可
能な次の時点で正に生じることを指示する。このため、
切換時間間隔信号Eは論理信号レベルHIGHからLO
Wへ切り換わる。切換時間間隔信号Eは切換が時点tu
で生じているまで、信号レベルLOWに保持され、内挿
係数Iの切換が生じた後にHIGHへ切り換わる。後続
する評価ユニットは切換時間間隔信号Eのそのような信
号シーケンスに基づき、変化が内挿係数Iで正に生じ、
対応する切換過程が正に終わり、その後、増分測定信号
が新しい内挿係数で利用できることを認識する。従っ
て、説明した制御信号が関与するそのような信号処理
は、種々の内挿係数間の信頼性のある切換を保証する。
【0024】図3はこの発明の好適実施例による装置2
6の模式的なブロック回路図を示す。この図は使用する
信号接続も示し、この接続を介して先に説明した制御信
号が切換処理の間に伝送される。この装置26には、信
号発生ユニット10,差動増幅器12,処理ユニット2
0,入力インターフェース22と評価ユニット24があ
る。処理ユニット20いは増幅器15,基準信号発生器
21,抵抗回路網(梯子抵抗回路)14,比較器16,
基準マーク比較器17,デコーダ18および分解能同期
論理回路23がある。
【0025】差動増幅器12a と12b はそれぞれ二つ
のアナログ信号入力、180 °と 0°および 270°と 90
°を信号発生ユニット10から受け取る。差動増幅器1
2cは二つの基準信号REF- とREF+ を信号発生ユ
ニット10から受け取る。差動増幅器12a はアナログ
検出信号SINを増幅器15に出力する。この増幅器1
5はSIN信号(図3で 180°として示してある)を発
生し、この信号を抵抗回路網14に送る。差動増幅器1
2a も検出信号SINを抵抗回路網14に直接出力す
る。差動増幅器12b はアナログ検出信号COSを抵抗
回路網14に出力する。差動増幅器12c は基準信号R
EFを基準マーク比較器17に出力する。抵抗回路網1
4からの出力は比較器20へ供給される。基準信号発生
器21からの信号は比較器20と基準マーク比較器17
へ供給される。比較器20と基準マーク比較器17から
の出力は一緒にしてデコーダ18へ送られる。デコーダ
18も入力インターフェース22から分解能同期論理回
路23を経由して入力RES1 とRES2 を受け取る。
デコーダ18の出力は評価ユニット24に供給される。
この評価ユニット24も入力インターフェース22から
入力を受け取る。
【0026】先に説明した装置26の部品の動作を説明
する。信号発生ユニット10は 0°, 90°, 180 °およ
び 270°として記入されている4つのアナログ検出信号
を差動増幅器12a と12b に出力する。これ等の増幅
器は 0°, 90°, 180 °および 270°信号を対にして組
み合わせ、次の処理のために二つのアナログ検出信号C
OSとSINを形成する。差動増幅器12c は二つの信
号REF- とREF+を組み合わせて基準マークREF
を形成する。次いで、このREFを基準マーク比較器1
7に送る。そこでは、この信号が基準信号発生器21で
発生した基準電圧SIG REFと比較される。REF
の電圧がSIG REFの電圧より大きいなら、基準マ
ーク比較器17は論理HIGHに等しい信号CREFを
出力する。REFの電圧がSIG REFの電圧より小
さいなら、基準マーク比較器17は論理LOWに等しい
信号CREFを出力する。基準信号発生器21から発生
した信号HYS REFはREF信号の雑音による影響
を除去するために使用される。
【0027】増幅器15は増幅器12a の出力端からS
IN信号を受け取り、SINの反転形を抵抗回路網14
に送る。抵抗回路網14も増幅器12a から直接SIN
を受け取り、増幅器12b から直接COSを受け取る。
抵抗回路網14は周知の方法で作製され、多くの位相の
ずれた部分信号を形成する。特に、この抵抗回路網14
の機能は 90 °位相のずれた二つの信号を受け取り、両
者を細分化して多数の位相のずれた信号にする。これに
は、位相のずれた加算結合を発生する一連の比率抵抗の
対が加わる。 10 ×の内挿では、比率の対はそれぞれ 9
°位相のずれた信号を与えるように設定されている。抵
抗回路網14で発生する 20 の信号の各々は比較器16
に供給される。この比較器16は抵抗回路網14から入
力したアナログ信号をデジタル信号に変換する。比較器
16はアナログ信号を基準信号発生器21からの基準電
圧SIG REFと比較して、基準以上の信号成分を論
理HIGHに、それ以下の信号成分を論理LOWに変換
する。基準信号発生器21からの僅かな値のヒステリシ
スHYS REFはアナログ信号の雑音からの作用を除
去するために各遷移に含まれている。
【0028】比較器20からの 20 のデジタル信号は、
基準マーク比較器17からの信号CREFと共に、デコ
ーダ18に供給される。そこで、更に信号処理と、対応
する内挿係数の選択および設定が行われる。このデコー
ダ18には活性化信号RES1 とRES2 も供給され
る。特に、非同期分解能信号RES1 とRES2 は入力
インターフェース22から分解能同期論理回路23に送
られ、そこで両方を同期させてデコーダ18に供給す
る。入力インターフェース22はキーボードの形、例え
ばスイッチの形にして装備され、これを介して利用者は
特定な内挿係数を選択できる。入力インターフェース2
2を評価ユニット24に接続する破線で示す評価ユニッ
ト24に接続する入力インターフェースを使用できる。
【0029】この好適実施例では、RES1 とRES2
が同期しているので、デコーダユニット18は(図1に
示すように)COS信号がゼロクロスするまで新しい内
挿係数へ切り換わることはない。デコーダ18は比較器
16からの位相のずれた特別な信号を組み合わせて結び
付け直交出力信号を形成する。これ等の信号を 1×/2×
/5×/10 ×チップ(図3のデコーダ18)に対して組み
合わせる仕方は以下の表1のようになる。
【0030】
【表1】
【0031】
【外1】 を経由して後続する評価ユニット24,例えば機械工具
の制御系に往く。二つの付加的な信号接続部が処理ユニ
ット20とこの評価ユニット24の間にある。先に説明
した安定化時間間隔信号Hは比較器16から評価ユニッ
ト24に伝送される。切換時間間隔信号Eは、これも既
に説明したが、分解能同期論理回路23から評価ユニッ
ト24に伝送される。この好適実施例では、EがLOW
となると、内挿係数の変化が要求されている。EがHI
GHとなると、内挿係数の変化が生じている。
【0032】この発明による装置26は種々の方法で作
製することができる。例えば、処理ユニット20を対応
する入力端と出力端を持つ利用に固有な集積回路(appl
ication specific integrated circuit ;ASIC)と
して集積した形にして作製すると有利である。こうして
作製されたASICは、結局、実際の位置測定系に使用
できる。
【0033】この発明による方法と装置の説明した構成
に加えて、この発明に基づく可能な他の構成もある。例
えば、信号発生は格子ピッチを光電検出することに限定
するものではなく、むしろ磁気、誘導あるいは容量測定
系もこの発明による方法と装置に関連して使用できる。
従って、先の詳細な説明は限定的なものでなく、暗示的
と見なすべきである。
【0034】
【発明の効果】以上、説明したように、この発明の方法
や装置により、測定操作の間に増分式位置測定系で内挿
係数を可変でき、複数の切換可能な内挿係数と信頼性の
ある信号処理を提供するので、位置情報を内挿係数の切
換の間に見失うことない。
【図面の簡単な説明】
【図1】 この発明により、内挿係数I= 10 ×から内
挿係数I= 1×に切り換える間の信号処理のグラフ表
示、
【図2】 この発明により利用できる種々の内挿係数で
アナログ検出信号と内挿される増分測定信号の信号波形
のグラフ表示、
【図3】 この発明の好適実施例による装置の模式的な
ブロック図。
【符号の説明】
10 信号発生ユニット 12a,b,c 差動増幅器 14 抵抗回路網 15 増幅器 16 比較器 17 基準マーク比較器 18 デコーダ 20 処理ユニット 21 基準信号発生器 22 入力インターフェース 23 分解能同期論理回路 24 評価ユニット 26 装置 I 内挿係数 SIN,COS アナログ検出信号 REF 基準マーク A,B 出力チャンネル tu 切換時点 tH 安定化時間間隔 H 安定化時間間隔信号 RES1,RES2 活性化信号 REF- , REF+ 基準信号 SIG REF 基準電圧 CREF 出力信号 HYS REF ヒステリシス基準信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・セットバッケン アメリカ合衆国、カリフオルニア州 93109 、サンタ・バーバラ、ホアニータ、 612 (72)発明者 マーク・マツガイ アメリカ合衆国、ニユー・ヨーク州 14750 レイクウッド、サウス− ラン ド・アベニユー、15

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 位置測定系で位置に依存する少なくとも
    一つの周期信号の内挿係数を可変する方法において、 特定の数の異なった内挿係数を用意し、 各内挿係数に対して内挿される測定信号が同じ信号波形
    を持つ切換時点tu で異なった内挿係数の間の切換を行
    う、過程から成ることを特徴とする方法。
  2. 【請求項2】 周期的な内挿信号は切換時点tu で立ち
    上がり信号エッジを持つことを特徴とする請求項1に記
    載の方法。
  3. 【請求項3】 内挿係数は位置測定系の測定操作の間に
    可変されることを特徴とする請求項1に記載の方法。
  4. 【請求項4】 更に、内挿係数が変化しない各信号周期
    の切換時点の前と後で一定の期間tH の安定化時間間隔
    を定める過程があることを特徴とする請求項1に記載の
    方法。
  5. 【請求項5】 安定化時間間隔の期間tH は周期信号の
    90 °の位相角に等しく、切換時点tu の周りに中心合
    わせされることを特徴とする請求項4に記載の方法。
  6. 【請求項6】 安定化時間間隔信号Hは安定化時間間隔
    H の間に評価ユニットに伝送されることを特徴とする
    請求項4に記載の方法。
  7. 【請求項7】 更に、内挿係数が変化しない各信号周期
    の切換時点tu の前と後に特定の期間の安定化時間間隔
    を定め、この安定化時間間隔が周期信号の 90 °の位相
    角に等しく、内挿される信号の立ち上がりエッジで選択
    される切換時点tu の周りに中心合わせされ、特定の数
    の内挿係数の間を切換できる過程を含むことを特徴とす
    る請求項1に記載の方法。
  8. 【請求項8】 内挿係数I= 1, 2, 5と 10 の間の切換
    が可能であることを特徴とする請求項5に記載の方法。
  9. 【請求項9】 種々の内挿係数の間の切換は利用者から
    の少なくとも一つの活性化信号により開始されることを
    特徴とする請求項1に記載の方法。
  10. 【請求項10】 更に、二つの離散的なレベルの間で切
    換を行え、二つのレベルの組み合わせに応じて、選択で
    きる4つの内挿係数のうちの一つを確実に指定する二つ
    の活性化信号を用意する過程を含むことを特徴とする請
    求項9に記載の方法。
  11. 【請求項11】 更に、切換開始と切換時点tu の間の
    時間間隔内で一定の切換時間間隔信号を用意する過程を
    含むことを特徴とする請求項9に記載の方法。
  12. 【請求項12】 切換時点tu で異なった内挿係数の間
    を切り換える過程は、以下の過程、 各信号周期の時間内に制限され、可能な切換時点tu
    周りに中心合わせされる安定化時間間隔を用意し、 活性化信号により動作している内挿係数を新しい内挿係
    数に切り換えることを開始させ、 活性化信号と当時に切換時間間隔信号Hを作動させ、 次の可能な切換時点tu から新しい内挿係数を使用し、 新しい内挿係数へ切り換わったら切換時間間隔信号を止
    める、を含むことを特徴とする請求項1に記載の方法。
  13. 【請求項13】 位置測定系の信号発生ユニットから供
    給される少なくとも一つの位置に依存する周期信号の内
    挿係数を可変し、前記信号を更に処理ユニットで処理
    し、後続する評価ユニットに送る装置において、 一つまたはそれ以上の接続千を介して処理ユニットに接
    続し、活性化信号を処理ユニットの方向に送り、活性化
    信号が動作している内挿係数を新しい内挿係数に変える
    ことを開始させる、少なくとも一つの入力インターフェ
    ース、 少なくとも一つの制御信号を評価ユニットの方向に送
    り、実際の内挿係数を可変することを示す、評価ユニッ
    トと処理ユニットの間にある少なくとも一つの接続部、
    を備えていることを特徴とする装置。
  14. 【請求項14】 少なくとも一つの制御信号は、切換開
    始と切換時点tu の間の時間間隔tH を示す切換時間間
    隔信号であることを特徴とする請求項13に記載の装
    置。
  15. 【請求項15】 更に、評価ユニットと処理ユニットの
    間に接続部を設け、この接続部を介して、各信号周期の
    間に動作する安定化時間間隔信号が処理ユニットから評
    価ユニットへ伝送され、この接続部が可能な切換時点t
    u の前と後で何時も設定される安定化時間間隔の期間t
    H を与え、この安定化時間間隔の間に内挿係数を可変で
    きないことを特徴とする請求項13に記載の装置。
  16. 【請求項16】 処理ユニットはASICとして集積形
    状にして作製されることを特徴とする請求項13に記載
    の装置。
  17. 【請求項17】 処理ユニットは入力側に配置された梯
    子抵抗ユニットと、後続する比較ユニットと、比較ユニ
    ットに後続するデコーダユニットを含むことを特徴とす
    る請求項13に記載の装置。
  18. 【請求項18】 種々の内挿係数の間の切換はデコーダ
    ユニットの中で行われることを特徴とする請求項17に
    記載の装置。
JP00185398A 1997-01-10 1998-01-07 内挿係数を可変する方法と装置 Expired - Fee Related JP4184466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/782050 1997-01-10
US08/782,050 US5920494A (en) 1997-01-10 1997-01-10 Method and device for varying interpolation factors

Publications (2)

Publication Number Publication Date
JPH112547A true JPH112547A (ja) 1999-01-06
JP4184466B2 JP4184466B2 (ja) 2008-11-19

Family

ID=25124801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00185398A Expired - Fee Related JP4184466B2 (ja) 1997-01-10 1998-01-07 内挿係数を可変する方法と装置

Country Status (5)

Country Link
US (1) US5920494A (ja)
EP (2) EP0853231B1 (ja)
JP (1) JP4184466B2 (ja)
AT (1) ATE228239T1 (ja)
DE (1) DE69717245T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147046A1 (ja) * 2009-06-19 2010-12-23 Ntn株式会社 回転検出装置および回転検出装置付き軸受
JP2014013262A (ja) * 2003-10-01 2014-01-23 Olympus Corp エンコーダ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351757B1 (en) * 1998-11-13 2002-02-26 Creative Technology Ltd. Method for conserving memory storage during an interpolation operation
US6803863B1 (en) * 2000-01-07 2004-10-12 Tai-Her Yang Method and circuitry device for non-linear output displacement conversion with reference to signal speeds coming from displacement detector
JP3636657B2 (ja) * 2000-12-21 2005-04-06 Necエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
US6727493B2 (en) 2001-11-06 2004-04-27 Renco Incoders, Inc. Multiple resolution photodiode sensor array for an optical encoder
DE10208915A1 (de) * 2002-01-11 2003-07-24 Heidenhain Gmbh Dr Johannes Verfahren zur Interpolation mindestens zweier positionsabhängiger, periodischer, zueinander phasenverschobener Analogsignale
EP1468496B1 (de) * 2002-01-11 2006-03-08 Dr. Johannes Heidenhain GmbH Verfahren zur interpolation mindestens zweier positionsabhängiger, periodischer, zueinander phasenverschobener analogsignale
FR2848665B1 (fr) * 2002-12-11 2005-02-25 Bei Ideacod Sas Codeur incremental avec ou sans voies de commutation pourvu d'au moins un moyen de changement de la resolution de sortie des signaux
US20070045525A1 (en) * 2005-08-26 2007-03-01 Delta Electronics, Inc. Optical encoder and controller for the same
SI22271A (sl) * 2006-03-01 2007-10-31 Univerza V Ljubljani Fakulteta Za Elektrotehniko Vezje za določanje položaja s pomočjo sinusnega in kosinusnega signala
JP4844370B2 (ja) * 2006-12-04 2011-12-28 株式会社日立製作所 フレームレート変換装置及び表示装置
US7880657B2 (en) * 2009-02-26 2011-02-01 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Interpolation accuracy improvement in motion encoder systems, devices and methods
US7880658B2 (en) * 2009-02-26 2011-02-01 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Interpolation accuracy improvement in motion encoder systems, devices and methods
CN103282750B (zh) * 2010-11-19 2018-07-27 Vse容量技术有限公司 体积测量分析方法
DE102010051873B4 (de) * 2010-11-22 2013-03-14 Ic-Haus Gmbh Integrierte Schaltungsanordnung und Verfahren zur Signalüberwachung
US8772705B2 (en) * 2010-12-01 2014-07-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Interpolation circuitry for optical encoders
US8732511B2 (en) * 2011-09-29 2014-05-20 Lsi Corporation Resistor ladder based phase interpolation
CN114584919B (zh) * 2022-02-14 2024-04-19 华东师范大学 使用插值方法的uwb室内定位系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE288221C (ja) *
DE2729697A1 (de) * 1977-07-01 1979-01-04 Heidenhain Gmbh Dr Johannes Verfahren zur interpolation
DD206053A3 (de) * 1981-07-01 1984-01-11 Gerhard Doering Umschaltbarer interpolator
DE3239108A1 (de) * 1982-10-22 1984-04-26 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut Positionsmessverfahren und einrichtungen zur durchfuehrung des verfahrens
DE3412557A1 (de) * 1984-04-04 1985-10-24 Mauser-Werke Oberndorf Gmbh, 7238 Oberndorf Laengenmesseinrichtung
JP3452638B2 (ja) * 1994-05-02 2003-09-29 オリンパス光学工業株式会社 エンコーダの内挿装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013262A (ja) * 2003-10-01 2014-01-23 Olympus Corp エンコーダ
WO2010147046A1 (ja) * 2009-06-19 2010-12-23 Ntn株式会社 回転検出装置および回転検出装置付き軸受
JP2011002357A (ja) * 2009-06-19 2011-01-06 Ntn Corp 回転検出装置および回転検出装置付き軸受
US9234908B2 (en) 2009-06-19 2016-01-12 Ntn Corporation Rotation detecting device and bearing equipped with rotation detecting device

Also Published As

Publication number Publication date
EP0853231A3 (en) 2000-04-05
JP4184466B2 (ja) 2008-11-19
DE69717245T2 (de) 2003-05-08
ATE228239T1 (de) 2002-12-15
EP0853231A2 (en) 1998-07-15
EP1236973B1 (en) 2013-05-29
EP1236973A2 (en) 2002-09-04
US5920494A (en) 1999-07-06
DE69717245D1 (de) 2003-01-02
EP1236973A3 (en) 2008-03-19
EP0853231B1 (en) 2002-11-20

Similar Documents

Publication Publication Date Title
JPH112547A (ja) 内挿係数を可変する方法と装置
US7015832B2 (en) Pulse width modulation based digital incremental encoder
JPH11514091A (ja) 位置決め方法およびそれに適した測定システム
JPH11508698A (ja) センサ出力信号における切換点を設定するための方法
KR960011533B1 (ko) 입력신호의 시간 또는 위상위치의 정확한 디지털 결정 방법 및 장치
JPH0725622Y2 (ja) ディジタル式インクリメンタルエンコーダ用評価装置
US7099790B2 (en) Sensor signal processor
JPH0754260B2 (ja) アブソリュートエンコーダ
JP4041635B2 (ja) 対称サンプリング方法を用いた信号測定方法及び位置決定方法
TWI303319B (ja)
JPH05118874A (ja) アブソリユートエンコーダ
KR20200033747A (ko) 자기장 센서에 대한 고-분해능 모드
JPH05503196A (ja) アナログ電圧をディジタル値へ変換する方法
US5493290A (en) Signal processing system for absolute-value sensors having periodic structures, particularly for position and angle sensors
JP3121854B2 (ja) アブソリュート信号発生方法
EP0691748B1 (en) Method for determination of errors in analogue-digital conversion
US5585753A (en) Sawtooth generator and signal interpolating apparatus using the same
JPS61160011A (ja) エンコ−ダ
JP2606999B2 (ja) レゾルバ信号の接続装置
JPH0466288B2 (ja)
JP2729113B2 (ja) アブソリュートエンコーダ
JPH06258097A (ja) 変位測定装置
JP4138118B2 (ja) エンコーダおよび回転位置検出装置
JPH04232814A (ja) 高分解能絶対値エンコ−ダ
JP2004069614A (ja) 変位情報生成装置および駆動制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees