JP2729113B2 - アブソリュートエンコーダ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、検出位置をアブソリュ
ートデータとして出力するアブソリュートエンコーダに
係り、特に、静電容量式エンコーダと光電式エンコーダ
の検出値を合成することによって、広い測長範囲に亘っ
て高分解能のアブソリュートデータを得ることが可能な
アブソリュートエンコーダに関するものである。

【０００２】

【従来の技術】工作機械の工具やテーブル等の機械可動
部の位置を認識する方法としては、インクリメンタル方
式とアブソリュート方式の２つの方法がある。

【０００３】インクリメンタル方式は、モータや機械可
動部が所定量移動又は所定角度回転する毎に１個のパル
スを発生するパルス発生器を設け、該パルス発生器から
発生するパルスを移動方向に応じて現在位置カウンタに
カウントアップあるいはダウンせしめ、該現在位置カウ
ンタの計数値を機械可動部の現在位置とする方式であ
る。

【０００４】一方、アブソリュート方式は、アブソリュ
ートコードパターンを用いて、機械可動部の位置を一義
的な符号により表示する方式である。

【０００５】ところが、前者のインクリメンタル方式に
おいては、電源を切断すると機械可動部の現在位置が消
失する。このため、電源投入後、機械可動部を原点復帰
させると共に、現在位置カウンタの内容を零にクリアし
て、該機械可動部の現在位置と現在位置カウンタの内容
を一致させ、しかる後位置制御を行うようにしていた。

【０００６】しかしながら、このように電源投入後、そ
の都度原点復帰させる方式は、操作が繁雑になり、好ま
しくなかった。

【０００７】これに対して、後者のアブソリュート方式
によれば、電源が切断されても機械可動部の現在位置が
消失することがなく、電源投入後の原点復帰動作が不要
であり、直ちに位置制御が可能となるという利点を有す
る。

【０００８】しかしながら、アブソリュート方式におい
ては、エンコーダとして例えば２４ビットのコードパタ
ーンを用いるとすると、該コードパターンが形成された
スケールが大型化するだけでなく、該コードパターンを
読み取るための検出器の数や信号線の数も膨大なものと
なるという問題点を有していた。

【０００９】このような問題点を解決するために、出願
人は、既に特願平２−１３２４３４や、特願平２−１６
９４５４で、光学式エンコーダのような多数のコードパ
ターンを用いることなく、少ないトラック数で、広い測
長範囲に亘ってアブソリュートデータを得ることが可能
な静電容量式エンコーダを提案している。

【００１０】

【発明が解決しようとする課題】しかしながら、この静
電容量式エンコーダは、データの更新時間が遅いため、
高速移動には追従し切れない場合があり、更に、この静
電容量式エンコーダだけでアブソリュートデータを得る
ようにした場合には、やはり測長範囲やダイナミックレ
ンジに限界があった。

【００１１】このような問題点を解決するべく、レゾル
バと光電式検出器を組合せたアブソリュートロータリー
エンコーダのように、同一シャフトに異なる検出器を設
けることが考えられる。

【００１２】しかしながら、従来は、各検出器のデータ
をそれぞれ独立に出力し、通信相手側で合成を行ってい
たため、通信相手側の負荷が大となっていた。

【００１３】一方、アブソリュートデータとインクリメ
ンタルデータを組合せる方法として、特開平１−１１６
４０９には、光電式のアブソリュートコードパターンか
らの光電式アブソリュート位置データをプリセットし、
同じく光電式のインクリメンタルコードパターンからの
光電式インクリメンタルパルスをカウントして、該カウ
ント値をアブソリュートデータとして出力することが記
載されている。

【００１４】しかしながら、アブソリュートエンコーダ
とインクリメンタルエンコーダの両者が共に光電式とさ
れていたため、光電式アブソリュートエンコーダを単独
で用いる場合と同様に、光電式コードパターンのトラッ
クが幅方向に多数形成されるスケールの大型化が避けら
れないという問題点を有していた。更に、全てのトラッ
クを光電式とすると消費電力も大きくなり、発熱量が増
えるので、スケール部材の熱膨脹による測定誤差が大き
くなるという問題点も有していた。

【００１５】本発明は、前記従来の問題点を解消するべ
くなされたもので、静電容量式検出器と光電式検出器を
組合せることにより、少ないトラック数で、高分解能且
つ測長範囲が広く、しかも消費電力が少なく高精度のア
ブソリュートエンコーダを提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は、検出位置をア
ブソリュートデータとして出力するアブソリュートエン
コーダにおいて、低分解能で長波長の静電容量式アブソ
リュートコードパターン及び高分解能で短波長の光電式
インクリメンタルコードパターンが位置検出方向に形成
されたスケールと、前記静電容量式アブソリュートコー
ドを読み取って、低分解能且つ長波長で低速の静電容量
式アブソリュート信号を発生する静電容量式検出手段
と、前記光電式インクリメンタルコードを読みとって、
高分解能且つ短波長で高速の光電式インクリメンタル信
号を発生する光電式検出手段と、該光電式インクリメン
タル信号を内挿して、高分解能且つ短波長で高速の光電
式アブソリュート信号を発生する内挿回路と、該光電式
アブソリュート信号の最上位桁に基づいて、前記静電容
量式アブソリュート信号の最下位桁への桁上げ信号を発
生する桁上げ発生器と、前記静電容量式アブソリュート
信号と桁上げ信号を計数して、出力アブソリュート信号
の上位桁を作成するアップダウンカウンタと、該アップ
ダウンカウンタ出力を上位桁信号とし、前記光電式アブ
ソリュート信号に基づく出力を下位桁信号として出力す
る出力回路とを備えることにより、前記目的を達成した
ものである。

【００１７】又、同様のアブソリュートエンコーダにお
いて、低分解能で長波長の静電容量式アブソリュートコ
ードパターン及び高分解能で短波長の光電式インクリメ
ンタルコードパターンが位置検出方向に形成されたスケ
ールと、前記静電容量式アブソリュートコードを読み取
って、低分解能且つ長波長で低速の静電容量式アブソリ
ュート信号を発生する静電容量式検出手段と、前記光電
式インクリメンタルコードを読みとって、高分解能且つ
短波長で高速の光電式インクリメンタル信号を発生する
光電式検出手段と、該光電式インクリメンタル信号に基
づいてカウントパルスを発生するカウントパルス発生回
路と、前記静電容量式アブソリュート信号とカウントパ
ルスを計数して、出力アブソリュート信号の上位桁を作
成するアップダウンカウンタと、前記静電容量式アブソ
リュート信号と前記アップダウンカウンタ出力を比較し
て、該アップダウンカウンタ出力を補正する比較回路
と、前記アップダウンカウンタ出力を上位桁信号とし、
前記光電式インクリメンタル信号に基づく出力を下位桁
信号として出力する出力回路とを備えることにより、同
じく前記目的を達成したものである。

【００１８】又、同様のアブソリュートエンコーダにお
いて、低分解能で長波長の静電容量式アブソリュートコ
ードパターン及び高分解能で短波長の光電式アブソリュ
ートコードパターンが位置検出方向に形成されたスケー
ルと、前記静電容量式アブソリュートコードを読み取っ
て、低分解能且つ長波長で低速の静電容量式アブソリュ
ート信号を発生する静電容量式検出手段と、前記光電式
アブソリュートコードを読み取って、高分解能且つ短波
長で高速の光電式アブソリュート信号を発生する光電式
検出手段と、該光電式アブソリュート信号の最上位桁に
基づいて、前記静電容量式アブソリュート信号の最下位
桁への桁上げ信号を発生する桁上げ発生器と、前記静電
容量式アブソリュート信号と桁上げ信号を計数して、出
力アブソリュート信号の上位桁を作成するアップダウン
カウンタと、該アップダウンカウンタ出力を上位桁信号
とし、前記光電式アブソリュート信号に基づく出力を下
位桁信号として出力する出力回路とを備えることによ
り、同じく前記目的を達成したものである。

【００１９】

【作用】本発明の第１発明は、スケールに、低分解能で
長波長の静電容量式アブソリュートコードパターン及び
高分解能で短波長の光電式インクリメンタルコードパタ
ーンを形成し、前記静電容量式アブソリュードコードを
読み取って、低分解能且つ長波長で低速の静電容量式ア
ブソリュート信号を発生する静電容量式検出手段と、前
記光電式インクリメンタルコードを読み取って、高分解
能且つ短波長で高速の光電式インクリメンタル信号を発
生する光電式検出手段とを設ける。前記光電式インクリ
メンタル信号を内挿して光電式アブソリュート信号を発
生し、該光電式アブソリュート信号の最上位桁に基づい
て、前記静電容量式アブソリュート信号の最下位桁への
桁上げ信号を発生する。更に、アップダウンカウンタに
より、前記静電容量式アブソリュート信号と桁上げ信号
を計数して、出力アブソリュート信号の上位桁を作成
し、該アップダウンカウンタ出力を上位桁信号とし、前
記光電式アブソリュート信号に基づく出力を下位桁信号
として出力するようにしている。

【００２０】従って、下位桁信号は、光電式検出器の出
力により作るので、高速で作成することができる。一
方、上位桁は遅くてもよいため、静電容量式検出器を用
いることによって、少ないトラック数で広い測長範囲を
持たせることができる。静電容量式アブソリュート信号
は低速ではあるが、例えば電源投入時及びその後、適当
な時間間隔で光電式アブソリュート信号と比較し、補正
することで、高分解能で、且つ広い測長範囲を持つアブ
ソリュートデータを得ることができる。

【００２１】第１発明では、光電式インクリメンタル信
号を直接静電容量式アブソリュート信号と合成せず、光
電式インクリメンタル信号を内挿して、高分解能で短波
長の光電式アブソリュート信号を発生するようにしてい
るので、一層高分解能、又はダイナミックレンジの広い
測定が可能である。

【００２２】又、本発明の第２発明においては、第１発
明の内挿回路と桁上げ発生器の代わりにカウントパルス
発生器と比較回路を用いているので、比較的簡単な構成
で、高精度の測定が可能である。

【００２３】又、本発明の第３発明においては、第１発
明の光電式インクリメンタル検出手段の代わりに、光電
式アブソリュート信号を直接発生する光電式アブソリュ
ート検出手段を用いているので、内挿回路を用いること
なく、第１発明と同様の高分解能、又はダイナミックレ
ンジの広い測定が可能である。

【００２４】なお、光電式アブソリュートコードが、検
出誤差によるカウントミスの発生を防止するために、各
ビット毎に立上りをずらされたグレーコードとされてい
る場合には、該グレーコード出力をバイナリーコードの
光電式アブソリュート信号に変換するデコーダを設けれ
ばよい。

【００２５】

【実施例】以下図面を参照して、本発明の実施例を詳細
に説明する。

【００２６】図１は、本発明に係るアブソリュートエン
コーダの第１実施例の全体構成を示すブロック線図、図
２は、該アブソリュートエンコーダで用いられているス
ケールと検出器の構成を示す斜視図である。

【００２７】本実施例は、低分解能で長波長の静電容量
式アブソリュートコードパターン１１〜１３、１５、１
６及び高分解能で短波長の光電式インクリメンタルコー
ドパターン１４が位置検出方向に形成されたスケール１
０と、前記静電容量式アブソリュートコードを低速で読
み取るための静電容量式検出器２０と、該静電容量式検
出器２０の出力を処理して、低分解能で長波長の静電容
量式アブソリュート信号を発生する静電容量式検出回路
３０と、該静電容量式検出回路３０からトラック毎に時
分割で出力される静電容量式アブソリュート信号をまと
めて静電容量式アブソリュートデータＣＡＰＤＡＴＡ
（パラレル信号）を作成するためのレジスタ４０と、前
記光電式インクリメンタルコードを高速で読み取るため
の光電式検出器５０と、該光電式検出器５０の出力を処
理して、高分解能で短波長の光電式インクリメンタル信
号を発生する光電式検出回路６０と、該光電式インクリ
メンタル信号を内挿して、高分解能で短波長の光電式ア
ブソリュート信号（パラレル信号）b3〜b0を発生する内
挿回路７０と、該内挿回路７０出力の光電式アブソリュ
ート信号の最上位桁に基づいて、前記静電容量式アブソ
リュート信号の最下位桁への桁上げ信号を発生する桁上
げ発生器８０と、前記静電容量式アブソリュート信号と
桁上げ信号を計数して、出力アブソリュート信号（シリ
アル信号）ＳＯの上位桁を作成するプリセット入力付ア
ップダウン（ＵＰ／ＤＮ）カウンタ９０と、前記レジス
タ４０出力の静電容量式アブソリュート信号と前記アッ
プダウンカウンタ９０の出力を比較し、差が大である時
にＮＧ信号を発生して、該カウンタ９０の出力を補正す
る比較回路１００と、前記アップダウンカウンタ９０出
力（パラレル信号）を上位桁信号とし、前記光電式アブ
ソリュート信号を下位桁信号として外部にシリアル信号
で出力するパラレルイン−シリアルアウトのシフトレジ
スタ１１０と、前記比較回路１００のＮＧ信号を保持す
るためのＲ−Ｓフリップフロップ（Ｆ／Ｆ）１２０と、
前記内挿回路７０出力の光電式アブソリュート信号b0、
b1から２相方形波信号Ａ、Ｂを作成して外部に出力する
ためのエクスクルーシブＯＲゲート１３０とから構成さ
れている。

【００２８】前記スケール１０上には、図３に詳細に示
す如く、波長が長い順に静電容量式の粗精度測定用第１
トラック１１、中間精度測定用第２トラック１２、微細
精度測定用第３トラック１３が形成され、該第３トラッ
ク１３は、更にその内部で位置検出方向に細かく分割さ
れて、光電式の第４トラック（光電式のメインスケー
ル）１４とされている。

【００２９】このように、静電容量式の第３トラックと
光電式の第４トラックが、物理的には同一のトラックを
共用するようにして、全体のスケール１０の幅を縮小す
ることができる。なお、静電容量式の第３トラックと光
電式の第４トラックを独立させることも可能である。

【００３０】図３において、１５は第１トラック用の伝
達電極、１６は第２トラック用の伝達電極である。

【００３１】前記静電容量式検出器２０は、図２に示さ
れる如く、前記メインスケール１０と対向して位置検出
方向に相対移動するようにされたピックアップ２２と、
該ピックアップ２２上に形成された、例えば８相交流信
号が順次印加される送信（駆動）電極２４と、前記第１
トラック１１用の受信電極２５と、前記第２トラック１
２用の受信電極２６とを備えている。なお、前記第３ト
ラック１３からの信号を受信する際には、前記受信電極
２５、２６が共に用いられる。

【００３２】ここで、光電式検出器５０を静電容量式検
出器２０が挟み込むような構造としているのは、静電容
量式による上位３トラック１１〜１３の検出値が、温度
変動等による外乱により、光電式による最下位トラック
１４の検出値とずれないようにするためである。

【００３３】以下、静電容量式検出器２０の検出原理を
簡単に説明する。

【００３４】図４は、説明の簡略化のため、１トラック
（図では第３トラック１３）分の測長範囲をもった静電
容量式アブソリュートエンコーダの電極パターンを模式
的に描いたものである。

【００３５】この静電容量式アブソリュートエンコーダ
は、前記スケール１０と、該スケールに沿って一定の間
隔を維持して移動する前記ピックアップ２２で構成され
ている。

【００３６】該スケール１０及びピックアップ２２は、
それぞれガラス板やガラスエポキシ板等の絶縁体上に、
導電パターンをエッチングで形成して電極としている。

【００３７】前記ピックアップ２２上の送信電極２４に
印加された電圧は、スケール１０上のトラック電極１３
に容量結合を介して伝達される。更に、スケール１０上
のトラック電極１３と伝達電極（例えば１５）は配線で
結合され、該伝達電極１７とピックアップ２２上の受信
電極（例えば２５）は、容量により結合されている。従
って、容量に応じた信号が受信電極２５により得られ
る。

【００３８】なお、スケール１０上の各トラックと伝達
電極１７のピッチは各々異なるので、相互を結ぶ配線の
傾きはスケール上の位置により違っている。

【００３９】前記送信電極２４は、例えば８本毎に接続
された電極群から構成されており、各電極要素間の電気
的接続は、回路基板で自由に選択できるようになってい
る。

【００４０】受信電極２５のピッチは、送信電極２４の
１組に相当する長さとされ、該受信電極２５の検出方向
長さは、送信電極２４の半波長分（４本分）の長さとさ
れている。

【００４１】今仮にピックアップ２２とスケール１０の
位置関係を固定して、送信電極２４の相互接続を、１番
目〜４番目、２番目〜５番目、３番目〜６番目・・・と
順次８種類変更してやり、各々の場合について送信電極
２４と受信電極２５間の静電容量を測定すると、１周期
の正弦波上で４５°ずつ位相のずれた各点に相当する容
量となる。逆に特定の接続を選んで、ピックアップ２２
とスケール１０の相対位置を動かすと、同じ正弦波上
を、ピックアップ２２の動きに応じて移動していくこと
が分かる。これが静電容量式エンコーダの検出原理であ
り、移動方向の判別は、送信電極２４の組合せを変え
て、位相変化の方向を確認することにより行う。

【００４２】このように送信電極の接続を変更すること
により、図５に示すような正弦（ＳＩＮ）波と余弦（Ｃ
ＯＳ）波の容量波形が得られるので、静電容量式検出回
路３０で tan ^-1（sin Ｘ／cos Ｘ） の演算を行うことにより、位置Ｘの値を求めることがで
きる。

【００４３】なお、静電容量式検出器の詳細な構成及び
作用は、出願人が先に提案した特願平２−１３２４３４
及び特願平２−１６９６５４に説明されているので、詳
細な説明は省略する。

【００４４】前記レジスタ４０は、静電容量式検出器２
０の３つのトラックから得られる信号を合成して出力す
る機能を有する。

【００４５】即ち、前記静電容量式検出回路３０で得ら
れた上位３トラック分のデータは、図６に示すように例
えば３ビットずつの重なり部分を持っている。これは、
各トラックの誤差と量子化誤差により、下位のトラック
を正確に指定できなくなることを避けるための余裕ビッ
トの重なりである。そこで、前記レジスタ４０は、各ト
ラックに対応するデータを時分割で受入れて、重なり部
分が互いに所定の差以内であることを確認し、合成して
出力する。

【００４６】なお、重なり部分のデータが異なる時は、
例えば正しい値として下位のデータを採用することがで
きる。この際、重なり部分のデータの差が規定値より大
きい場合には、異常の発生であると解釈してエラー信号
を発生することができる。

【００４７】又、前記光電式検出器５０は、図７に詳細
に示す如く、前記静電容量式検出器のピックアップ２２
と一体的に移動するスリット板５２と、前記ピックアッ
プ２２の中央部に形成された開口２２Ａ（図２参照）を
介して、前記スケール１０上の第４トラック１４（第３
トラック１３と共通）に拡散光を照射するための、点光
源に近い特性を有する発光ダイオード５４と、スケール
１０又は第４トラック１４の表面で反射され、互いに位
相が９０°ずつずれた、前記スリット板５２上の４つの
インデックススケール５３によって変調された光をそれ
ぞれ受光するための４つのフォトトランジスタ５６と、
から構成されている。

【００４８】本実施例においては、１光源４受光素子に
より、位相の異なる正弦波を得ているので、スリット板
５２とスケール１０間のギャップ変動や、温度変動に強
い安定した所定ピッチの正弦波が得られる。

【００４９】なお、この光電式検出器５０及び、その出
力を処理して位相が９０°ずれた２相の正弦波信号を発
生する光電式検出回路６０の詳細な構成及び作用は、特
開平１−１８７４１３等に開示されているので、説明は
省略する。

【００５０】前記内挿回路７０は、図８に示す如く、２
相信号Ａ、Ｂがそれぞれ入力されるプリアンプ７０Ａ、
７０Ｂと、Ａ相入力を反転するための反転用アンプ７１
と、抵抗Ｒ１〜Ｒ８からなる抵抗連鎖７２と、該抵抗連
鎖７２の隣接する節点を２個のコンパレータ７４Ａ、７
４Ｂに順次接続するためのアナログスイッチ群７３と、
前記コンパレータ７４Ａ、７４Ｂと、該コンパレータ７
４Ａ、７４Ｂの出力に応じて、計数パルスや計数方向を
示すパルスを発生するためのフリップフロップ７５Ａ、
７５Ｂ、７５Ｃと、該フリップフロップ７５Ａ〜７５Ｃ
の出力に基づいて、データを発生すると共に、前記アナ
ログスイッチ群７３をフィードバック制御する信号を発
生するコントローラ７６と、該コントローラ７６の出力
を計数するアップダウン（ＵＰ／ＤＮ）カウンタ７７
と、該アップダウンカウンタ７７の計数値をデコードす
るデコーダ７８と、該デコーダ７８の出力をラッチして
前記アナログスイッチ群７３を制御するためのラッチ７
９とから構成されている。

【００５１】従来一般に行われていた正弦波と余弦波を
電気的に内挿する技術は、両信号の間を所定の抵抗値を
持つ抵抗アレイで結び、結節点に現われる位相のシフト
した信号の零クロス点をコンパレータで読み取るもので
あった。この方法での問題点は、数多くのコンパレータ
のオフセット値のばらつきによる精度の悪化と、検出器
の高速移動時における位相重なりによる応答速度の限界
であった。

【００５２】そこで、本実施例では、従来の抵抗アレイ
を使用する方法と原理的には同等ながら、アナログスイ
ッチ７３により１つのコンパレータ７４Ａ又は７４Ｂの
入力を切換えることによって、オフセット電圧の影響を
軽減している。更に、零クロス点の結節点がコンパレー
タに順番に接続されるように、アップダウンカウンタ７
７、デコーダ７８、ラッチ７９によりフィードバックを
かけて、実質的な応答速度の向上も図っている。

【００５３】なお、この内挿回路７０の詳細な構成及び
作用については、特開平１−２１２３１４に記載されて
いるので、詳細な説明は省略する。

【００５４】この内挿回路７０は、例えば図９の上段に
示すような、光電式検出回路６０のアナログ出力波形を
波形成形して得られる、９０°位相差の２相方形波信号
から、抵抗分割により、最終的に図９の下段に示すよう
なバイナリ（ＢＩＮ）コードの信号b0〜b3を得る。この
バイナリコードの信号b3〜b0が、前記桁上げ発生器８０
に入力される。

【００５５】この桁上げ発生器８０は、例えば図１０に
示す如く構成されており、図１１に示すタイムチャート
の如く、立上りエッジ検出回路８２と立下りエッジ検出
回路８４で最上位桁信号b3のエッジを観測し、ＲＳ−Ｆ
／Ｆ８８等を介して方向判別信号ＵＰとカウントパルス
信号ＣＰを出力する。

【００５６】なお、前記立上りエッジ検出回路８２及び
立下りエッジ検出回路８４に共通して含まれる遅延素子
８６は、例えば、図１２に示すように、抵抗Ｒ、コンデ
ンサＣ及びシュミットトリガ素子ＳＴから作ることもで
きる。

【００５７】又、前記立上りエッジ検出回路８２は、図
１３に示すように、２つのＤ−フリップフロップ（Ｆ／
Ｆ）と、ＡＮＤゲートで構成することもできる。このＡ
ＮＤゲートをＮＯＲゲートに変えて、立下りエッジ検出
回路８４とすることもできる。

【００５８】該桁上げ発生器８０で作られた計数パルス
は、前記アップダウンカウンタ９０に入力され、光電式
検出回路６０で作れるアブソリュートデータを超える桁
のデータが作られる。この桁のデータは、図６に示した
如く、静電容量式検出部のレジスタ４０でも作られてい
るため、これと比較して、補正する。

【００５９】即ち、例えば図１４に示すような構成の前
記比較回路１００において、レジスタ４０の値（入力
Ａ）とカウンタ９０の値（入力Ｂ）が比較される。具体
的には、比較する入力Ａ、Ｂを加算器（減算器）１０２
に入力し、結果をデコーダ１０４で判定する。

【００６０】図１５は、デコーダ１０４の真理値表の例
を示したもので、この真理値表は、差が±２以上のと
き、立上がりエッジ検出回路１０６からＮＧ信号が発生
するようにしている。このＮＧ信号により、前記カウン
タ９０がプリセットされ、もう１回データをロードす
る。

【００６１】なお、デコーダ１０４後段の２つのＤ−Ｆ
／ＦとＡＮＤゲートで構成される立上りエッジ検出回路
１０６は、カウンタ９０に入力するＮＧ信号（ＬＤ信
号）の発生を検出し、適当な幅（クロックＣＫ２の周期
と一致）を持ったパルス信号に変換する目的で使用され
ている。

【００６２】この比較回路１００のタイムチャートを図
１６に示す。

【００６３】この比較回路１００により、カウンタ９０
の値が上位の絶対値を検出する静電容量式のアブソリュ
ートデータとずれていた場合、自動的に正しい絶対値に
更新される。

【００６４】なお、比較回路１００の機能は、マイクロ
コンピュータによるソフトウェア演算でも容易に実現で
きる。

【００６５】又、比較回路１００でＮＧ信号が発生した
ことを外部の通信相手側に伝えたい場合には、一度ＲＳ
−Ｆ／Ｆ１２０にＮＧ信号を格納し、シフトレジスタ１
１０にデータを転送してから、通信相手側にシリアル転
送すればよい。

【００６６】前記シフトレジスタ１１０は、パラレルデ
ータ信号をシリアルデータ信号に変換してから通信相手
側（外部）にシリアル転送する。

【００６７】この第１実施例においては、インクリメン
タル方式の光電式検出器で得たインクリメンタルデータ
を内挿して光電式のアブソリュートデータを得るように
しているので、光電式エンコーダのスケールが簡略であ
る。

【００６８】次に、本発明の第２実施例を詳細に説明す
る。

【００６９】この第２実施例は、図１７に示す如く、前
記第１実施例の内挿回路７０と桁上げ発生器８０の代わ
りに、光電式検出回路６０出力の２相方形波信号ＣＡ、
ＣＢからカウントパルスを直接発生するカウントパルス
発生回路２００を設け、該カウントパルス発生回路２０
０の出力を、プリセット入力付アップダウンカウンタ９
０に直接入力するようにしたものである。

【００７０】更に、外部出力用の２相信号Ａ、Ｂも、桁
上げ発生器８０の出力ではなく、前記カウンタ９０の出
力から直接得るようにしている。

【００７１】この第２実施例における光電式検出回路６
０の出力ＣＡ、ＣＢからカウンタ９０にかけてのタイム
チャートを図１８に示す。

【００７２】他の構成及び作用に関しては、前記第１実
施例と同様であるので、説明は省略する。

【００７３】本実施例において、外部通信用の２相方形
波信号Ａ、Ｂを、前記光電式検出回路６０から直接出力
せず、カウンタ９０の出力に基づいてエクスクルーシブ
ＯＲゲート１３０で新たに合成して発生するようにして
いるのは、パラレルイン−シリアルアウトシフトレジス
タ１１０のシリアル出力ＳＯと同期をとるためである。

【００７４】本実施例においては、内挿回路が存在しな
いため、分解能は若干劣るが、構成が非常に簡略であ
る。

【００７５】次に、本発明の第３実施例を詳細に説明す
る。

【００７６】この第３実施例は、図１９に示す如く、前
記第１実施例のインクリメンタル方式の光電式検出器５
０及び光電式検出回路６０の代わりに、例えば４つの光
電式トラックのそれぞれに形成された光電式のアブソリ
ュートコードパターンをそれぞれ読取る４個の光電式検
出器３０１〜３０４と、各光電式検出器の出力を処理し
てグレーコードのパラレル出力g0〜g3をそれぞれ発生す
る光電式検出回路３１１〜３１４と、前記グレーコード
出力g0〜g3を、後段の処理に適したバイナリ（ＢＩＮ）
コード出力b3〜b0に変換するデコーダ３２０とを備えた
ものである。本実施例における各光電式検出回路３１１
〜３１４のアナログ出力波形は、例えば図２０の上段に
示す如くであり、これを該光電式検出回路３１１〜３１
４で処理したグレーコード出力g0〜g3は、同じく図２０
の下段に示す如くとなる。

【００７７】ここで、グレーコード出力の立上がりがず
れているのは、立上がりが一致している場合の計数ミス
を防ぐためであるが、後段の処理に際しては、バイナリ
コードの方が好ましいので、デコーダ３２０でバイナリ
コードに変換している。なお、光電式検出回路からバイ
ナリコード出力が直接得られる場合には、デコーダ３２
０を省略することができる。

【００７８】他の構成及び作用については、前記第１実
施例と同様であるので説明は省略する。

【００７９】この第３実施例によれば、内挿回路を用い
ることなく、第１実施例と同等の高分解能又は広いダイ
ナミックレンジの測定が可能である。

【００８０】なお、桁上げ発生器８０の入力側に切換ス
イッチを設けて、第１実施例の内挿回路７０出力又は第
３実施例のデコーダ３２０出力のいずれかを選択的に入
力可能とすることもできる。

【００８１】

【発明の効果】以上説明した通り、本発明によれば、少
ないトラック数で広い測長範囲を持つ静電容量式エンコ
ーダと、高速で分解能の高い光電式エンコーダのそれぞ
れの利点を活かして、高分解能又はダイナミックレンジ
の広い測定を、少ないトラック数で広い測長範囲に亘っ
て行うことが可能になる。更に、全てのトラックを光電
式とした場合よりも消費電力を少なくでき、発熱量も抑
えられるので、スケール部材の熱膨脹による測定誤差を
いたずらに大きくすることがない等の優れた効果を有す
る。

【図面の簡単な説明】

【図１】図１は、本発明の第１実施例の全体構成を示す
ブロック線図である。

【図２】図２は、第１実施例のスケールと検出器の構成
を示す斜視図である。

【図３】図３は、第１実施例のスケールパターンを、そ
の一部を拡大して示す平面図である。

【図４】図４は、静電容量式検出器の動作を説明するた
めの斜視図である。

【図５】図５は、静電容量式検出器の出力波形の例を示
す線図である。

【図６】図６は、第１実施例のレジスタ及び比較回路の
作用を説明するための、データ構成を示す線図である。

【図７】図７は、第１実施例の光電式検出器の構成を示
す縦断面図である。

【図８】図８は、第１実施例で用いられている内挿回路
の構成例を示すブロック線図である。

【図９】図９は、第１実施例における光電式検出回路出
力と内挿回路出力のバイナリコード信号の関係の例を示
すタイムチャートである。

【図１０】図１０は、第１実施例で用いられている桁上
げ発生器の構成例を示す回路図である。

【図１１】図１１は、前記桁上げ発生器の動作を示すタ
イムチャートである。

【図１２】図１２は、前記桁上げ発生器で用いられてい
る遅延素子の変形例を示す回路図である。

【図１３】図１３は、同じく桁上げ発生器で用いられて
いる立上がりエッジ検出回路の変形例を示す回路図であ
る。

【図１４】図１４は、第１実施例で用いられている比較
回路の構成例を示す回路図である。

【図１５】図１５は、前記比較回路で用いられているデ
コーダの真理値表を示す線図である。

【図１６】図１６は、前記比較回路の動作を示すタイム
チャートである。

【図１７】図１７は、本発明の第２実施例の全体構成を
示すブロック線図である。

【図１８】図１８は、第２実施例における光電式検出器
からアップダウンカウンタに至る動作を示すタイムチャ
ートである。

【図１９】図１９は、本発明の第３実施例の全体構成を
示すブロック線図である。

【図２０】図２０は、第３実施例における光電式検出回
路出力とグレーコード出力の関係の例を示すタイムチャ
ートである。

【符号の説明】

１０…スケール、 １１〜１３…静電容量式トラック、 １４…光電式トラック、 ２０…静電容量式検出器、 ３０…静電容量式検出回路、 ４０…レジスタ、 ５０、３０１〜３０４…光電式検出器、 ６０、３１１〜３１４…光電式検出回路、 ７０…内挿回路、 ８０…桁上げ発生器、 ９０…プリセット入力付アップダウンカウンタ、 １００…比較回路、 １１０…パラレルイン−シリアルアウトシフトレジス
タ、 ２００…カウントパルス発生回路、 ３２０…デコーダ。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】検出位置をアブソリュートデータとして出
   力するアブソリュートエンコーダにおいて、 低分解能で長波長の静電容量式アブソリュートコードパ
   ターン及び高分解能で短波長の光電式インクリメンタル
   コードパターンが位置検出方向に形成されたスケール
   と、 前記静電容量式アブソリュートコードを読み取って、低
   分解能且つ長波長で低速の静電容量式アブソリュート信
   号を発生する静電容量式検出手段と、 前記光電式インクリメンタルコードを読みとって、高分
   解能且つ短波長で高速の光電式インクリメンタル信号を
   発生する光電式検出手段と、 該光電式インクリメンタル信号を内挿して、高分解能且
   つ短波長で高速の光電式アブソリュート信号を発生する
   内挿回路と、 該光電式アブソリュート信号の最上位桁に基づいて、前
   記静電容量式アブソリュート信号の最下位桁への桁上げ
   信号を発生する桁上げ発生器と、 前記静電容量式アブソリュート信号と桁上げ信号を計数
   して、出力アブソリュート信号の上位桁を作成するアッ
   プダウンカウンタと、 該アップダウンカウンタ出力を上位桁信号とし、前記光
   電式アブソリュート信号に基づく出力を下位桁信号とし
   て出力する出力回路と、 を備えたことを特徴とするアブソリュートエンコーダ。
2. 【請求項２】請求項１において、更に、前記静電容量式
   アブソリュート信号と前記アップダウンカウンタ出力を
   比較して、該アップダウンカウンタ出力を補正する比較
   回路を備えたことを特徴とするアブソリュートエンコー
   ダ。
3. 【請求項３】検出位置をアブソリュートデータとして出
   力するアブソリュートエンコーダにおいて、 低分解能で長波長の静電容量式アブソリュートコードパ
   ターン及び高分解能で短波長の光電式インクリメンタル
   コードパターンが位置検出方向に形成されたスケール
   と、 前記静電容量式アブソリュートコードを読み取って、低
   分解能且つ長波長で低速の静電容量式アブソリュート信
   号を発生する静電容量式検出手段と、 前記光電式インクリメンタルコードを読みとって、高分
   解能且つ短波長で高速の光電式インクリメンタル信号を
   発生する光電式検出手段と、 該光電式インクリメンタル信号に基づいてカウントパル
   スを発生するカウントパルス発生回路と、 前記静電容量式アブソリュート信号とカウントパルスを
   計数して、出力アブソリュート信号の上位桁を作成する
   アップダウンカウンタと、 前記静電容量式アブソリュート信号と前記アップダウン
   カウンタ出力を比較して、該アップダウンカウンタ出力
   を補正する比較回路と、 前記アップダウンカウンタ出力を上位桁信号とし、前記
   光電式インクリメンタル信号に基づく出力を下位桁信号
   として出力する出力回路と、 を備えたことを特徴とするアブソリュートエンコーダ。
4. 【請求項４】検出位置をアブソリュートデータとして出
   力するアブソリュートエンコーダにおいて、 低分解能で長波長の静電容量式アブソリュートコードパ
   ターン及び高分解能で短波長の光電式アブソリュートコ
   ードパターンが位置検出方向に形成されたスケールと、 前記静電容量式アブソリュートコードを読み取って、低
   分解能且つ長波長で低速の静電容量式アブソリュート信
   号を発生する静電容量式検出手段と、 前記光電式アブソリュートコードを読み取って、高分解
   能且つ短波長で高速の光電式アブソリュート信号を発生
   する光電式検出手段と、 該光電式アブソリュート信号の最上位桁に基づいて、前
   記静電容量式アブソリュート信号の最下位桁への桁上げ
   信号を発生する桁上げ発生器と、 前記静電容量式アブソリュート信号と桁上げ信号を計数
   して、出力アブソリュート信号の上位桁を作成するアッ
   プダウンカウンタと、 該アップダウンカウンタ出力を上位桁信号とし、前記光
   電式アブソリュート信号に基づく出力を下位桁信号とし
   て出力する出力回路と、 を備えたことを特徴とするアブソリュートエンコーダ。
5. 【請求項５】請求項４において、前記光電式アブソリュ
   ートコードがグレーコードとされ、該グレーコード出力
   をバイナリーコードの光電式アブソリュート信号に変換
   するデコーダが設けられていることを特徴とするアブソ
   リュートエンコーダ。