JP3137552B2 - アブソリュートエンコーダ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、静電容量式エンコー
ダと光電式エンコーダの検出値を合成して、広い測長範
囲にわたって高分解能の絶対位置データを得ることを可
能としたアブソリュートエンコーダに関する。

【０００２】

【従来の技術】工作機械の工具やテーブルの機械的可動
部の位置を認識する方法として、インクリメンタル方式
とアブソリュート方式がある。インクリメンタル方式
は、モータや機械的可動部が所定量移動又は回転する毎
に１個のパルスを発生するパルス発生器を設け、このパ
ルス発生器から得られるパルスをカウントして、現在位
置を求める。アブソリュート方式は、アブソリュートコ
ードパターンを用いて、機械的可動部の位置を一義的な
符号により検出表示する方式である。

【０００３】インクリメンタル方式では、電源を切ると
機械的可動部の現在位置データが消失する。このため電
源投入後、機械的可動部を原点復帰せしめ、現在位置カ
ウンタの内容をゼロクリアして、機械的可動部の現在位
置と現在位置カウンタの内容を一致させ、その後位置制
御を行うことが必要である。これに対してアブソリュー
ト方式では、電源が切断されても機械的可動部の現在位
置が消失することはなく、電源投入後の原点復帰動作が
不要である。

【０００４】しかし、アブソリュート方式においては、
エンコーダとして例えば２４ビットのコードパターンを
用いるとすると、このコードパターンを形成するスケー
ルが大型化するだけでなく、このコードパターンを読み
取る検出器の数や信号線数が膨大になる。このような問
題を解決するため、出願人は既に、光学式エンコーダの
ような多数のコードパターンを用いることなく、少ない
トラック数で広い測長範囲にわたってアブソリュートデ
ータを得ることを可能とした静電容量式エンコーダを提
案している（例えば、特願平２−１３２４３４、特願平
２−１６９４５４等）。

【０００５】しかし、アブソリュート方式の静電容量式
エンコーダでは、データの更新処理にかなりの時間がか
かり、データの表示がスケールの高速移動に追随できな
い場合がある。また静電容量式エンコーダのみアブソリ
ュートデータを得るには、やはり測長範囲やダイナミッ
クレンジに限界があった。これに対して、レゾルバと光
電式検出器を組み合わせたアブソリュート式ロータリエ
ンコーダのように、同一シャフトに異なる検出器を設け
ることが考えられる。しかし、異なる検出器を取り付け
てそれぞれの検出データを独立に出力するのでは、通信
相手側がデータの合成等を行わなければならず、通信相
手側の負担が大きくなる。

【０００６】一方、アブソリュートデータとインクリメ
ンタルデータを組み合わせる方法として、光電式アブソ
リュートコードパターンにより得られるアブソリュート
位置データをプリセットし、光電式インクリメンタルコ
ードパターンにより得られるインクリメンタルパルスを
カウントして、アブソリュートデータを出力する方式が
ものが提案されている（特開平１−１１６４０９）。

【０００７】

【発明が解決しようとする課題】しかし、アブソリュー
ト式エンコーダとインクリメンタル式エンコーダ共に光
電式とする方式では、光電式アブソリュートエンコーダ
を単独で構成する場合と同様に、コードパターンをスケ
ール幅方向に多数形成しなければならず、スケールの大
型化が避けられないという問題があった。

【０００８】この発明は、上記問題を解決すべくなされ
たもので、静電容量式検出器と光電式検出器を組み合わ
せて、データ表示の高速追随を確保し、少ないトラック
数で高分解能且つ広い測長範囲のアブソリュートデータ
を得ることが可能で、更にプリセット誤差補償機能を持
つアブソリュートエンコーダを提供することを目的とし
ている。

【０００９】

【課題を解決するための手段】この発明に係るアブソリ
ュートエンコーダは、第１に、静電容量式アブソリュー
トコードパターン及び光電式インクリメンタルコードパ
ターンが形成されたスケールと、前記静電容量式アブソ
リュートコードパターンを読み取って絶対位置データを
得る静電容量式検出手段と、前記光電式インクリメンタ
ルコードパターンを読み取って前記スケールの相対変位
量データを得る光電式検出手段と、前記静電容量式検出
手段からの絶対位置データがプリセットされ、前記光電
式検出手段から出力される相対変位量データによりプリ
セットされた前記絶対位置データを補正して出力する第
１のカウント手段と、この第１のカウント手段が出力す
る絶対位置データと前記静電容量式検出手段が出力する
絶対位置データとを比較して、その差が所定値を越えた
ときに前記第１のカウント手段に前記静電容量式検出手
段からの絶対位置データを再度プリセットする比較手段
と、前記第１のカウント手段のプリセット時における前
記スケールの相対移動量をカウントして、そのカウント
値に基づいて前記第１のカウント手段のプリセット値を
補償するための第２のカウント手段とを有することを特
徴としている。

【００１０】この発明に係るアブソリュートエンコーダ
は、第２に、静電容量式アブソリュートコードパターン
及びこれより空間波長が短く高分解能の光電式インクリ
メンタルコードパターンが形成されたスケールと、前記
静電容量式アブソリュートコードパターンを読み取っ
て、絶対位置の上位桁データを得る静電容量式検出手段
と、前記光電式インクリメンタルコードパターンを読み
取って、絶対位置の下位桁データを得る光電式検出手段
と、前記下位桁データに基づいて前記上位桁データの最
下位桁への桁上げ信号を生成する桁上げ発生手段と、前
記静電容量式検出手段からの上位桁データがプリセット
され、前記桁上げ信号により前記上位桁データを補正し
て出力する第１のカウント手段と、この第１のカウント
手段が出力する上位桁データと前記静電容量式検出手段
が出力する上位桁データとを比較して、その差が所定値
を越えたときに前記第１のカウント手段に前記静電容量
式検出手段からの上位桁データを再度プリセットする比
較手段と、前記第１のカウント手段から出力される上位
桁データと前記光電式検出手段から得られる下位桁デー
タを合成して出力する出力手段と、前記第１のカウント
手段のプリセット時における前記スケールの相対移動量
をカウントして、そのカウント値に基づいて前記第１の
カウント手段のプリセット値を補償するための第２のカ
ウント手段とを有することを特徴としている。

【００１１】この発明に係るアブソリュートエンコーダ
は、第３に、静電容量式アブソリュートコードパターン
及びこれより空間波長が短く高分解能の光電式アブソリ
ュートコードパターンが形成されたスケールと、前記静
電容量式アブソリュートコードパターンを読み取って、
絶対位置の上位桁データを得る静電容量式検出手段と、
前記光電式アブソリュートコードパターンを読み取っ
て、絶対位置の下位桁データを得る光電式検出手段と、
前記下位桁データの中の最上位桁に基づいて前記上位桁
データの中の最下位桁への桁上げ信号を生成する桁上げ
発生手段と、前記静電容量式検出手段からの上位桁デー
タがプリセットされ、前記桁上げ信号により前記上位桁
データを補正して出力する第１のカウント手段と、この
第１のカウント手段が出力する上位桁データと前記静電
容量式検出手段が出力する上位桁データとを比較して、
その差が所定値を越えたときに前記第１のカウント手段
に前記静電容量式検出手段からの上位桁データを再度プ
リセットする比較手段と、前記第１のカウント手段から
出力される上位桁データと前記光電式検出手段から得ら
れる下位桁データを合成して出力する出力手段と、前記
第１のカウント手段のプリセット時における前記スケー
ルの相対移動量をカウントして、そのカウント値に基づ
いて前記第１のカウント手段のプリセット値を補償する
ための第２のカウント手段とを有することを特徴として
いる。

【００１２】この発明において好ましくは、前記静電容
量式検出手段の出力には得られた上位桁データをを一次
蓄積するレジスタが設けられ、前記第２のカウント手段
は前記第１のカウント手段と併設され、且つ前記レジス
タの出力データに前記第２のカウント手段のカウント値
を加減算して前記第１のカウント手段に補償されたプリ
セット値として出力する加算手段が設けられていること
を特徴とする。

【００１３】この発明においては更に、前記静電容量式
検出手段の出力には得られた上位桁データを一次蓄積す
るレジスタが設けられ、前記第２のカウント手段は前記
第１のカウント手段と前記桁上げ発生手段の間に介在さ
れ、且つこの第２のカウント手段が前記第１のカウント
手段により制御されてプリセット時における前記スケー
ルの相対移動量をカウントして前記第１のカウント手段
のプリセット値を補償することを特徴とする。

【００１４】

【作用】この発明においては、絶対位置データの上位桁
が静電容量式検出器により作られ、下位桁が光電式検出
器により作られてこれらが合成される。静電容量式検出
器のみで絶対位置データを得ようとすると、特にスケー
ルの高速移動時に表示データの下位桁の追随性が保証で
はきなくなるが、この発明においては下位桁データを高
速性能に優れた光電式検出器により得ているから、全体
として高速追随性に優れたものとなる。表示データの上
位桁は、下位桁に比べてスケール移動時の変化が遅いか
ら、この部分には静電容量式検出器を用いることがで
き、これにより少ないトラック数で広い測長範囲を確保
することができる。

【００１５】またこの発明においては、第１のカウント
手段として、プリセット入力付きアップダウンカウンタ
が設けられ、プリセットされた絶対位置データは、スケ
ール移動にともない、光電式検出器の出力により更新が
なされる。このとき光電式検出器がインクリメンタル方
式の場合はその出力にはもともともと絶対位置情報はな
いから、その出力により補正されるデータが静電容量式
検出器による正しい絶対位置データとのズレがあるレベ
ルを越えたときには、改めて静電容量式検出器からの出
力である正しい上位桁データをプリセットしてデータを
初期化するという処理が行われる。これにより、誤りな
く、高分解能で広い測長範囲を持つ絶対位置データを得
ることができる。

【００１６】更に第１のカウント手段のプリセットはス
ケールが止まった状態でなされるとは限らない。もし静
電容量式検出器の出力によりそのまま第１のカウント手
段のプリセットを行うとすると、スケールが動いている
場合には、プリセットの指示が与えられて初期化される
絶対位置データが、静電容量式検出器の出力信号処理の
遅れによって実際の位置からずれたデータとなる。そこ
でこの発明では、このプリセット時のスケール移動にと
もなうプリセット誤差を補償するために、第２のカウン
ト手段が設けられる。この第２のカウント手段により、
プリセット開始から終了までのスケール移動量を検出し
て、これにより静電容量式検出器から得られる遅れた絶
対位置データを補正して第１のカウント手段に正しいプ
リセットデータを与えることができる。以上により、プ
リセット誤差の補償がなされる。

【００１７】

【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の実施例のアブソリュート
エンコーダの全体構成であり、図２は、この実施例に用
いられるスケールと検出器構成を示す。スケール１０に
は、低分解能で空間波長の長い静電容量式アブソリュー
トコードパターン１１〜１３、１５，１６と、高分解能
で短波長の光電式インクリメンタルコードパターン１４
が位置検出方向に形成されている。

【００１８】スケール１０の静電容量式アブソリュート
コードパターンは具体的には、図３に拡大して示したよ
うに、波長が長い順に、粗精度測定用第１トラック１
１、中間精度測定用第２トラック１２、密精度測定用第
３トラック１３により構成される。第３トラック１３は
更にその内部で細かく分割されて、超密精度測定用の光
電式インクリメンタルコードパターン１４が構成されて
いる。静電容量式コードパターン１５，１６はそれぞ
れ、第２トラック１２、第３トラック１３用の伝達電極
である。

【００１９】この様にこの実施例では、静電容量式の第
３トラックと光電式の第４トラックが物理的に同一トラ
ックを共用している結果、スケール１０の幅を全体とし
て小さいものとすることができる。ただし、これら静電
容量式の第３トラックと光電式の第３トラックを独立に
形成することも可能である。

【００２０】上述の静電式アブソリュートコードパター
ンを読み取るために、静電容量式検出器２０及び検出回
路３０が設けられ、その出力である３トラック分の位置
データを合成処理して、絶対位置の上位桁データである
静電容量式アブソリュート信号ＣＡＰＤＡＴＡ（例えば
８ビットデータ）を保持するレジスタ４０が設けられて
いる。

【００２１】同様に、光電式インクリメンタルコードパ
ターンを読み取るため、光電式検出器５０と、その出力
を処理して光電式インクリメンタル信号を発生する光電
式検出回路６０が設けられ、更に得られた光電式インク
リメンタル信号を内挿して、光電式アブソリュート信号
ＯＰＤＡＴＡを得る内挿回路７０が設けられている。内
挿回路７０から得られる光電式アブソリュート信号ＯＰ
ＤＡＴＡ（例えば４ビットデータ）は、それ自体は絶対
位置情報を含まないが、後述のように静電容量式検出器
２０から得られる上位桁の絶対位置情報と組み合わせる
絶対位置の下位桁データとして用いられる。

【００２２】レジスタ４０に蓄積された静電容量式アブ
ソリュート信号ＣＡＰＤＡＴＡは、加算器１５０を介し
て、所定タイミングでプリセット入力付きアップダウン
カウンタである第１のカウンタ９０に絶対位置の上位桁
データとして取り込まれる。この第１のカウンタ９０に
取り込まれた絶対位置の上位桁データと、内挿回路７０
から得られる光電式アブソリュート信号ＯＰＤＡＴＡの
下位桁データとがパラレル入力、シリアル出力のシフト
レジスタ１１０により合成されて、最終的な絶対位置情
報を示すシリアル信号として外部に出力される。

【００２３】内挿回路７０から得られる光電式アブソリ
ュート信号ＯＰＤＡＴＡは、桁上げ発生器８０に入力さ
れて桁上げ信号が発生される。そしてこの桁上げ信号が
第１のカウンタ９０に供給され、プリセットされた上位
桁データの内の下位桁の補正がなされるようになってい
る。

【００２４】光電式アブソリュート信号ＯＰＤＡＴＡに
は本来絶対位置情報がないから、これに基づいて第１の
カウンタ９０のプリセットデータが補正されたとき、正
しい絶対位置からのズレが大きくなる可能性がある。そ
こで第１のカウンタ９０が出力する絶対位置データの正
しい絶対位置からのズレがある程度以上大きくなった場
合には、改めて静電容量式アブソリュート信号ＣＡＰＤ
ＡＴＡにより正しい絶対位置情報をプリセットすること
が必要である。そのために、レジスタ４０に蓄積されて
いる静電容量式アブソリュート信号ＣＡＰＤＡＴＡと、
第１のカウンタ９０の光電式アブソリュート信号に基づ
いて補正された出力信号の差を検出して、その差がある
値以上の時にＮＧ信号を発生して第１のカウンタ９０の
再プリセットを行うための比較回路１００が設けられて
いる。

【００２５】Ｒ−Ｓフリップフロップ１２０は、比較回
路１００からのＮＧ信号を外部送信データとして一旦格
納するために設けられている。このフリップフロップ１
２０に取り込まれたＮＧ信号は、シフトレジスタ１１０
に取り込まれて、測定された位置データと共にシリアル
信号として外部に送信される。また、内挿回路７０の出
力には、例えばその４ビットデータｂ３〜ｂ０のうち、
２ビットｂ０，ｂ１により、２相方形波信号Ａ０，Ｂ０
を生成するＥＯＲゲート１３０が設けられている。

【００２６】この実施例においては更に、第１のカウン
タ９０のプリセット（初期化）動作時に、スケール２０
が移動している場合の第１のカウンタ９０のプリセット
データの誤差補償のために、第１のカウンタ９０に対し
て第２のカウンタ１４０が入力を共通にして併設されて
いる。この第２のカウンタ１４０は、比較回路１００か
らのＮＧ信号の立上がりでゼロクリアされて、桁上げ発
生器８０からの出力によりアップ又はダウンカウントし
て、第１のカウンタ９０のプリセット動作時のスケール
移動量を検出するものである。そしてレジスタ４０の出
力である静電容量式アブソリュート信号ＣＡＰＤＡＴＡ
は、加算器１５０により、第２のカウンタ１４０のカウ
ント値がスケール移動方向に応じて加減算され、第１の
カウンタ９０にプリセットデータとして与えられる。

【００２７】更に各部の具体的構成と動作を説明する。
静電容量式検出器２０は、図２に示すように、スケール
１０と対向して位置検出方向に相対移動するピックアッ
プ２２に、例えば８相交流信号が順次印加される送信電
極（駆動電極）２４と、第１トラック１１用の転送電極
１５に対向する受信電極２５と、第２トラック１２用の
転送電極１６に対向する受信電極２６が形成されて構成
されている。第３トラック１３からの信号を受信するに
は二つの受信電極２５，２６が同時に用いられる。

【００２８】静電容量式検出器２０の検出原理を、図４
及び図５を参照して説明する。図４は、説明を簡略化す
るため、１トラック（図では第３トラック１３）分の電
極パターンを示している。スケール１０及びピックアッ
プ２２には、ガラス板やエポキシ板が用いられ、これに
導電膜を形成しパターニングして、電極パターンが形成
されている。

【００２９】ピックアップ２２の送信電極２４に印加さ
れた電圧は、スケール１０上のトラック電極１３に容量
結合により伝達される。トラック電極１３と伝達電極１
５とは配線により結合され、伝達電極１５とピックアッ
プ２２上の受信電極２５とは容量結合されている。これ
により受信電極２５には、容量結合の大きさに応じて信
号が受信される。スケール１０上のトラック１３の電極
ピッチと伝達電極１５のピッチは異なっており、従って
これらを相互接続する配線の傾きが位置により異なって
いる。

【００３０】送信電極２４は例えば８本毎に共通接続さ
れた電極群から構成されて、各電極要素間の電気的接続
は、回路基板上で自由に選択できるようになっている。
受信電極２５のピッチは、送信電極２４の８本分に相当
する長さに設定され、受信電極２５の検出方向長さは送
信電極２４の半波長分（４本分）の長さに設定されてい
る。

【００３１】いま、ピックアップ２２とスケール１０の
相対位置関係を固定して、送信電極２４の相互接続を、
１番目〜４番目、２番目〜５番目、３番目〜６番目、…
のように順次８種類変更する。各々の場合について送信
電極２４と受信電極２５間の容量を測定すると、１周期
の正弦波上で４５°ずつ位相がずれた各位相点に相当す
る容量となる。逆に送信電極２４の相互接続関係を特定
してピックアップ２２とスケール１０の相対位置を動か
すと、受信信号位相は同じ正弦波上をピックアップ２２
のスケール１０との相対移動量に応じて移動する。移動
方向の判別は、送信電極２４の組み合わせを変えて位相
変化の方向を確認することにより行われる。

【００３２】以上のように送信電極２４の相互接続を変
更することにより、図５に示すようなｓｉｎ波とｃｏｓ
波の容量波形が得られ、静電容量式検出回路３０によ
り、 ｔａｎ^-1（ｓｉｎＸ／ｃｏｓＸ） なる演算を行うことにより、絶対位置Ｘを求めることが
できる。なお以上の静電容量式絶対位置測定の詳細な構
成及び動作は、出願人が先に出願した特願平２−１３２
４３４及び特願平２−１６９６５４に説明されている。

【００３３】静電容量式検出回路３０からは以上の原理
により、３トラックによって、粗、中間、密の３モード
の位置データ信号が得られ、レジスタ４０はこれらのデ
ータを合成して出力する機能を有する。即ち、静電容量
式検出回路３０から得られる３トラック分のデータは、
図６に示すように、互いに重なる余裕ビット部分を持
つ。これは、各トラックの誤差や量子化誤差等により下
位トラックを正確に指定できなくなることを避けるため
である。レジスタ４０は、各トラックのデータを時分割
で取り込んで、データの重なりビット部の差が所定範囲
に入っていることを確認し、合成して出力する。重なり
ビット部のデータが異なる場合には例えば、下位トラッ
クのデータを正してものとして採用する。重なりビット
部のデータが大きく異なる場合には、異常発生と解釈し
てエラー信号を出すようにすることもできる。

【００３４】光電式検出器５０は、図７に詳細に示すよ
うに、静電容量式検出器２０のピックアップ２２と一体
に移動するスリット板５２と、ピックアップ２２の中央
部に形成された開口２２Ａ（図２参照）を介してスケー
ル１０上の第４トラック１４（第３トラック１３と共
通）に拡散光を照射する点光源に近い発光ダイオード５
４と、この拡散光が第３トラック１４で反射されてスリ
ット板５２上のインデックススケール５３により変調さ
れた光を検出する４つのフォトダイオード５６とから構
成されている。

【００３５】光電式検出回路６０は、光電式検出器５０
により得られる出力信号を処理して、位相が互いに９０
°ずれた２相の正弦波信号を生成する。この光電式検出
回路６０の具体的構成と動作は、特開平２−１８７４１
３等に開示されている。以上のようにこの実施例では、
１光源４受光素子により、位相の異なる正弦波信号を得
るようにしており、スリット板５２とスケール１０間の
ギャップ変動や温度変動の影響を除いた安定した正弦波
出力信号を得ることができる。ただし原理的には、受光
素子２個で同様の２相正弦波信号を得ることができる。

【００３６】内挿回路７０は、光電式検出回路６０から
得られる２相交流信号から、下位の絶対位置データとな
る光電式アブソリュート信号ＯＰＤＡＴＡとして用いら
れるバイナリコードによるインクリメンタル信号を生成
するもので、この実施例では図８に示すように構成され
る。即ち、２相の交流信号Ａ，Ｂがそれぞれ入力される
プリアンプ７０Ａ，７０Ｂ、Ａ相入力を反転する反転ア
ンプ７１、これらのアンプ出力が図示のように所定の接
続点に供給される抵抗連鎖７２が設けられる。そしてこ
の抵抗連鎖７２の隣接するノードのそれぞれのゼロクロ
ス点を検出するためのコンパレータ７４Ａ，７４Ｂと、
隣接する２ノードを選択するアナログスイッチ群７３が
設けられる。

【００３７】コンパレータ７４Ａ，７４Ｂの出力に基づ
いて、計数パルスや計数方向を示すパルスを発生させる
ために、フリップフロップ７５Ａ〜７５Ｃが設けられ、
これらフリップフロップ７５Ａ〜７５Ｃの出力に基づい
て、バイナリデータである光電式アブソリュート信号ｂ
３〜ｂ０を発生すると共にアナログスイッチ群７３をフ
ィードバック制御する信号を発生するためにコントロー
ラ７６が設けられている。フィードバック制御系は、コ
ントローラ７６の出力を計数するアップダウンカウンタ
７７、このカウンタ７７の計数値をデコードするデコー
ダ７８、このデコーダ７８の出力を保持してアナログス
イッチ群７３を制御するラッチ７９により構成されてい
る。

【００３８】なおこの実施例の内挿回路７０の詳細な構
成及び作用は、特開平１−２１２２３１４に示されてい
る。この内挿回路７０により、例えば図９に示すよう
に、光電式検出回路６０から得られる２相の正弦波信号
に基づいて、ＢＩＮコードの光電式アブソリュート信号
ｂ３〜ｂ０が得られる。

【００３９】光電式アブソリュート信号ｂ３〜ｂ０が供
給される桁上げ発生器８０は、図１０のように、遅延素
子８６とゲート回路の組み合わせにより、上位ビットｂ
３のエッジ検出を行う立上がりエッジ検出回路８２、立
下がりエッジ検出回路８４、これらにより検出されるエ
ッジデータに基づいて、計数方向判別信号ＵＰを出すＲ
−Ｓフリップフロップ８８、更にエッジデータと下位ビ
ットデータｂ０〜ｂ２に基づいてカウントパルスＣＰを
出力するゲート回路が設けられている。図１１はこの桁
上げ発生器８０の動作タイミングチャートを示してい
る。

【００４０】桁上げ発生器８０で作られる計数パルス
は、第１のカウンタ９０に入力され、プリセットされて
いる絶対位置の上位桁データである静電容量式アブソリ
ュート信号の中の下位桁を、スケール移動方向に応じて
修正する。桁上げ信号により補正された第１のカウンタ
９０の出力データと、正しい絶対位置情報である静電容
量式検出器側のレジスタ４０の保持データを比較する比
較回路１００は例えば、図１２のように構成されてい
る。

【００４１】即ち比較回路１００は、レジスタ４０のデ
ータ（入力Ａ）と第１のカウンタ９０のデータ（入力
Ｂ）の差を取る加算器１０２と、その加算結果を判定す
るデコーダ１０４と、このデコーダ１０４の出力からＮ
Ｇ信号を発生するためのエッジ検出回路１０６とから構
成されている。デコーダ１０４は、その真理値表を図１
３に示したように、入力Ａ，Ｂの差が±２を越えたとき
に“１”出力を出すもので、この“１”出力によりＮＧ
信号が発生される。

【００４２】デコーダ１０４後段のエッジ検出回路１０
６は、二つのＤタイプフリップフロップとＡＮＤゲート
により構成されて、第１のカウンタ９０に与えられるＮ
Ｇ信号を適当なパルス幅（図の場合クロックＣＫ２の周
期）に変換するために用いられている。図１４は、この
比較回路１００によりＮＧ信号が発生される様子を示す
タイミング図である。この様にして比較回路１００から
ＮＧ信号が発生されると、これがロード（ＬＤ）信号と
して第１のカウンタ９０に与えられ、第１のカウンタ９
０には改めて、レジスタ４０の正しい絶対位置データで
ある静電容量式アブソリュート信号ＣＡＰＤＡＴＡが再
度プリセットされる。なお比較回路１００の機能は、マ
イクロコンピュータによるソフトウェア演算によっても
容易に実現することができる。

【００４３】比較回路１００から得られるＮＧ信号は同
時に、移動補償用の第２のカウンタ１４０のゼロクリア
信号として用いられている。即ち第２のカウンタ１４０
は、第１のカウンタ９０のプリセット開始時にゼロクリ
アされて桁上げ発生器８０からの計数パルスをカウント
する。これにより、第２のカウンタ１４０は、プリセッ
ト動作が終了するまでのスケール移動量を検出して、こ
れをレジスタ４０からの出力に加減算して第１のカウン
タ９０に与えられる絶対位置データを微調整している。
即ちプリセット誤差が補償される。

【００４４】図１５は、この発明の別の実施例によるア
ブソリュートエンコーダの全体構成である。図１と対応
する部分には図１と同一符号を付して詳細な説明は省
く。この実施例においては、スケール移動補償用の第２
のカウンタ１４０としてアップダウンカウンタが、第１
のカウンタ９０に対して直列に、具体的には第１のカウ
ンタ９０と桁上げ発生器８０との間に介在されている。

【００４５】第１のカウンタ９０には、プリセット完了
を知らせるためのプリセットイネーブル（ＰＥ）端子が
設けられ、第２のカウンタ１４０には第１のカウンタ９
０のＰＥ端子出力がセレクト信号として入力されるＣＳ
端子が設けられている。ＣＳ端子がディスイネーブルの
場合、即ち第１のカウンタのＰＥ端子がディスイネーブ
ルの場合、第２のカウンタ１４０は、そこまでにカウン
トされた分の計数信号を外部クロックCLOCK の周期で出
力して第１のカウンタ９０に補正信号として供給し、そ
の出力した分内部カウント値を減算する。ＣＳ端子がデ
ィスイネーブルからイネーブルに変わると、第２のカウ
ンタ１４０はゼロクリアされてカウントを開始する。

【００４６】ＣＳ端子がイネーブルの間、第２のカウン
タ１４０は第１のカウンタ９０に対して計数信号を出力
する事なく、桁上げ発生器８０の出力をカウントする。
そして、第１のカウンタ９０がプリセット完了して、Ｐ
Ｅ端子がディスイネーブル（従って、第２のカウンタ１
４０のＣＳ端子がディスイネーブル）となると、その間
の第２のカウンタ１４０のカウント値（プリセット開始
から終了までのスケール移動量に相当する）が再度、第
１のカウンタ９０に補正データとして与えられる。従っ
てこの実施例によっても先の実施例と同様に、絶対位置
データ計算の遅れとスケール移動に伴うプリセット誤差
が補償される。

【００４７】図１６は、この発明の更に別の実施例のア
ブソリュートエンコーダである。この実施例では、図１
の実施例の内挿回路７０と桁上げ発生器８０の代わり
に、光電検出回路６０の出力である２相方形波信号Ｃ
Ａ，ＣＢから直接カウントパルスを発生するカウントパ
ルス発生回路２００を設けている。このカウントパルス
発生回路２００の出力が直接第１のカウンタ９０及び第
２のカウンタ１４０に入力される。

【００４８】この実施例ではまた、外部出力用の２相方
形波信号Ａ０，Ｂ０を、第１のカウンタ９０の下位桁デ
ータを用いて、ＥＯＲゲート１３０により生成してい
る。これにより、２相方形波信号Ａ０，Ｂ０をシフトレ
ジスタ１１０から得られるシリアル出力Ｓ０と同期した
ものとすることができる。

【００４９】この実施例では内挿を行わないため、分解
能が先の実施例より劣り、静電容量式と光電式カウント
パルスの分解能は同じであるが、回路構成は簡単にな
る。なお移動補償用の第２のカウンタ１４０を第１のカ
ウンタ９０と直列にする図１５の実施例に付いても、図
１６と同様のカウントパルス発生手段を適用することが
できる。

【００５０】図１７は更にこの発明の別の実施例のアブ
ソリュートエンコーダである。この実施例では、図１の
実施例における光電式検出器５０側の構成をインクリメ
ンタル式ではなく、アブソリュート式としている。この
場合スケールには、例えば４つの光電式トラックに光電
式アブソリュートコードパターンが形成される。そして
これらのコードパターンを読み取る光電式検出器３０１
〜３０４と、各光電式検出器出力を処理してグレイコー
ドのパラレル出力ｇ０〜ｇ３をそれぞれ発生する光電式
検出回路３１１〜３１４と、これらのグレイコード出力
ｇ０〜ｇ３をバイナリ（ＢＩＮ）コードに変換するデコ
ーダ３２０とが設けられる。

【００５１】この実施例における各光電式検出器３０１
〜３０４のアナログ出力波形、及びこれらを光電式検出
回路３１１〜３１４により処理したグレイコード出力ｇ
０〜ｇ３の波形を図１８に示す。光電式検出回路３１１
〜３１４により直接ＢＩＮコード出力が得られる場合
に、デコーダ３２０は省略できる。この実施例による
と、内挿回路を用いることなく、図１の実施例と同様の
高分解能且つ広いダイナミックレンジの一測定が可能で
ある。移動補償用の第２のカウンタ１４０を第１のカウ
ンタ９０と直列にする図１５の実施例に付いても、図１
７と同様のアブソリュート式の光電検出手段を適用する
ことができる。

【００５２】

【発明の効果】以上述べたようにこの発明によれば、静
電容量式検出器と光電式検出器を組み合わせて、データ
表示の高速追随を確保し、少ないトラック数で高分解能
且つ広い測長範囲のアブソリュートデータを得ることが
可能で、更にプリセット誤差補償機能を持つアブソリュ
ートエンコーダを得ることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例にかかるアブソリュート
エンコーダを示す。

【図２】 同実施例の検出器構成を示す。

【図３】 図２のスケール拡大図を示す。

【図４】 静電容量式絶対測定装置の原理を説明するた
めの図である。

【図５】 静電容量式絶対測定装置の原理を説明するた
めの図である。

【図６】 同実施例の位置データ合成の様子を示す。

【図７】 同実施例の光電式検出器の構成を示す。

【図８】 同実施例の内挿回路の構成を示す。

【図９】 同内挿回路の動作タイミング図である。

【図１０】 同実施例の桁上げ発生器の構成を示す。

【図１１】 同桁上げ発生器の動作タイミング図であ
る。

【図１２】 同実施例の比較回路の構成である。

【図１３】 同比較回路内のデコーダの真理値表を示
す。

【図１４】 同比較回路によるプリセット動作を示す。

【図１５】 この発明の他の実施例によるアブソリュー
トエンコーダを示す。

【図１６】 この発明の更に他の実施例によるアブソリ
ュートエンコーダを示す。

【図１７】 この発明の更に他の実施例によるアブソリ
ュートエンコーダを示す。

【図１８】 同実施例による動作タイミング図である。

【符号の説明】

１０…スケール、２０…静電容量式検出器、３０…静電
容量式検出回路、４０…レジスタ、５０…光電式検出
器、６０…光電式検出回路、７０…内挿回路、８０…桁
上げ発生器、９０…第１のカウンタ、１００…比較回
路、１１０…シフトレジスタ、１２０…Ｒ−Ｓフリップ
フロップ、１３０…ＥＯＲゲート、１４０…第２のカウ
ンタ、１５０…加算器。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−80849（ＪＰ，Ａ) 特開 平４−279817（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01D 5/00 - 5/62 G01B 7/00 - 7/30

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 静電容量式アブソリュートコードパター
   ン及び光電式インクリメンタルコードパターンが形成さ
   れたスケールと、 前記静電容量式アブソリュートコードパターンを読み取
   って絶対位置データを得る静電容量式検出手段と、 前記光電式インクリメンタルコードパターンを読み取っ
   て前記スケールの相対変位量データを得る光電式検出手
   段と、 前記静電容量式検出手段からの絶対位置データがプリセ
   ットされ、前記光電式検出手段から出力される相対変位
   量データにより前記絶対位置データを補正して出力する
   第１のカウント手段と、 この第１のカウント手段が出力する絶対位置データと前
   記静電容量式検出手段が出力する絶対位置データとを比
   較して、その差が所定値を越えたときに前記第１のカウ
   ント手段に前記静電容量式検出手段からの絶対位置デー
   タを再度プリセットする比較手段と、 前記第１のカウント手段のプリセット時における前記ス
   ケールの相対移動量をカウントして、そのカウント値に
   基づいて前記第１のカウント手段のプリセット値を補償
   するための第２のカウント手段とを有することを特徴と
   するアブソリュートエンコーダ。
2. 【請求項２】 静電容量式アブソリュートコードパター
   ン及びこれより空間波長が短く高分解能の光電式インク
   リメンタルコードパターンが形成されたスケールと、 前記静電容量式アブソリュートコードパターンを読み取
   って、絶対位置の上位桁データを得る静電容量式検出手
   段と、 前記光電式インクリメンタルコードパターンを読み取っ
   て、絶対位置の下位桁データを得る光電式検出手段と、 前記下位桁データに基づいて前記上位桁データの最下位
   桁への桁上げ信号を生成する桁上げ発生手段と、 前記静電容量式検出手段からの上位桁データがプリセッ
   トされ、前記桁上げ信号により前記上位桁データを補正
   して出力する第１のカウント手段と、 この第１のカウント手段が出力する上位桁データと前記
   静電容量式検出手段が出力する上位桁データとを比較し
   て、その差が所定値を越えたときに前記第１のカウント
   手段に前記静電容量式検出手段からの上位桁データを再
   度プリセットする比較手段と、 前記第１のカウント手段から出力される上位桁データと
   前記光電式検出手段から得られる下位桁データを合成し
   て出力する出力手段と、 前記第１のカウント手段のプリセット時における前記ス
   ケールの相対移動量をカウントして、そのカウント値に
   基づいて前記第１のカウント手段のプリセット値を補償
   するための第２のカウント手段とを有することを特徴と
   するアブソリュートエンコーダ。
3. 【請求項３】 静電容量式アブソリュートコードパター
   ン及びこれより空間波長が短く高分解能の光電式アブソ
   リュートコードパターンが形成されたスケールと、 前記静電容量式アブソリュートコードパターンを読み取
   って、絶対位置の上位桁データを得る静電容量式検出手
   段と、 前記光電式アブソリュートコードパターンを読み取っ
   て、絶対位置の下位桁データを得る光電式検出手段と、 前記下位桁データに基づいて前記上位桁データの中の最
   下位桁への桁上げ信号を生成する桁上げ発生手段と、 前記静電容量式検出手段からの上位桁データがプリセッ
   トされ、前記桁上げ信号により前記上位桁データを補正
   して出力する第１のカウント手段と、 この第１のカウント手段が出力する上位桁データと前記
   静電容量式検出手段が出力する上位桁データとを比較し
   て、その差が所定値を越えたときに前記第１のカウント
   手段に前記静電容量式検出手段からの上位桁データを再
   度プリセットする比較手段と、 前記第１のカウント手段から出力される上位桁データと
   前記光電式検出手段から得られる下位桁データを合成し
   て出力する出力手段と、 前記第１のカウント手段のプリセット時における前記ス
   ケールの相対移動量をカウントして、そのカウント値に
   基づいて前記第１のカウント手段のプリセット値を補償
   するための第２のカウント手段と、を有することを特徴
   とするアブソリュートエンコーダ。
4. 【請求項４】 前記静電容量式検出手段の出力には得ら
   れた上位桁データをを一次蓄積するレジスタが設けら
   れ、前記第２のカウント手段は前記第１のカウント手段
   と併設され、且つ前記レジスタの出力データに前記第２
   のカウント手段のカウント値を加減算して前記第１のカ
   ウント手段に補償されたプリセット値として出力する加
   算手段が設けられていることを特徴とする請求項２又は
   ３に記載のアブソリュートエンコーダ。
5. 【請求項５】 前記静電容量式検出手段の出力には得ら
   れた上位桁データを一次蓄積するレジスタが設けられ、
   前記第２のカウント手段は前記第１のカウント手段と前
   記桁上げ発生手段の間に介在され、且つこの第２のカウ
   ント手段が前記第１のカウント手段により制御されてプ
   リセット時における前記スケールの相対移動量をカウン
   トして前記第１のカウント手段のプリセット値を補償す
   ることを特徴とする請求項２又は３に記載のアブソリュ
   ートエンコーダ。