JP4365903B2 - 内挿信号の合成方法および内挿信号の合成装置 - Google Patents
内挿信号の合成方法および内挿信号の合成装置 Download PDFInfo
- Publication number
- JP4365903B2 JP4365903B2 JP12005198A JP12005198A JP4365903B2 JP 4365903 B2 JP4365903 B2 JP 4365903B2 JP 12005198 A JP12005198 A JP 12005198A JP 12005198 A JP12005198 A JP 12005198A JP 4365903 B2 JP4365903 B2 JP 4365903B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- periodic
- count value
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Complex Calculations (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、位置または角度の移動に応じて位相の異なった２つの周期信号を発生する手段として、例えばエンコーダを用い、上記周期信号の１周期よりも細かく位置または角度を検出した内挿値を、上記周期信号の計数値と合成する内挿信号の合成方法および内挿信号の合成装置に関するものである。
【０００２】
【従来の技術】
内挿値と周期信号の計数値を合成するときに、周期信号の計数のタイミングと内挿値の切り替わりタイミングが一致しないと最終的な合成値に不連続を生じる。従って、正確な合成値を得るためにはこのタイミングのずれをハード的か、ソフト的に補正する必要がある。
【０００３】
図５は従来の内挿信号の合成方法を実行する回路構成のブロック図であり、図において、１０１、１０２はエンコーダ１０３から出力される９０度位相差のある２つの周期信号、１０４はエンコーダ１０３の動きに応じて少なくとも１つの基準位置信号１０５を生成する基準位置信号生成手段、１０６ａは周期信号１０１，１０６ｂは周期信号１０２をそれぞれ入力するアナログ／デジタル変換手段、１０７ａは周期信号１０１，１０７ｂは周期信号１０２をそれぞれ二値化する二値化手段、１０８は基準位置信号１０５から計数初期化信号１０９を作成する計数初期化信号作成手段、１１０は二値化手段１０７ａ、１０７ｂからの二値化信号を計数する計数手段、１１１は二値化手段１０７ａからの二値化信号１１２を取り込む二値化信号取り込み回路、１１３はアナログ／デジタル変換手段１０６ａ（または１０６ｂ）からのデジタル信号、計数手段１１０からの計数値、二値化信号取り込む回路１１１からの二値化信号を入力して内挿値を求める内挿手段としての例えばＣＰＵ等の信号処理回路である。
【０００４】
図６は図５に示す回路各部の信号波形図を示すもので、１０１、１０２は９０度の位相差を持っている周期信号、１０５は基準位置信号生成手段１０４から出力される基準位置信号、１０９は計数初期化信号生成手段１０８から出力される計数初期化信号、１１２は二値化手段１０７ａから出力された周期信号１０１の二値化信号、１１４は二値化信号１１２の立ち上がりで計数した計数値、１１５は周期信号を元に生成した内挿値、１１６は計数値１１４と内挿値１１５から合成される値であり、周期信号の計数のタイミングと内挿値の切り替わりタイミングが一致しないと合成値が不連続になり、段差１１７が生じる。
【０００５】
９０度位相差のある上記周期信号１０１、１０２は、中央値（ゼロクロス）より上半分を正、下半分を負と表現して区別する。この９０度位相差のある２つの周期信号１０１、１０２は、ゼロクロスで１周期に４回カウントでき、周期信号１０１、１０２がｓｉｎ波であれば、２つの周期信号１０１、１０２の比から周期中の位置が求められる。このように、周期内を細かく求めることを内挿という。
【０００６】
つまり、ある時点で周期信号１０１、１０２の値をサンプリングしてｔａｎ-1１０２／１０１に相当する処理をすると、１周期中の内挿値１１５を求められる。その内挿値１１５を縦軸にとると、図６に示すように１周期毎の３角波になる。例えば、１周期を１０００倍に内挿すると、はじめが０、最後が９９９となる。この内挿値１１５と１周期毎の計数値１１４を合成すると、実際の位置が周期の１０００倍の細かさで求められる。
【０００７】
この場合の合成する方法は、計数値１１４を内挿倍して、内挿値１１５と加算する。計数値１１４は１０００、２０００、３０００と数え、これに内挿値１１５の０〜９９９の値を加えた結果が図６に示す合成値１１６となる。この合成方法がうまく行くためには、周期信号の計数のタイミングと内挿値の切り替わりタイミングが一致しなくてはならないが、一般的には図６に示しように一致せず、段差１１７が生じる。
【０００８】
次に上記段差１１７の補正について説明する。二値化信号１１２は信号処理手段１１３にＨｉｇｈまたはＬｏｗのデジタル信号として取り込まれる。したがって、この信号のＨｉｇｈ、Ｌｏｗの切り替わりを計数の切り替わりとして認識する。内挿値１１５の切り替わり点と２値化信号１１２のＨｉｇｈ、Ｌｏｗの切り替わり点のずれによってタイミングのずれを検出し、内挿値１１５と計数値１１４の合成時の補正を行う。
【０００９】
二値化信号１１２のＨｉｇｈ、Ｌｏｗを見ると、ＬｏｗからＨｉｇｈになるところで計数値１１４が切り替わり、内挿値１１５の切り替わりは９９９か０になる点である。このため、内挿値１１５が０付近で二値化信号１１２がＬｏｗの場合、あるいは内挿値１１５が９９９付近で二値化信号１１２がＨｉｇｈである場合はずれていることがわかる。
【００１０】
そこで、上記ずれを検出した時には、内挿値１１５と計数値１１４の合成時に計数値を「１」をプラスする。また、反対の時は、「１」マイナスすることにより、段差１１７をなくする。
【００１１】
つまり、計数値１１４が点線示のようであれば、合成値１１６は直線となって、段差１１７はなくなる。そのため、点線部分の計数値１１４に「１」をプラスする。また、タイミングが図６の場合と反対にずれていれば、段差１１７は合成値１１６の上側に生じるので、この場合は、「１」をマイナスすることにより、段差１１７をなくすることができる。図７は上記の説明状態を表にまとめたものである。
【００１２】
【発明が解決しようとする課題】
従来の内挿信号の合成方法は上記のように構成されているので、信号処理手段に二値化した信号を取り込むために二値化信号取り込み回路が必要であり、構成が複雑で高価である。また、厳密な意味で同時に二値化信号の取り込みと計数値の取り込みを行うことは困難である等の課題があった。
【００１３】
本発明は上記の課題を解決するためになされたもので、二値化信号を取り込むことなく、内挿値と計数値とのタイミングの不一致を補正できる内挿信号の合成方法および内挿信号の合成装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の内挿信号の合成方法および内挿信号の合成装置は次の構成からなることを特徴とする。
【００１５】
請求項１の発明の内挿信号の合成方法は、物体の角度または位置の動きに応じて位相の異なる２つの周期信号と少なくとも一つの基準位置信号とを生成し、
前記周期信号の二値化した二値化信号を２分の１周期ごとに計数値を求めるとともに、前記周期信号の位相に同期して前記基準位置信号によって前記計数値を初期化し、
前記周期信号のアナログ／デジタル変換値をもとに周期内を内挿して内挿値を求め、
前記計数値と前記内挿値を合成するとき、前記周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を、前記計数値の二進数における最下位桁の情報で補正することを特徴としている。
【００１６】
請求項２の発明の内挿信号の合成装置は、物体の角度または位置の動きに応じて位相の異なる２つの周期信号を生成する周期信号生成手段と、
前記の物体の角度または位置の動きに応じて少なくとも一つの基準位置信号を生成する基準位置信号生成手段と、
前記周期信号のそれぞれを二値化する二値化手段と、
前記周期信号の二値化信号を２分の１周期ごとに計数値を求める計数手段と、
前記周期信号の位相に同期して前記基準位置信号によって前記計数手段の計数値を初期化する計数初期化信号作成手段と、
前記周期信号をアナログ／デジタル変換する変換手段と、
前記周期信号のアナログ／デジタル変換値をもとに周期内を内挿して内挿値を求め、前記計数値と前記内挿値を合成するとき、前記周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を、前記計数値の二進数における最下位桁の情報で補正する信号処理手段とを備えたことを特徴としている。
【００１７】
【発明の実施の形態】
以下、本発明の実施の一形態を添付図面について説明する。
【００１８】
実施の形態１．
図１は本発明の実施の形態１による内挿信号の合成方法を実行する装置の回路構成を示すブロック図であり、図において、１、２は周期信号生成手段としてのエンコーダ３から出力される９０度位相差のある２つの周期信号、４はエンコーダ３の動きに応じて少なくとも１つの基準位置信号５を生成する基準位置信号生成手段、６ａは周期信号１，６ｂは周期信号２をそれぞれ入力するアナログ／デジタル変換手段、７ａは周期信号１，７ｂは周期信号２をそれぞれ二値化信号８ａ、８ｂに変換する二値化手段、９は基準位置信号５と二値化信号８ａとを入力して計数初期化信号１０を作成する計数初期化信号作成手段、１１は二値化手段７ａ、７ｂからの二値化信号８ａ、８ｂを計数する計数手段、１２はアナログ／デジタル変換手段６ａ、６ｂからのデジタル信号と、計数手段１１からの計数値を入力して内挿値を求める内挿手段としての例えばＣＰＵ等の信号処理回路である。
【００１９】
図２は図１に示す回路各部の信号波形図を示すもので、１、２は９０度の位相差を持っている周期信号、５は基準位置信号生成手段４から出力される基準位置信号、１０は周期信号１の二値化信号８ａと基準位置信号５とに基づいて計数初期化信号作成手段９から出力される計数初期化信号、８ａは二値化手段７ａから出力された周期信号１の二値化信号、１３は二値化信号８ａの立ち上がりで計数した計数値である。
【００２０】
図３は内挿値と周期信号の領域との関係を示す説明図であり、図において、１４は周期信号１または周期信号２を元に生成した内挿値、１５は周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの差により生じたずれ部分である。
【００２１】
次に動作について説明する。
【００２２】
電源投入直後は周期信号１，２の位相と計数の関係は確定されていない。計数手段１１は計数初期化信号１０で初期化された後は、二値化信号８ａの立ち上り、立ち下がりで計数する。ここでは値が増加する場合を示している。計数値１３が増加するか減少するかは図示しない周期信号８ｂの二値化信号と周期信号１の二値化信号８ａによって決められる。
【００２３】
一般にインクリメンタル型の周期信号発生手段を用いる場合、基準位置を確定するため計数を初期化する動作が必要である。したがって、本発明が特に初期化のための動作を追加することを必要とするものではない。
【００２４】
計数手段１１は周期信号１と同期して初期化されるから、周期信号１の立ち上がりで０になる。図２、図３において、計数値１３は簡単のため二進数の下２桁のみ示す。最下位桁は周期信号１が正のとき０、負のとき１となり周期信号の位相情報を持つことになる。
【００２５】
信号処理手段１２はあらかじめプログラムされた時間間隔でアナログ／デジタル変換手段６ａ、６ｂと計数手段１１からある瞬間の値を取り込む。アナログ／デジタル変換手段６ａ、６ｂからの値の組み合わせは一周期にわたり固有の値を持つので、適切な処理を施すことで周期中の位置を特定できることが知られており、この処理が内挿処理である。
【００２６】
この内挿処理された内挿値１４と計数手段１１からの計数値１３を合成することで最終的な位置、つまり計数初期化信号を０（原点）とした内挿倍の分解能での位置を求めることができる。この場合。計数手段１１から取り込む計数値１３の切り替わりタイミングと内挿値１４の切り替わりタイミングが一致しないと、図３に示すずれ部分１５が生じる。この結果、両者の合成値は連続的な値が得られず、前記図６に示す段差１１７のような不連続を生じる。
【００２７】
次にタイミングのずれについて説明するために、周期信号１または周期信号２の領域の分け方について説明する。図４（ａ）は周期信号１，２の一周期の時間応答を示し、図４（ｂ）は縦軸を周期信号１の振幅と横軸を周期信号２の振幅にとったときの応答（リサージュ）１６である。各周期信号１、２が中央値（ゼロクロス）を横切る点で領域を分けると、Ａ，Ｂ，Ｃ，Ｄの４つの領域に分けられる。Ａ，Ｂは周期信号１が正の部分である。Ｃ，Ｄは周期信号１が負の部分である。
【００２８】
アナログ／デジタル変換値から求めた内挿値１４は図３に示すように、Ａ，Ｂ，Ｃ，Ｄの領域１７を繰り返す。ずれ部分１５はアナログ／デジタル変換値ではＡ，Ｂの領域であり、計数結果ではＣ，Ｄの領域である。
【００２９】
計数値１４の最下位桁が１のとき、アナログ／デジタル変換値の領域がＣ，Ｄであれば計数値１３と内挿値１４のタイミングが一致しており、最終位置は次の式で求められる。最終位置をｐｏｓ、内挿値をｆｉｎｅ、計数値をｃｏｕｎｔ、内挿倍数をｒｅｓｏとする。
【００３０】
ｐｏｓ＝ｆｉｎｅ＋（ｃｏｕｎｔ／２）×ｒｅｓｏ
ここで、ｃｏｕｎｔ／２の計算は、結果の小数点以下を切り捨てるもので、たとえばｃｏｕｎｔが２または３のとき、ともにｃｏｕｎｔ／２＝１とする。このような処理は、信号処理手段１２に右シフト演算で実現できる。
【００３１】
ずれ部分１５はタイミングの不一致領域であり、この部分ではいずれか一方のタイミングに修正する必要がある。ここでは内挿値１４の切り替わりタイミングを修正する方法について説明する。内挿値１４の領域がＡ，Ｂであるので、計数値１３の二進数の最下位桁が０となるべきところが１であるので、０となるように補正する。この場合、ずれ部分１５で計数値１３の方が遅れていると判断する。補正式は以下のようになる。
【００３２】
ｐｏｓ＝ｆｉｎｅ＋（（ｃｏｕｎｔ）／２＋１）×ｒｅｓｏ
また，図示しないが、逆にアナログ／デジタル変換値がＣ，Ｄの領域で計数値１３の二進数の最下位桁が０のときは、計数値１３の方が内挿値１４より進んでいるので１を減ずる。その補正式は以下のようになる。
【００３３】
ｐｏｓ＝ｆｉｎｅ＋（（ｃｏｕｎｔ／２）−１））×ｒｅｓｏ
【００３４】
【発明の効果】
以上のように、この発明の内挿信号の合成方法および内挿信号の合成装置によれば、周期信号の計数を二分の一周期毎にし、基準位置信号と二つの周期信号のいずれか一つと同期をとって計数値を初期化し、計数値の二進数表現における最下位桁に周期内の位相情報を持たせ、内挿値と計数値を合成するときに二進数の最下位桁の情報を使って、周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を補正するように構成したので、そのタイミングは完全に一致し、周期信号の二値化情報を別に取り込む必要がない等の効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態による内挿信号の合成方法を実行する回路構成のブロック図である。
【図２】 図１の各部の信号波形図である。
【図３】 内挿値と周期信号の領域との関係を示す説明図である。
【図４】 周期信号の位相関係の説明図である。
【図５】 従来の内挿信号の合成方法を実行する回路構成のブロック図である。
【図６】 図５の各部の信号波形図である。
【図７】 同期信号の計数タイミングと内挿値の切り替わりタイミングの不一致を補正する場合の状態を表にまとめた図である。
【符号の説明】
１，２ 周期信号、３ 周期信号生成手段（エンコーダ）、４ 基準位置信号生成手段、５ 基準位置信号、６ａ，６ｂ アナログ／デジタル変換手段，７ａ，７ｂ 二値化手段，８ａ，８ｂ 二値化信号、９ 計数初期化信号生成手段、１０ 計数初期化信号、１１ 計数手段、１２ 信号処理手段、１３ 計数値、１４ 内挿値。
【発明の属する技術分野】
本発明は、位置または角度の移動に応じて位相の異なった２つの周期信号を発生する手段として、例えばエンコーダを用い、上記周期信号の１周期よりも細かく位置または角度を検出した内挿値を、上記周期信号の計数値と合成する内挿信号の合成方法および内挿信号の合成装置に関するものである。
【０００２】
【従来の技術】
内挿値と周期信号の計数値を合成するときに、周期信号の計数のタイミングと内挿値の切り替わりタイミングが一致しないと最終的な合成値に不連続を生じる。従って、正確な合成値を得るためにはこのタイミングのずれをハード的か、ソフト的に補正する必要がある。
【０００３】
図５は従来の内挿信号の合成方法を実行する回路構成のブロック図であり、図において、１０１、１０２はエンコーダ１０３から出力される９０度位相差のある２つの周期信号、１０４はエンコーダ１０３の動きに応じて少なくとも１つの基準位置信号１０５を生成する基準位置信号生成手段、１０６ａは周期信号１０１，１０６ｂは周期信号１０２をそれぞれ入力するアナログ／デジタル変換手段、１０７ａは周期信号１０１，１０７ｂは周期信号１０２をそれぞれ二値化する二値化手段、１０８は基準位置信号１０５から計数初期化信号１０９を作成する計数初期化信号作成手段、１１０は二値化手段１０７ａ、１０７ｂからの二値化信号を計数する計数手段、１１１は二値化手段１０７ａからの二値化信号１１２を取り込む二値化信号取り込み回路、１１３はアナログ／デジタル変換手段１０６ａ（または１０６ｂ）からのデジタル信号、計数手段１１０からの計数値、二値化信号取り込む回路１１１からの二値化信号を入力して内挿値を求める内挿手段としての例えばＣＰＵ等の信号処理回路である。
【０００４】
図６は図５に示す回路各部の信号波形図を示すもので、１０１、１０２は９０度の位相差を持っている周期信号、１０５は基準位置信号生成手段１０４から出力される基準位置信号、１０９は計数初期化信号生成手段１０８から出力される計数初期化信号、１１２は二値化手段１０７ａから出力された周期信号１０１の二値化信号、１１４は二値化信号１１２の立ち上がりで計数した計数値、１１５は周期信号を元に生成した内挿値、１１６は計数値１１４と内挿値１１５から合成される値であり、周期信号の計数のタイミングと内挿値の切り替わりタイミングが一致しないと合成値が不連続になり、段差１１７が生じる。
【０００５】
９０度位相差のある上記周期信号１０１、１０２は、中央値（ゼロクロス）より上半分を正、下半分を負と表現して区別する。この９０度位相差のある２つの周期信号１０１、１０２は、ゼロクロスで１周期に４回カウントでき、周期信号１０１、１０２がｓｉｎ波であれば、２つの周期信号１０１、１０２の比から周期中の位置が求められる。このように、周期内を細かく求めることを内挿という。
【０００６】
つまり、ある時点で周期信号１０１、１０２の値をサンプリングしてｔａｎ-1１０２／１０１に相当する処理をすると、１周期中の内挿値１１５を求められる。その内挿値１１５を縦軸にとると、図６に示すように１周期毎の３角波になる。例えば、１周期を１０００倍に内挿すると、はじめが０、最後が９９９となる。この内挿値１１５と１周期毎の計数値１１４を合成すると、実際の位置が周期の１０００倍の細かさで求められる。
【０００７】
この場合の合成する方法は、計数値１１４を内挿倍して、内挿値１１５と加算する。計数値１１４は１０００、２０００、３０００と数え、これに内挿値１１５の０〜９９９の値を加えた結果が図６に示す合成値１１６となる。この合成方法がうまく行くためには、周期信号の計数のタイミングと内挿値の切り替わりタイミングが一致しなくてはならないが、一般的には図６に示しように一致せず、段差１１７が生じる。
【０００８】
次に上記段差１１７の補正について説明する。二値化信号１１２は信号処理手段１１３にＨｉｇｈまたはＬｏｗのデジタル信号として取り込まれる。したがって、この信号のＨｉｇｈ、Ｌｏｗの切り替わりを計数の切り替わりとして認識する。内挿値１１５の切り替わり点と２値化信号１１２のＨｉｇｈ、Ｌｏｗの切り替わり点のずれによってタイミングのずれを検出し、内挿値１１５と計数値１１４の合成時の補正を行う。
【０００９】
二値化信号１１２のＨｉｇｈ、Ｌｏｗを見ると、ＬｏｗからＨｉｇｈになるところで計数値１１４が切り替わり、内挿値１１５の切り替わりは９９９か０になる点である。このため、内挿値１１５が０付近で二値化信号１１２がＬｏｗの場合、あるいは内挿値１１５が９９９付近で二値化信号１１２がＨｉｇｈである場合はずれていることがわかる。
【００１０】
そこで、上記ずれを検出した時には、内挿値１１５と計数値１１４の合成時に計数値を「１」をプラスする。また、反対の時は、「１」マイナスすることにより、段差１１７をなくする。
【００１１】
つまり、計数値１１４が点線示のようであれば、合成値１１６は直線となって、段差１１７はなくなる。そのため、点線部分の計数値１１４に「１」をプラスする。また、タイミングが図６の場合と反対にずれていれば、段差１１７は合成値１１６の上側に生じるので、この場合は、「１」をマイナスすることにより、段差１１７をなくすることができる。図７は上記の説明状態を表にまとめたものである。
【００１２】
【発明が解決しようとする課題】
従来の内挿信号の合成方法は上記のように構成されているので、信号処理手段に二値化した信号を取り込むために二値化信号取り込み回路が必要であり、構成が複雑で高価である。また、厳密な意味で同時に二値化信号の取り込みと計数値の取り込みを行うことは困難である等の課題があった。
【００１３】
本発明は上記の課題を解決するためになされたもので、二値化信号を取り込むことなく、内挿値と計数値とのタイミングの不一致を補正できる内挿信号の合成方法および内挿信号の合成装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の内挿信号の合成方法および内挿信号の合成装置は次の構成からなることを特徴とする。
【００１５】
請求項１の発明の内挿信号の合成方法は、物体の角度または位置の動きに応じて位相の異なる２つの周期信号と少なくとも一つの基準位置信号とを生成し、
前記周期信号の二値化した二値化信号を２分の１周期ごとに計数値を求めるとともに、前記周期信号の位相に同期して前記基準位置信号によって前記計数値を初期化し、
前記周期信号のアナログ／デジタル変換値をもとに周期内を内挿して内挿値を求め、
前記計数値と前記内挿値を合成するとき、前記周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を、前記計数値の二進数における最下位桁の情報で補正することを特徴としている。
【００１６】
請求項２の発明の内挿信号の合成装置は、物体の角度または位置の動きに応じて位相の異なる２つの周期信号を生成する周期信号生成手段と、
前記の物体の角度または位置の動きに応じて少なくとも一つの基準位置信号を生成する基準位置信号生成手段と、
前記周期信号のそれぞれを二値化する二値化手段と、
前記周期信号の二値化信号を２分の１周期ごとに計数値を求める計数手段と、
前記周期信号の位相に同期して前記基準位置信号によって前記計数手段の計数値を初期化する計数初期化信号作成手段と、
前記周期信号をアナログ／デジタル変換する変換手段と、
前記周期信号のアナログ／デジタル変換値をもとに周期内を内挿して内挿値を求め、前記計数値と前記内挿値を合成するとき、前記周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を、前記計数値の二進数における最下位桁の情報で補正する信号処理手段とを備えたことを特徴としている。
【００１７】
【発明の実施の形態】
以下、本発明の実施の一形態を添付図面について説明する。
【００１８】
実施の形態１．
図１は本発明の実施の形態１による内挿信号の合成方法を実行する装置の回路構成を示すブロック図であり、図において、１、２は周期信号生成手段としてのエンコーダ３から出力される９０度位相差のある２つの周期信号、４はエンコーダ３の動きに応じて少なくとも１つの基準位置信号５を生成する基準位置信号生成手段、６ａは周期信号１，６ｂは周期信号２をそれぞれ入力するアナログ／デジタル変換手段、７ａは周期信号１，７ｂは周期信号２をそれぞれ二値化信号８ａ、８ｂに変換する二値化手段、９は基準位置信号５と二値化信号８ａとを入力して計数初期化信号１０を作成する計数初期化信号作成手段、１１は二値化手段７ａ、７ｂからの二値化信号８ａ、８ｂを計数する計数手段、１２はアナログ／デジタル変換手段６ａ、６ｂからのデジタル信号と、計数手段１１からの計数値を入力して内挿値を求める内挿手段としての例えばＣＰＵ等の信号処理回路である。
【００１９】
図２は図１に示す回路各部の信号波形図を示すもので、１、２は９０度の位相差を持っている周期信号、５は基準位置信号生成手段４から出力される基準位置信号、１０は周期信号１の二値化信号８ａと基準位置信号５とに基づいて計数初期化信号作成手段９から出力される計数初期化信号、８ａは二値化手段７ａから出力された周期信号１の二値化信号、１３は二値化信号８ａの立ち上がりで計数した計数値である。
【００２０】
図３は内挿値と周期信号の領域との関係を示す説明図であり、図において、１４は周期信号１または周期信号２を元に生成した内挿値、１５は周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの差により生じたずれ部分である。
【００２１】
次に動作について説明する。
【００２２】
電源投入直後は周期信号１，２の位相と計数の関係は確定されていない。計数手段１１は計数初期化信号１０で初期化された後は、二値化信号８ａの立ち上り、立ち下がりで計数する。ここでは値が増加する場合を示している。計数値１３が増加するか減少するかは図示しない周期信号８ｂの二値化信号と周期信号１の二値化信号８ａによって決められる。
【００２３】
一般にインクリメンタル型の周期信号発生手段を用いる場合、基準位置を確定するため計数を初期化する動作が必要である。したがって、本発明が特に初期化のための動作を追加することを必要とするものではない。
【００２４】
計数手段１１は周期信号１と同期して初期化されるから、周期信号１の立ち上がりで０になる。図２、図３において、計数値１３は簡単のため二進数の下２桁のみ示す。最下位桁は周期信号１が正のとき０、負のとき１となり周期信号の位相情報を持つことになる。
【００２５】
信号処理手段１２はあらかじめプログラムされた時間間隔でアナログ／デジタル変換手段６ａ、６ｂと計数手段１１からある瞬間の値を取り込む。アナログ／デジタル変換手段６ａ、６ｂからの値の組み合わせは一周期にわたり固有の値を持つので、適切な処理を施すことで周期中の位置を特定できることが知られており、この処理が内挿処理である。
【００２６】
この内挿処理された内挿値１４と計数手段１１からの計数値１３を合成することで最終的な位置、つまり計数初期化信号を０（原点）とした内挿倍の分解能での位置を求めることができる。この場合。計数手段１１から取り込む計数値１３の切り替わりタイミングと内挿値１４の切り替わりタイミングが一致しないと、図３に示すずれ部分１５が生じる。この結果、両者の合成値は連続的な値が得られず、前記図６に示す段差１１７のような不連続を生じる。
【００２７】
次にタイミングのずれについて説明するために、周期信号１または周期信号２の領域の分け方について説明する。図４（ａ）は周期信号１，２の一周期の時間応答を示し、図４（ｂ）は縦軸を周期信号１の振幅と横軸を周期信号２の振幅にとったときの応答（リサージュ）１６である。各周期信号１、２が中央値（ゼロクロス）を横切る点で領域を分けると、Ａ，Ｂ，Ｃ，Ｄの４つの領域に分けられる。Ａ，Ｂは周期信号１が正の部分である。Ｃ，Ｄは周期信号１が負の部分である。
【００２８】
アナログ／デジタル変換値から求めた内挿値１４は図３に示すように、Ａ，Ｂ，Ｃ，Ｄの領域１７を繰り返す。ずれ部分１５はアナログ／デジタル変換値ではＡ，Ｂの領域であり、計数結果ではＣ，Ｄの領域である。
【００２９】
計数値１４の最下位桁が１のとき、アナログ／デジタル変換値の領域がＣ，Ｄであれば計数値１３と内挿値１４のタイミングが一致しており、最終位置は次の式で求められる。最終位置をｐｏｓ、内挿値をｆｉｎｅ、計数値をｃｏｕｎｔ、内挿倍数をｒｅｓｏとする。
【００３０】
ｐｏｓ＝ｆｉｎｅ＋（ｃｏｕｎｔ／２）×ｒｅｓｏ
ここで、ｃｏｕｎｔ／２の計算は、結果の小数点以下を切り捨てるもので、たとえばｃｏｕｎｔが２または３のとき、ともにｃｏｕｎｔ／２＝１とする。このような処理は、信号処理手段１２に右シフト演算で実現できる。
【００３１】
ずれ部分１５はタイミングの不一致領域であり、この部分ではいずれか一方のタイミングに修正する必要がある。ここでは内挿値１４の切り替わりタイミングを修正する方法について説明する。内挿値１４の領域がＡ，Ｂであるので、計数値１３の二進数の最下位桁が０となるべきところが１であるので、０となるように補正する。この場合、ずれ部分１５で計数値１３の方が遅れていると判断する。補正式は以下のようになる。
【００３２】
ｐｏｓ＝ｆｉｎｅ＋（（ｃｏｕｎｔ）／２＋１）×ｒｅｓｏ
また，図示しないが、逆にアナログ／デジタル変換値がＣ，Ｄの領域で計数値１３の二進数の最下位桁が０のときは、計数値１３の方が内挿値１４より進んでいるので１を減ずる。その補正式は以下のようになる。
【００３３】
ｐｏｓ＝ｆｉｎｅ＋（（ｃｏｕｎｔ／２）−１））×ｒｅｓｏ
【００３４】
【発明の効果】
以上のように、この発明の内挿信号の合成方法および内挿信号の合成装置によれば、周期信号の計数を二分の一周期毎にし、基準位置信号と二つの周期信号のいずれか一つと同期をとって計数値を初期化し、計数値の二進数表現における最下位桁に周期内の位相情報を持たせ、内挿値と計数値を合成するときに二進数の最下位桁の情報を使って、周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を補正するように構成したので、そのタイミングは完全に一致し、周期信号の二値化情報を別に取り込む必要がない等の効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態による内挿信号の合成方法を実行する回路構成のブロック図である。
【図２】 図１の各部の信号波形図である。
【図３】 内挿値と周期信号の領域との関係を示す説明図である。
【図４】 周期信号の位相関係の説明図である。
【図５】 従来の内挿信号の合成方法を実行する回路構成のブロック図である。
【図６】 図５の各部の信号波形図である。
【図７】 同期信号の計数タイミングと内挿値の切り替わりタイミングの不一致を補正する場合の状態を表にまとめた図である。
【符号の説明】
１，２ 周期信号、３ 周期信号生成手段（エンコーダ）、４ 基準位置信号生成手段、５ 基準位置信号、６ａ，６ｂ アナログ／デジタル変換手段，７ａ，７ｂ 二値化手段，８ａ，８ｂ 二値化信号、９ 計数初期化信号生成手段、１０ 計数初期化信号、１１ 計数手段、１２ 信号処理手段、１３ 計数値、１４ 内挿値。
Claims (2)
- 物体の角度または位置の動きに応じて位相の異なる２つの周期信号と少なくとも一つの基準位置信号とを生成し、
前記周期信号の二値化した二値化信号を２分の１周期ごとに計数値を求めるとともに、前記周期信号の位相に同期して前記基準位置信号によって前記計数値を初期化し、
前記周期信号のアナログ／デジタル変換値をもとに周期内を内挿して内挿値を求め、
前記計数値と前記内挿値を合成するとき、前記周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を、前記計数値の二進数における最下位桁の情報で補正することを特徴とする内挿信号の合成方法。 - 物体の角度または位置の動きに応じて位相の異なる２つの周期信号を生成する周期信号生成手段と、
前記の物体の角度または位置の動きに応じて少なくとも一つの基準位置信号を生成する基準位置信号生成手段と、
前記周期信号のそれぞれを二値化する二値化手段と、
前記周期信号の二値化信号を２分の１周期ごとに計数値を求める計数手段と、
前記周期信号の位相に同期して前記基準位置信号によって前記計数手段の計数値を初期化する計数初期化信号作成手段と、
前記周期信号をアナログ／デジタル変換する変換手段と、
前記周期信号のアナログ／デジタル変換値をもとに周期内を内挿して内挿値を求め、前記計数値と前記内挿値を合成するとき、前記周期信号の計数のタイミングと前記内挿値の切り替わりタイミングの不一致を、前記計数値の二進数における最下位桁の情報で補正する信号処理手段とを備えたことを特徴とする内挿信号の合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12005198A JP4365903B2 (ja) | 1998-04-14 | 1998-04-14 | 内挿信号の合成方法および内挿信号の合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12005198A JP4365903B2 (ja) | 1998-04-14 | 1998-04-14 | 内挿信号の合成方法および内挿信号の合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11295105A JPH11295105A (ja) | 1999-10-29 |
| JP4365903B2 true JP4365903B2 (ja) | 2009-11-18 |
Family
ID=14776683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12005198A Expired - Fee Related JP4365903B2 (ja) | 1998-04-14 | 1998-04-14 | 内挿信号の合成方法および内挿信号の合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4365903B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5149820B2 (ja) | 2009-01-19 | 2013-02-20 | キヤノン株式会社 | コントローラおよび加工装置 |
| JP6877168B2 (ja) * | 2017-02-14 | 2021-05-26 | 日本電産サンキョー株式会社 | ロータリエンコーダ及びその絶対角度位置検出方法 |
-
1998
- 1998-04-14 JP JP12005198A patent/JP4365903B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11295105A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138899B2 (ja) | 位置検出のための位相差検出装置及び位置検出システム並びに方法 | |
| US4954824A (en) | Sample rate conversion system having interpolation function with phase locked clock | |
| JP3015747B2 (ja) | エンコーダの内挿回路 | |
| JP4184466B2 (ja) | 内挿係数を可変する方法と装置 | |
| US7352305B2 (en) | Method and circuit for interpolating encoder output | |
| JPS6253088B2 (ja) | ||
| JP4365903B2 (ja) | 内挿信号の合成方法および内挿信号の合成装置 | |
| JP4433240B2 (ja) | ロータリエンコーダおよびその偏心補正方法 | |
| JP2011226987A (ja) | エンコーダ | |
| JP2001197725A (ja) | Ｐｗｍパルスの発生方法 | |
| JP4335381B2 (ja) | クロック生成装置、及びクロック生成方法 | |
| AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
| JPH11241927A (ja) | 位置検出装置 | |
| JP3007268B2 (ja) | 鋸歯状波発生装置及びそれを用いた信号補間装置 | |
| JPH0722319B2 (ja) | 光走査装置における画像走査クロツク発生装置 | |
| JP2795443B2 (ja) | 位置検出信号の処理方式 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JPH04329309A (ja) | アブソリュート信号発生方法 | |
| JPH07294285A (ja) | センサ信号処理方法および装置 | |
| JP2001264116A (ja) | エンコーダの信号処理回路とその信号処理方法 | |
| JP3592432B2 (ja) | エンコーダにおける正弦波信号の振幅補正方法 | |
| JP2001330475A (ja) | エンコーダ | |
| JP2006071547A (ja) | 信号内挿方法及び装置 | |
| JP2979650B2 (ja) | 位置検出装置 | |
| JPS59204769A (ja) | 移動方向検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |