JP2001197725A - Pwmパルスの発生方法 - Google Patents
Pwmパルスの発生方法Info
- Publication number
- JP2001197725A JP2001197725A JP2000005932A JP2000005932A JP2001197725A JP 2001197725 A JP2001197725 A JP 2001197725A JP 2000005932 A JP2000005932 A JP 2000005932A JP 2000005932 A JP2000005932 A JP 2000005932A JP 2001197725 A JP2001197725 A JP 2001197725A
- Authority
- JP
- Japan
- Prior art keywords
- voltage command
- commands
- calculated
- axis
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
波に近付け、負荷のトルクリプルや回転むらの解消に寄
与する。 【解決手段】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令を搬送波と比較してPWM
パルスを発生させるPWMパルスの発生方法に関する。
演算手段により前回演算した基準電圧指令と今回演算し
た基準電圧指令とを直線近似してその間の複数の補間電
圧指令を生成する。
Description
ウェアによりPWMパルスを生成して電力変換を行なう
インバータ等のPWM電力変換器に適用可能な、PWM
パルスの発生方法に関する。
インバータを例にとり、従来技術を説明する。マイコン
やDSP(ディジタル・シグナル・プロセッサ)等のC
PUにより三相インバータの出力電圧指令を作成する場
合、CPUの割り込み周期(演算周期)ごとにソフトウ
ェアによって電圧指令を演算している。そして、演算し
た結果は、PWMパルスを発生させるディジタルハード
ウェア内のレジスタに書き込まれる。従って、実際にイ
ンバータが出力する電圧の更新は、マイコンやDSP等
のCPUの演算周期に依存する。すなわち、インバータ
が周波数foutの正弦波電圧を出力する場合、CPUの
演算周期をTとすれば、時間軸方向の電圧分解能Nは、
数式1で表される。
分の出力電圧指令(相電圧指令)を示している。この図
は、出力電圧の1周期を16分割したとき(T=1/
(16fout))に発生する正弦波の模式図である。この
図から明らかなように、Nが大きいほど正弦波に近くな
り、小さいほど正弦波から離れていって波形ひずみが大
きくなる。
U割り込み信号の関係を示したものである。本来、キャ
リアはディジタル値であるが、理解を容易にするためア
ナログ的に示した。この図16において、CPUによっ
て作成出力電圧指令は、割り込み信号が来てからその回
における電圧指令が演算され、ディジタルハードウェア
内のレジスタに書き込まれる。そして、レジスタに書き
込まれた電圧指令とキャリアとを比較してPWMパルス
が生成される。ここでは、キャリアと比較する出力電圧
指令が実際に出力されるタイミングを、次の割り込み信
号の発生時とした。
力電圧指令の演算周期をインバータの出力周波数に合わ
せて短くするには限界がある。従って、出力周波数が高
いにも関わらず出力電圧指令が図15,16に示したよ
うな階段状の波形である場合には、正弦波から大きくず
れるために著しい電圧ひずみが発生する。このひずみに
起因して電流も正弦波状にならず、負荷のトルクリプル
や回転むらが発生し、騒音発生の原因ともなる。一方、
演算周期を短くするべく高速のCPUを用いることはコ
スト上昇の原因となるため、CPUの高速化による課題
の解決にも限界がある。
力電圧指令を様々な方法により補間して、キャリアと比
較される出力電圧指令の時間軸方向の分解能を高め、高
速のCPUを用いる等の方法を採らずに正弦波状の出力
電圧を得るようにした、PWMパルスの発生方法を提供
しようとするものである。
め、請求項1記載の発明は、一定周期で演算される複数
の出力電圧指令(基準電圧指令という)を複数の出力電
圧指令(補間電圧指令という)により補間し、これらの
補間電圧指令をキャリアと比較してPWMパルスを発生
させる方法において、演算手段により前回演算した基準
電圧指令と今回演算した基準電圧指令とを直線近似して
その間の複数の補間電圧指令を生成するものである。
ミング説明図である。ここでは、マイコンやDSP内の
CPUの一演算周期内に出力電圧指令(補間電圧指令)
を4回変化させる例を示してある。CPUの演算周期ご
とに一括して計算される4つの補間電圧指令v1n *,v
2n *,v3n *,v4n *は、ディジタルハードウェア内のレ
ジスタに書き込まれる。これらの電圧指令v1n *,
v2n *,v3n *,v4n *がPWMパルスに反映されるタイ
ミングは、レジスタに書き込まれてから次の割り込み信
号が来たときである(このため、図1では、CPUによ
る前回の演算周期に演算された各電圧指令v1n *,
v2 n *,v3n *,v4n *が、次の演算周期内で順次出力さ
れている)。そして、各キャリア周期ごとに電圧指令v
1n *,v2n *,v3n *,v4n *を二つのセレクト信号S1,
S2の組み合わせにより選択して、キャリアと順次比較
する。この結果、電圧指令は各キャリア周期ごとに変化
することになり、出力電圧指令の時間分解能が向上する
ことになる。
1回の演算周期内で変化する複数の補間電圧指令
v1n *,v2n *,v3n *,v4n *の演算方法(補間方法)に
特徴を有している。まず、請求項1記載の発明では、演
算により求められた前回及び今回の電圧指令から、1回
の演算周期内で変化する電圧指令v1n *,v2n *,
v3n *,v4n *を演算する。この発明においては、図2の
ようにCPUが前回演算した電圧指令vn-1 *と今回演算
した電圧指令vn *とを直線で結ぶことにより一次近似
し、更にその間を4等分することにより、4段階に変化
する電圧指令v1n *,v2n *,v3n *,v4n *を生成(補
間)する。
は、それぞれCPUの割り込みタイミングTn,Tn+1に
おいて演算される電圧指令であり、黒丸で示した
v1n *,v2 n *,v3n *,v4n *は今回の割り込みタイミン
グTnにおいて補間される電圧指令である。ここで、前
回のタイミングTn-1において演算された電圧指令vn-1
*は、一周期遅れの今回のタイミングTnで出力され、今
回のタイミングTnにおいて演算された電圧指令v
n *は、一周期遅れの次回のタイミングTn+1で出力され
ている。補間される電圧指令v1n *,v2n *,v3n *,v
4n *は、前回の演算による電圧指令vn-1 *及び今回の演
算による電圧指令vn *を用いて、数式2により求められ
る。なお、数式2は簡単な比例配分による演算式であ
り、その内容は図2からも容易に理解される。
れた電圧指令v1n *,v2n *,v3n *,v4n *が実際にイン
バータ等のPWM電力変換器へ出力されるのは次回のタ
イミングTn+1すなわち時刻Tn+T(T:割り込み周
期)であり、割り込み周期Tの遅れを伴う。つまり、本
発明では、今回の電圧指令vn *が次回のタイミングT
n+1で出力されて初めて前回の電圧指令vn-1 *との間を
補間するべき電圧指令v1n *,v2n *,v3n *,v4n *が求
まるので、これらの電圧指令v1n *,v2n *,v3n *,v
4n *がPWMパルスに反映されるのは次回のタイミング
Tn+1以降になる。このような遅れは、制御から見ると
無駄時間要素となって応答限界が低くなる。
することを目的としており、前回演算された電圧指令と
今回演算された電圧指令とを結ぶ直線上に次回の電圧指
令が存在すると推定して、1回の演算周期内で4段階に
変化する電圧指令v1n *,v2 n *,v3n *,v4n *を演算す
る。図3において、前回の電圧指令vn-1 *(図示せず)
及び今回の電圧指令vn *を一次近似した直線上に次回の
電圧指令vn+1 *も存在する(つまり、前回及び今回の電
圧指令変化率が同一である)とした場合、今回の割り込
みタイミングTnにおける各電圧指令v1n *,v2n *,v
3n *,v4n *は、数式3によって演算される。数式3の内
容も簡単な比例配分に基づくものであって図3から容易
に理解されるため、詳述は省略する。
されて初めて電圧指令v1n *,v2n *,v3n *,v4n *が求
められるが、今回の電圧指令vn *は今回の割り込みタイ
ミングTnにおいて出力されているので、今回の電圧指
令vn *と次回の電圧指令vn+1 *との間を補間するべき電
圧指令v1n *,v2n *,v3n *,v4n *を今回のタイミング
Tn以降にPWMパルスに反映させることが可能である
から、請求項1の発明に比べて無駄時間が大幅に短縮さ
れる。
電圧指令の平均値を求め、前回の電圧指令と今回の電圧
指令とを結ぶ直線上に次回の電圧指令が存在するものと
して(これによりv4n *も補間可能になる)、1回の演
算周期内で変化する電圧指令v1n *,v2n *,v3n *,v
4n *を演算する。すなわち図4において、前回の電圧指
令vn-1 *、今回の電圧指令vn *及び次回の電圧指令v
n+1 *(図示せず)が一直線上にあるとすると、割り込み
タイミングTnにおける各電圧指令v1n *,v2n *,
v3n *,v4n *は数式4によって求められる。ここで、v
1n *は前回及び今回の電圧指令の平均値となっている。
この数式4は簡単な比例配分による演算式であり、その
内容は図4からも容易に理解することができる。
が演算されて初めて補間するべき電圧指令v1n *,
v2n *,v3n *,v4n *が求められるが、これらの電圧指
令v1n *,v2n *,v3n *,v4n *のうちv1n *は割り込み
周期の中間の位置にあり、今回の割り込みタイミングT
nと次回の割り込みタイミングTn+1との中間において出
力することが可能であるから、本発明における無駄時間
は請求項1の発明の無駄時間Tの1/2となる。また、
電圧指令v1n *,v2n *,v3n *,v4n *のうちv4n *のみ
が次回の電圧指令の推定値を使用した一次近似によるも
のであるから、補間精度が請求項2の発明よりも改善さ
れる。
回の回転座標変換(PWM電力変換器の出力電圧をd−
q軸直交回転座標成分に分離して個別に制御し、これら
の各成分を静止座標成分へ変換する際の回転座標変換)
に用いる角度指令から、1回の演算周期内で4段階に変
化する電圧指令を補間する。すなわち、正弦波インバー
タ等のPWM電力変換器では出力電圧指令波形が正弦波
と分かっているので、PWM電力変換器の回転座標変換
に使用する角度指令を複数段階に変化させ、これらの角
度指令を用いて回転座標変換することより複数の電圧指
令を補間するものである。この結果、電圧指令を一次近
似によって補間する場合(請求項1〜請求項3)に比べ
て、一層高精度に電圧指令を補間することができる。
Tn-1で演算された電圧指令vn-1 *に対応する角度指令
をθn *、今回の割り込みタイミングTnで演算された電
圧指令vn *に対応する角度指令をθn+1 *とすると、今回
のタイミングTnにおける回転座標変換の角度指令
θ1n *,θ2n *,θ3n *,θ4n *は、数式5によって求めら
れる。なお、数式5は、前述した数式2における各電圧
指令を角度指令に置き替えたものと考えることができ
る。
θ1n *,θ2n *,θ3n *,θ4n *は、今回の回転座標変換に
用いる角度指令θn *と、図5に表れていない前回の回転
座標変換に用いた角度指令θn-1 *とから求められてお
り、これらの角度指令θ1n *,θ2n *,θ3n *,θ4n *はθ
n-1 *とθn *との間の横軸上に存在する。図5に示した電
圧指令v1n *,v2n *,v3n *,v4n *は、上記角度指令θ
1n *,θ2n *,θ3n *,θ4n *を用いて回転座標変換するこ
とにより求められる。
場合と同様に、今回の電圧指令vn *が次回のタイミング
Tn+1で出力されて初めて前回の電圧指令vn-1 *との間
を補間するべき電圧指令v1n *,v2n *,v3n *,v4n *が
求まり、これらの電圧指令v 1n *,v2n *,v3n *,v4n *
がPWMパルスに反映されるのは次回のタイミングT
n+1以降になるので。割り込み周期Tに相当する無駄時
間が発生する。
明では、前回の角度指令θn-1 *から今回の角度指令θn *
までの変化分と、今回の角度指令θn *から次回の角度指
令θ n+1 *までの変化分とが同一であると仮定したうえ
で、前回及び今回の角度指令θ n-1 *,θn *を用いて数式
6により角度指令θ1n *,θ2n *,θ3n *,θ4n *を求め、
これらの角度指令を用いて回転座標変換を行うことによ
り、今回の電圧指令vn *と次回の電圧指令vn+1 *との間
を補間するべき電圧指令v1n *,v2n *,v3n *,v4n *を
得る。なお、数式6は、前述した数式3における各電圧
指令を角度指令に置き替えたものと考えることができ
る。
度指令θ1n *,θ2n *,θ3n *,θ4n *に基づいて回転座標
変換し、対応する電圧指令v1n *,v2n *,v3n *,v4n *
を得る。図6は、本発明によって補間される電圧指令v
1n *,v2n *,v3n *,v4n *を示している。本発明によれ
ば、請求項2の発明と同様に今回の電圧指令vn *が今回
の割り込みタイミングTnで出力され、今回の電圧指令
vn *と次回の電圧指令vn +1 *との間を補間するべき電圧
指令v1n *,v2n *,v3n *,v4n *を今回のタイミングT
n以降にPWMパルスに反映させることが可能であるか
ら、請求項4の発明に比べて無駄時間が大幅に短縮され
る。
回転座標変換に用いる角度指令の平均値を求め、前回の
角度指令θn-1 *から今回の角度指令θn *までの変化分
と、今回の角度指令θn *から次回の角度指令θn+1 *まで
の変化分とが同一であると仮定したうえで(これにより
v4n *も補間可能になる)角度指令θ1n *,θ2n *,
θ3n *,θ4n *を求め、これらを用いた回転座標変換によ
り電圧指令v1n *,v2n *,v3 n *,v4n *を演算する。す
なわち、数式7に示すように、図7における前回の角度
指令θn-1 *及び今回の角度指令θn *の平均値を求めてθ
1n *とし、他の角度指令θ2n *,θ3n *,θ4n *を比例配分
により求める。
に、電圧指令v1n *,v2n *,v3n *,v4n *のうちv1n *
は割り込み周期の中間の位置にあり、今回の割り込みタ
イミングTnと次回の割り込みタイミングTn+1との中間
において出力することが可能であるから、無駄時間は請
求項4の発明の1/2となる。また、電圧指令v1n *,
v2n *,v3n *,v4n *のうち最後のv4n *のみが次回の角
度指令θn+1 *の推定値に基づく値であるから、補間精度
が請求項5の発明よりも改善される。
器の出力電圧をd−q軸直交回転座標成分に分離して個
別に制御する場合において、電圧指令を直交座標成分に
分離してなるd軸電圧指令、q軸電圧指令の前回値及び
今回値を用いて1回の演算周期内で変化する電圧指令v
1n *,v2n *,v3n *,v4n *を演算する。例えばq軸電圧
指令について説明すると、図8に示すように、q軸電圧
指令の前回値v1qn-1 *と今回値v1qn *とを一次近似し、
その間を4等分して割り込みタイミングTnにおけるq
軸電圧指令v1q1n *,v1q2n *,v1q3n *,v1q4n *を補間
する。その演算式は数式8に示すとおりであり、数式2
に対応するものである。
1dn-1 *と今回値v1dn *とを一次近似することにより、割
り込みタイミングTnにおけるd軸電圧指令v1d1n *,v
1d2n *,v1d3n *,v1d4n *を求める。そして、これらの
q軸電圧指令及びd軸電圧指令を角度θnで回転座標変
換して電圧指令v1n *,v2n *,v3n *,v4n *を得る。
求項1の場合と同様に割り込み周期Tに相当する無駄時
間が発生する。そこで、請求項8記載の発明では、上記
無駄時間を解消するため、請求項2の発明と同様の原理
を用いてq軸電圧指令及びd軸電圧指令を求め、その
後、回転座標変換によって電圧指令v1n *,v2n *,v3n
*,v4n *を演算するものである。すなわち、例えばq軸
電圧指令については、図9に示すごとく前回のq軸電圧
指令v1qn-1 *(図示せず)及び今回のq軸電圧指令v
1qn *を一次近似した直線上に次回のq軸電圧指令v
1qn+1 *も存在する(つまり、前回及び今回のq軸電圧指
令変化率が同一である)とした場合、今回の割り込みタ
イミングTnにおけるq軸電圧指令v1q1n *,v1q2n *,
v1q3n *,v1q4n *は、数式3に相当する次の数式9によ
って求められる。
1dn-1 *と今回値v1dn *とを一次近似した直線上に次回の
d軸電圧指令v1dn+1 *も存在するとして、割り込みタイ
ミングTnにおけるd軸電圧指令v1d1n *,v1d2n *,v
1d3n *,v1d4n *を求める。そして、これらのq軸電圧指
令及びd軸電圧指令を角度θnで回転座標変換して電圧
指令v1n *,v2n *,v3n *,v4n *を得る。
と次回の電圧指令vn+1 *との間を補間するべき電圧指令
v1n *,v2n *,v3n *,v4n *を今回のタイミングTn以
降にPWMパルスに反映させることができるため、請求
項7の発明に比べて無駄時間が大幅に短縮される。
と同様の原理を用いてq軸電圧指令及びd軸電圧指令を
求め、その後、角度θnで回転座標変換して電圧指令v
1n *,v2n *,v3n *,v4n *を演算するものである。すな
わち図10において、前回のq軸電圧指令v1qn-1 *、今
回のq軸電圧指令v1qn *及び次回のq軸電圧指令v
1qn+1 *(図示せず)が一直線上にあるとすると、割り込
みタイミングTnにおける各q軸電圧指令v1q1n *,v
1q2n *,v1q3n *,v1q4n *は、数式4に相当する次の数
式10によって求められる。
v1d3n *,v1d4n *についても同様にして求め、これらの
d軸電圧指令及びq軸電圧指令を角度θnで回転座標変
換して電圧指令v1n *,v2n *,v3n *,v4n *を演算す
る。この発明においても、第1の電圧指令v1n *を今回
の割り込みタイミングTnと次回の割り込みタイミング
Tn+1との中間において出力することが可能であるか
ら、無駄時間が請求項7の発明の1/2となる。また、
最後の電圧指令v4n *のみが次回の電圧指令の推定値を
使用した一次近似によるものとなるから、補間精度が請
求項8の発明よりも改善される。
と請求項7の発明とを組み合わせたものであり、まず、
回転座標変換に用いる角度指令θ1n *〜θ4n *を数式5に
より求め、一方、q軸電圧指令v1q1n *〜v1q4n *を数式
8にて求めると共に同様にしてd軸電圧指令v1d1n *〜
v1d4n *を求め、これらのd軸電圧指令及びq軸電圧指
令v1d1n *〜v1d4n *,v1q1n *〜v1q4n *をそれぞれ角度
θ1n *〜θ4n *により回転座標変換して電圧指令v1n *,
v2n *,v3n *,v4n *を演算する。この結果、演算量は
多くなるが、最も精度の高い補間を行うことができる。
明における割り込み周期T相当の無駄時間を少なくする
ため、請求項5の発明と請求項8の発明とを組み合わせ
たものである。すなわち、回転座標変換に用いる角度指
令θ1n *〜θ4n *を数式6により求め、一方、q軸電圧指
令v1q1n *〜v1q4n *を数式9にて求めると共に同様にし
てd軸電圧指令v1d1n *〜v1d4n *を求め、これらのd軸
電圧指令v1d1n *〜v1d4n *及びq軸電圧指令v1q1n *〜
v1q4n *をそれぞれ角度θ1n *〜θ4n *により回転座標変
換して電圧指令v1n *,v2n *,v3n *,v4n *を演算す
る。この発明によれば、今回の電圧指令vn *と次回の電
圧指令vn+1 *との間を補間するべき電圧指令v1n *,v
2n *,v3n *,v4n *を今回のタイミングTn以降にPWM
パルスに反映させることが可能なため、請求項10の発
明に比べて無駄時間が大幅に短縮される。
明における無駄時間を1/2とし、請求項11の発明よ
りも補間精度を一層向上させるため、請求項6の発明と
請求項9の発明とを組み合わせたものである。すなわ
ち、回転座標変換に用いる角度指令θ1n *〜θ4n *を数式
7により求め、一方、q軸電圧指令v1q1n *〜v1q4n *を
数式10にて求めると共に同様にしてd軸電圧指令v
1d1n *〜v1d4n *を求め、これらのd軸電圧指令v1d1n *
〜v1d4n *及びq軸電圧指令v1q1n *〜v1q4n *をそれぞ
れ角度θ1n *〜θ4n *により回転座標変換して電圧指令v
1n *,v2n *,v3n *,v4n *を演算する。この発明によれ
ば、第1の電圧指令v1n *を今回の割り込みタイミング
Tnと次回の割り込みタイミングTn+1との中間において
出力することが可能であり、無駄時間が請求項10の発
明の1/2になると共に、最後の電圧指令v4n *のみが
次回の電圧指令の推定値を使用した一次近似によるもの
となるから、補間精度が請求項11の発明よりも改善さ
れる。
る。図11は、請求項1〜請求項3に記載した発明の実
施形態が適用される機能ブロック図である。図11にお
いて、マイコンやDSP等のCPUにより演算された時
系列的な二つの基準電圧指令、すなわち前回の電圧指令
vn-1 *及び今回の電圧指令vn *は、電圧補間演算手段1
1に与えられる。なお、この電圧補間演算手段11はソ
フトウェアによって実現される。
n-1 *及び今回電圧指令vn *を用いて、前述した数式2ま
たは数式3または数式4の一次近似による演算を行い、
補間電圧指令v1n *,v2n *,v3n *,v4n *を生成してハ
ードウェア側へ出力する。そして、上記電圧指令
v1n *,v2n *,v3n *,v4n *はレジスタ21〜24にそ
れぞれ書き込まれる。
キャリア発生器50からのキャリアと比較される電圧指
令は、データセレクタ30によりキャリアに同期してレ
ジスタ21〜24から順次選択される。すなわち、キャ
リアに同期してカウント動作する4進カウンタ等のセレ
クト信号発生器40から図1のセレクト信号S1,S2が
出力され、これらのセレクト信号S1,S2の論理レベル
の組み合わせにより、データセレクタ30を介して電圧
指令v1n *,v2n *,v3n *,v4n *が順に選択されて出力
されることになる。比較器60では、データセレクタ3
0から順次出力される電圧指令v1n *,v2 n *,v3n *,
v4n *とキャリアとを比較し、インバータ等のPWM電
力変換器のスイッチング素子に与えるPWMパルスを出
力する。
v4n *は、図2または図3または図4に示すように、前
回の電圧指令vn-1 *及び今回の電圧指令vn *を結ぶ直線
上にあり、特に、図4の場合では更に次回の電圧指令v
n+1 *も結んだ直線上にある。これらの電圧指令v1n *,
v2n *,v3n *,v4n *を用いてCPUの演算周期内で出
力電圧指令をキャリア周期ごとに順次変化させることに
より、基準電圧指令のみによる場合に比べて出力電圧指
令の時間分解能を高め、出力電圧波形ひいては電流波形
を一層正弦波に近付けることができる。つまり、CPU
の一演算周期で4回分の電圧指令を得ることができるか
ら、電圧指令の時間軸方向の分解能は補間前の4倍とな
る。このように電圧指令を逐次与える手法は、本実施形
態のようにレジスタ及びデータセレクタを用いる方法以
外に、いわゆるFIFO(first−in−firs
t−out:先入れ先出し方式)メモリによっても達成
可能である。つまり、電圧指令v1n *,v2n *,v3n *,
v4n *を順に求めてFIFOメモリに格納し、その後、
同じ順番で読み出しても良い。
発明の実施形態が適用される機能ブロック図である。こ
の図12はソフトウェア部分のみを示しており、2/3
相変換手段14から出力される三相各相の電圧指令vu1
*〜vu4 *,vv1 *〜vv4 *,vw1 *〜vw4 *は、各相ごとに
図11と同一構成のディジタルハードウェアに入力され
て各相のPWMパルスに変換される。例えば、U相につ
いて言えば、CPUの一演算周期内で4段階に変化する
電圧指令vu1 *〜vu4 *が、図11における電圧補間演算
手段11の出力信号に相当する。
2は、前回角度指令θn-1 *及び今回角度指令θn *を用い
て数式5または数式6または数式7の補間演算を行い、
d−q軸直交回転座標成分から静止座標成分への回転座
標変換を行う際の角度指令をθ1n *,θ2n *,θ3n *,θ
4n *と4段階に変化させて出力する。つまり、請求項4
の発明では数式5により、請求項5の発明では数式6に
より、請求項6の発明では数式7により角度補間演算を
行って角度指令θ1n *,θ2n *,θ3n *,θ4n *を求める。
器において正弦波の出力電圧をd−q軸直交座標成分に
分離して個別に制御する場合に、電圧指令を直交座標成
分に分離してなるd軸電圧指令v1d *、q軸電圧指令v
1q *を入力として、角度指令θ 1n *,θ2n *,θ3n *,θ4n
*に基づいて回転座標変換を行う。そして、この座標変
換後の静止座標成分を次段の2/3相変換手段14によ
り三相成分に変換し、電圧指令vu1 *,vv1 *,vw1 *,
同vu2 *,vv2 *,vw2 *,同vu3 *,vv3 *,vw3 *,同v
u4 *,vv4 *,vw4 *を求める。ここで、補間される角度
指令に基づいた回転座標変換及び2/3相変換は、一括
して補間される角度指令θ1n *〜θ4n *のうち、θ1n *に
よる座標変換によってvu1 *,vv1 *,vw1 *が、θ2n *に
よる座標変換によってvu2 *,vv2 *,vw2 *が、θ3n *に
よる座標変換によってvu3 *,vv3 *,vw3 *が、θ4n *に
よる座標変換によってvu4 *,vv4 *,vw4 *がそれぞれ
求められる。
発明の実施形態が適用される機能ブロック図である。こ
の図も図11におけるソフトウェア部分のみを示してお
り、2/3相変換手段14から出力される三相各相の電
圧指令vu1 *〜vu4 *,vv1 *〜vv4 *,vw1 *〜vw4 *は、
図11と同様にディジタルハードウェアによりPWMパ
ルスに変換される。
v1dn *及び前回値v1dn-1 *、q軸電圧指令の今回値v
1qn *及び前回値v1qn-1 *を用いて、請求項7の発明では
数式8及びd軸成分に関する同様の数式により、請求項
8の発明では数式9及びd軸成分に関する同様の数式に
より、請求項9の発明では数式10及びd軸成分に関す
る同様の数式により、それぞれd軸成分、q軸成分ごと
に補間演算を行ってd軸電圧指令v1d1n *〜v1d4n *及び
q軸電圧指令v1q1n *〜v1q4n *を求める。これらのd軸
電圧指令v1d1n *〜v1d4n *及びq軸電圧指令v1q1n *〜
v1q4n *は、回転座標変換手段16において角度指令θn
*により回転座標成分から静止座標成分へ変換され、こ
れらの静止座標成分が次段の2/3相変換手段14によ
り三相成分に変換されて電圧指令vu1 *,vv1 *,
vw1 *,同vu2 *,vv2 *,vw2 *,同vu3 *,vv3 *,vw3
*,同vu4 *,vv4 *,vw4 *が求められる。
は、一括して補間される電圧指令v1d 1n *〜v1d4n *及び
v1q1n *〜v1q4n *のうち、v1d1n *,v1q1n *に基づいて
vu1 *,vv1 *,vw1 *が、v1d2n *,v1q2n *に基づいて
vu2 *,vv2 *,vw2 *が、v1d3 n *,v1q3n *に基づいて
vu3 *,vv3 *,vw3 *が、v1d4n *,v1q4n *に基づいて
v u4 *,vv4 *,vw4 *がそれぞれ求められる。
した発明の実施形態が適用される機能ブロック図であ
る。この図も図11におけるソフトウェア部分のみを示
しており、2/3相変換手段14から出力される三相各
相の電圧指令vu1 *〜vu4 *,vv1 *〜vv4 *,vw1 *〜v
w4 *は、図11と同様にディジタルハードウェアにより
PWMパルスに変換される。
v1dn *及び前回値v1dn-1 *、q軸電圧指令の今回値v
1qn *及び前回値v1qn-1 *を用いて、請求項10の発明で
は数式8及びd軸成分に関する同様の数式により、請求
項11の発明では数式9及びd軸成分に関する同様の数
式により、請求項12の発明では数式10及びd軸成分
に関する同様の数式により、それぞれd軸成分、q軸成
分ごとに補間演算を行ってd軸電圧指令v1d1n *〜v
1d4n *及びq軸電圧指令v1q1n *〜v1q4n *を求める。こ
れらのd軸電圧指令v1d1n *〜v1d4n *及びq軸電圧指令
v1q1n *〜v1q4n *は、回転座標変換手段16に入力され
て回転座標成分から静止座標成分へ座標変換される。そ
の際の角度指令θ1n *〜θ4n *は、請求項10の発明では
数式5により、請求項11の発明では数式6により、請
求項12の発明では数式7により、何れも前回の角度指
令θn-1 *及び今回の角度指令θn *を用いて演算される。
は、電圧指令v1d1n *,v1q1n *及び角度指令θ1n *に基
づいてvu1 *,vv1 *,vw1 *が、v1d2n *,v1q2n *及び
θ2n *に基づいてvu2 *,vv2 *,vw2 *が、v1d3n *,v
1q3n *及びθ3n *に基づいてvu3 *,vv3 *,vw3 *が、v
1d4n *,v1q4n *及びθ4n *に基づいてvu4 *,vv4 *,v
w4 *がそれぞれ求められる。
CPUの一演算周期内の出力電圧指令を予め複数段階に
補間することにより出力電圧の時間軸方向の分解能を高
めることができ、高速のCPUを用いる等の方法を採ら
ずにPWM電力変換器から正弦波状の電圧ひいては電流
を出力させることが可能である。これにより、負荷のト
ルクリプルや回転ムラ、騒音の低減に寄与することがで
きる。
においても、比較的簡単な演算によって出力電圧指令や
角度指令についての段階的な補間が可能である。特に、
請求項2の発明では請求項1の発明よりも制御上の無駄
時間を短くすることができ、請求項3の発明では請求項
1の発明に対して無駄時間を1/2とし、また、請求項
2の発明よりも高精度に補間を行うことができる。更
に、前述したごとく、請求項4の発明に対する請求項
5,6の発明、請求項7の発明に対する請求項8,9の
発明、請求項10の発明に対する請求項11,12の発
明についても、同様に無駄時間を短縮すると共に補間精
度を高める効果がある。
ンの説明図である。
る。
る。
る。
る。
る。
る。
る。
る。
ある。
態が適用される機能ブロック図である。
態が適用される機能ブロック図である。
態が適用される機能ブロック図である。
施形態が適用される機能ブロック図である。
一例を示す図である。
CPU割り込み信号、キャリアのタイミングを示す図で
ある。
Claims (12)
- 【請求項1】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 前回演算した基準電圧指令と今回演算した基準電圧指令
とを直線近似してその間の複数の補間電圧指令を生成す
ることを特徴とするPWMパルスの発生方法。 - 【請求項2】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 前回演算した基準電圧指令と今回演算した基準電圧指令
と次回演算される基準電圧指令とを直線近似して今回演
算した基準電圧指令と次回演算される基準電圧指令との
間の複数の補間電圧指令を生成することを特徴とするP
WMパルスの発生方法。 - 【請求項3】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 前回演算した基準電圧指令と今回演算した基準電圧指令
と次回演算される基準電圧指令とを直線近似すると共
に、前回演算した基準電圧指令と今回演算した基準電圧
指令との平均値を求め、この平均値を第1の補間電圧指
令としてそれ以降の複数の補間電圧指令を生成すること
を特徴とするPWMパルスの発生方法。 - 【請求項4】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、前記回転座標成分を静止座標成分
へ変換する回転座標変換の角度指令を導入し、 回転座標変換に使用する角度指令の前回値と今回値とを
用いた演算により複数の角度指令を生成し、これらの角
度指令を用いて回転座標変換を行うことにより、前回演
算した基準電圧指令と今回演算した基準電圧指令との間
の複数の補間電圧指令を生成することを特徴とするPW
Mパルスの発生方法。 - 【請求項5】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、前記回転座標成分を静止座標成分
へ変換する回転座標変換の角度指令を導入し、 回転座標変換に使用する角度指令の前回値と今回値とを
用いた演算により複数の角度指令を生成し、これらの角
度指令を用いて回転座標変換を行うことにより、今回演
算した基準電圧指令と次回の基準電圧指令との間の複数
の補間電圧指令を生成することを特徴とするPWMパル
スの発生方法。 - 【請求項6】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、前記回転座標成分を静止座標成分
へ変換する回転座標変換の角度指令を導入し、 回転座標変換に使用する角度指令の前回値と今回値との
平均値を求めてそれ以降の複数の角度指令を生成し、こ
れらの角度指令を用いて回転座標変換を行うことによ
り、前回演算した基準電圧指令と今回演算した基準電圧
指令との間の複数の補間電圧指令を生成することを特徴
とするPWMパルスの発生方法。 - 【請求項7】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、d軸電圧指令及びq軸電圧指令を
導入し、 前回演算した基準電圧指令成分のd軸電圧指令及びq軸
電圧指令と今回演算した基準電圧指令成分のd軸電圧指
令及びq軸電圧指令とをそれぞれ直線近似してその間の
複数のd軸電圧指令及びq軸電圧指令を生成すると共
に、 各d軸電圧指令及びq軸電圧指令を回転座標変換するこ
とにより前回演算した基準電圧指令と今回演算した基準
電圧指令との間の複数の補間電圧指令を生成することを
特徴とするPWMパルスの発生方法。 - 【請求項8】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、d軸電圧指令及びq軸電圧指令を
導入し、 前回演算した基準電圧指令成分のd軸電圧指令及びq軸
電圧指令と今回演算した基準電圧指令成分のd軸電圧指
令及びq軸電圧指令と次回演算される基準電圧指令成分
のd軸電圧指令及びq軸電圧指令とをそれぞれ直線近似
して今回演算した基準電圧指令成分のd軸電圧指令及び
q軸電圧指令と次回演算される基準電圧指令成分のd軸
電圧指令及びq軸電圧指令との間の複数のd軸電圧指令
及びq軸電圧指令を生成すると共に、 各d軸電圧指令及びq軸電圧指令を回転座標変換するこ
とにより今回演算した基準電圧指令と次回演算される基
準電圧指令との間の複数の補間電圧指令を生成すること
を特徴とするPWMパルスの発生方法。 - 【請求項9】 演算手段により一定周期で演算される複
数の出力電圧指令(以下、基準電圧指令という)を複数
の出力電圧指令(以下、補間電圧指令という)により補
間し、これらの補間電圧指令をキャリアと比較してPW
Mパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、d軸電圧指令及びq軸電圧指令を
導入し、 前回演算した基準電圧指令成分のd軸電圧指令及びq軸
電圧指令と今回演算した基準電圧指令成分のd軸電圧指
令及びq軸電圧指令と次回演算される基準電圧指令成分
のd軸電圧指令及びq軸電圧指令とをそれぞれ直線近似
して前回演算した基準電圧指令成分のd軸電圧指令及び
q軸電圧指令と今回演算した基準電圧指令成分のd軸電
圧指令及びq軸電圧指令との平均値をそれぞれ求め、 これらの平均値以降のd軸電圧指令及びq軸電圧指令を
用いて回転座標変換することにより複数の補間電圧指令
を生成することを特徴とするPWMパルスの発生方法。 - 【請求項10】 演算手段により一定周期で演算される
複数の出力電圧指令(以下、基準電圧指令という)を複
数の出力電圧指令(以下、補間電圧指令という)により
補間し、これらの補間電圧指令をキャリアと比較してP
WMパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、前記回転座標成分を静止座標成分
へ変換する回転座標変換の角度指令を導入し、 前回演算した基準電圧指令成分のd軸電圧指令及びq軸
電圧指令と今回演算した基準電圧指令成分のd軸電圧指
令及びq軸電圧指令とをそれぞれ直線近似してその間の
複数のd軸電圧指令及びq軸電圧指令を生成すると共
に、 生成した各d軸電圧指令及びq軸電圧指令を、回転座標
変換に使用する角度指令の前回値と今回値とを用いた演
算により生成した複数の角度指令を用いて回転座標変換
することにより、前回演算した基準電圧指令と今回演算
した基準電圧指令との間の複数の補間電圧指令を生成す
ることを特徴とするPWMパルスの発生方法。 - 【請求項11】 演算手段により一定周期で演算される
複数の出力電圧指令(以下、基準電圧指令という)を複
数の出力電圧指令(以下、補間電圧指令という)により
補間し、これらの補間電圧指令をキャリアと比較してP
WMパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、前記回転座標成分を静止座標成分
へ変換する回転座標変換の角度指令を導入し、前回演算
した基準電圧指令成分のd軸電圧指令及びq軸電圧指令
と今回演算した基準電圧指令成分のd軸電圧指令及びq
軸電圧指令と次回演算される基準電圧指令成分のd軸電
圧指令及びq軸電圧指令とをそれぞれ直線近似して今回
演算した基準電圧指令成分のd軸電圧指令及びq軸電圧
指令と次回演算される基準電圧指令成分のd軸電圧指令
及びq軸電圧指令との間の複数のd軸電圧指令及びq軸
電圧指令を生成すると共に、 生成した各d軸電圧指令及びq軸電圧指令を、回転座標
変換に使用する角度指令の前回値と今回値とを用いた演
算により生成した複数の角度指令を用いて回転座標変換
することにより、今回演算した基準電圧指令と次回の基
準電圧指令との間の複数の補間電圧指令を生成すること
を特徴とするPWMパルスの発生方法。 - 【請求項12】 演算手段により一定周期で演算される
複数の出力電圧指令(以下、基準電圧指令という)を複
数の出力電圧指令(以下、補間電圧指令という)により
補間し、これらの補間電圧指令をキャリアと比較してP
WMパルスを発生させるPWMパルスの発生方法におい
て、 正弦波の出力電圧を直交二軸回転座標成分に分離して個
別に制御する場合の、前記回転座標成分を静止座標成分
へ変換する回転座標変換の角度指令を導入し、 前回演算した基準電圧指令成分のd軸電圧指令及びq軸
電圧指令と今回演算した基準電圧指令成分のd軸電圧指
令及びq軸電圧指令と次回演算される基準電圧指令成分
のd軸電圧指令及びq軸電圧指令とをそれぞれ直線近似
して前回演算した基準電圧指令成分のd軸電圧指令及び
q軸電圧指令と今回演算した基準電圧指令成分のd軸電
圧指令及びq軸電圧指令との平均値をそれぞれ求め、こ
れらの平均値以降のd軸電圧指令及びq軸電圧指令を生
成すると共に、 生成した各d軸電圧指令及びq軸電圧指令を、回転座標
変換に使用する角度指令の前回値と今回値との平均値を
求めてそれ以降につき生成した複数の角度指令を用いて
回転座標変換することにより、前回演算した基準電圧指
令と今回演算した基準電圧指令との間の複数の補間電圧
指令を生成することを特徴とするPWMパルスの発生方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000005932A JP3634222B2 (ja) | 2000-01-07 | 2000-01-07 | Pwmパルスの発生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000005932A JP3634222B2 (ja) | 2000-01-07 | 2000-01-07 | Pwmパルスの発生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001197725A true JP2001197725A (ja) | 2001-07-19 |
JP3634222B2 JP3634222B2 (ja) | 2005-03-30 |
Family
ID=18534536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000005932A Expired - Fee Related JP3634222B2 (ja) | 2000-01-07 | 2000-01-07 | Pwmパルスの発生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3634222B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005034327A1 (ja) * | 2003-09-30 | 2005-04-14 | Mitsubishi Denki Kabushiki Kaisha | インバータ装置 |
WO2007113972A1 (ja) * | 2006-04-06 | 2007-10-11 | Kabushiki Kaisha Yaskawa Denki | Pwmインバータ装置 |
KR100787693B1 (ko) * | 2006-03-29 | 2007-12-21 | 미쓰비시덴키 가부시키가이샤 | 인버터 장치 |
EP2088438A1 (en) * | 2008-02-06 | 2009-08-12 | Electrolux Home Products Corporation N.V. | Method and device for measuring the electric power of a universal electric motor powered by sinusoidal alternating voltage |
JP2009207259A (ja) * | 2008-02-27 | 2009-09-10 | Nissan Motor Co Ltd | モータ制御装置 |
WO2011058703A1 (ja) * | 2009-11-16 | 2011-05-19 | パナソニック株式会社 | インバータ制御用半導体装置、モータ駆動装置および空調機 |
JP2012182891A (ja) * | 2011-02-28 | 2012-09-20 | Mitsubishi Heavy Ind Ltd | インバータ制御装置 |
CN110138254A (zh) * | 2017-01-23 | 2019-08-16 | 深圳市金芯微电子有限公司 | 一种输入输出参数可调的逆变器控制方法 |
JP2019187190A (ja) * | 2018-04-17 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | インバータ制御装置、インバータ制御方法、インバータ制御プログラム |
-
2000
- 2000-01-07 JP JP2000005932A patent/JP3634222B2/ja not_active Expired - Fee Related
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2423198A (en) * | 2003-09-30 | 2006-08-16 | Misubishi Denki Kabushiki Kais | Inverter Apparatus |
GB2423198B (en) * | 2003-09-30 | 2006-12-13 | Misubishi Denki Kabushiki Kais | Inverter Device |
US7436144B2 (en) | 2003-09-30 | 2008-10-14 | Mitsubishi Denki Kabushiki Kaisha | Inverter apparatus |
WO2005034327A1 (ja) * | 2003-09-30 | 2005-04-14 | Mitsubishi Denki Kabushiki Kaisha | インバータ装置 |
KR100787693B1 (ko) * | 2006-03-29 | 2007-12-21 | 미쓰비시덴키 가부시키가이샤 | 인버터 장치 |
US8189356B2 (en) | 2006-04-06 | 2012-05-29 | Kabushiki Kaisha Yaskawa Denki | PWM inverter |
WO2007113972A1 (ja) * | 2006-04-06 | 2007-10-11 | Kabushiki Kaisha Yaskawa Denki | Pwmインバータ装置 |
JP4730435B2 (ja) * | 2006-04-06 | 2011-07-20 | 株式会社安川電機 | Pwmインバータ装置 |
EP2088438A1 (en) * | 2008-02-06 | 2009-08-12 | Electrolux Home Products Corporation N.V. | Method and device for measuring the electric power of a universal electric motor powered by sinusoidal alternating voltage |
JP2009207259A (ja) * | 2008-02-27 | 2009-09-10 | Nissan Motor Co Ltd | モータ制御装置 |
WO2011058703A1 (ja) * | 2009-11-16 | 2011-05-19 | パナソニック株式会社 | インバータ制御用半導体装置、モータ駆動装置および空調機 |
JP2012182891A (ja) * | 2011-02-28 | 2012-09-20 | Mitsubishi Heavy Ind Ltd | インバータ制御装置 |
CN110138254A (zh) * | 2017-01-23 | 2019-08-16 | 深圳市金芯微电子有限公司 | 一种输入输出参数可调的逆变器控制方法 |
CN110138254B (zh) * | 2017-01-23 | 2020-07-07 | 深圳市金芯微电子有限公司 | 一种输入输出参数可调的逆变器控制方法 |
JP2019187190A (ja) * | 2018-04-17 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | インバータ制御装置、インバータ制御方法、インバータ制御プログラム |
WO2019202876A1 (ja) * | 2018-04-17 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | インバータ制御装置、インバータ制御方法、インバータ制御プログラム |
EP3783791A4 (en) * | 2018-04-17 | 2022-01-05 | Hitachi Astemo, Ltd. | INVERTER CONTROL, INVERTER CONTROL PROCEDURE AND INVERTER CONTROL PROGRAM |
JP7064932B2 (ja) | 2018-04-17 | 2022-05-11 | 日立Astemo株式会社 | インバータ制御装置、インバータ制御方法、インバータ制御プログラム |
US11356037B2 (en) | 2018-04-17 | 2022-06-07 | Hitachi Astemo, Ltd. | Inverter control device, inverter control method, inverter control program |
Also Published As
Publication number | Publication date |
---|---|
JP3634222B2 (ja) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8294395B2 (en) | Controller for AC rotary machine and controller for electric power steering | |
EP0351783A2 (en) | PWM inverter apparatus | |
JPH05292753A (ja) | Pwmインバータの電流検出方法 | |
JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
JP6424772B2 (ja) | 交流回転電機の制御装置 | |
JP2001197725A (ja) | Pwmパルスの発生方法 | |
JP6376239B1 (ja) | 電力変換回路の制御装置 | |
JP5493774B2 (ja) | モータ制御装置 | |
JPH09121558A (ja) | モータ駆動制御装置 | |
JP3700540B2 (ja) | 電動機の駆動制御装置 | |
JP3513383B2 (ja) | 位置検出装置 | |
JPH06189578A (ja) | 電圧形多相pwmインバータの制御装置 | |
JP3598308B2 (ja) | 自励式電力変換装置用pwm制御装置 | |
JP4779442B2 (ja) | 電力変換器の制御装置 | |
JP2000116115A (ja) | Pwm電力変換装置 | |
JPH10117489A (ja) | 位相制御装置 | |
JP2943323B2 (ja) | Pwmインバータの出力電流検出方法 | |
JP2006304417A (ja) | インバータ制御装置 | |
JP2004015949A (ja) | 同期pwm電力変換器の電流検出装置 | |
JP2003116295A (ja) | 電動機の駆動制御装置 | |
JPH10257776A (ja) | Pwm制御装置 | |
KR102557231B1 (ko) | 전동기 제어 장치 및 그 방법 | |
JP7222290B2 (ja) | モータ制御装置 | |
JP2002209386A (ja) | 電力変換装置及び多相負荷の駆動制御方法 | |
JP2018207686A (ja) | 電力変換器の制御回路及び電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |