JPH05118872A - アブソリユートエンコーダ - Google Patents
アブソリユートエンコーダInfo
- Publication number
- JPH05118872A JPH05118872A JP3280142A JP28014291A JPH05118872A JP H05118872 A JPH05118872 A JP H05118872A JP 3280142 A JP3280142 A JP 3280142A JP 28014291 A JP28014291 A JP 28014291A JP H05118872 A JPH05118872 A JP H05118872A
- Authority
- JP
- Japan
- Prior art keywords
- absolute
- signal
- incremental
- code
- element group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】電源投入または絶対位置要求信号入力時にアブ
ソリュートトラックから読み取ったアブソリュートパタ
ーンに相当するパルス数のインクリメンタル信号を出力
した後、インクリメンタルトラックから読み取ったイン
クリメンタル信号を出力することにより絶対位置を出力
するエンコーダにおいて、常時、出力する絶対位置の信
号が正常か異常かを識別することのできるアブソリュー
トエンコーダを提供するものである。 【構成】前記インクリメンタルトラックからのインクリ
メンタル信号に基づいて前記アブソリュートトラックの
符号に対応する符号を発生するパターン発生回路を設
け、前記アブソリュートトラックから読取った符号と前
記パターン発生回路から発生する符号と比較することに
よって、正常か異常かを識別する異常検出部を設けた。
ソリュートトラックから読み取ったアブソリュートパタ
ーンに相当するパルス数のインクリメンタル信号を出力
した後、インクリメンタルトラックから読み取ったイン
クリメンタル信号を出力することにより絶対位置を出力
するエンコーダにおいて、常時、出力する絶対位置の信
号が正常か異常かを識別することのできるアブソリュー
トエンコーダを提供するものである。 【構成】前記インクリメンタルトラックからのインクリ
メンタル信号に基づいて前記アブソリュートトラックの
符号に対応する符号を発生するパターン発生回路を設
け、前記アブソリュートトラックから読取った符号と前
記パターン発生回路から発生する符号と比較することに
よって、正常か異常かを識別する異常検出部を設けた。
Description
【０００１】
【産業上の利用分野】この発明は、アブソリュートエン
コーダに関し、特に絶対位置検出の際の異常を知らせる
異常検出に関するものである。
コーダに関し、特に絶対位置検出の際の異常を知らせる
異常検出に関するものである。
【０００２】
【従来技術】従来、この種のアブソリュートエンコーダ
は、例えば、図５に示すように、７ビットのＭ系列パタ
ーンが形成されたアブソリュートトラックＡ１を有する
符号板Ａと、アブソリュートトラックＡ１に沿って配置
された複数個の検出素子群Ｂと、前記検出素子群からの
出力信号に基づいて絶対位置信号に変換する変換部Ｒ
と、異常検出部Ｐ１、Ｐ２とを有する。
は、例えば、図５に示すように、７ビットのＭ系列パタ
ーンが形成されたアブソリュートトラックＡ１を有する
符号板Ａと、アブソリュートトラックＡ１に沿って配置
された複数個の検出素子群Ｂと、前記検出素子群からの
出力信号に基づいて絶対位置信号に変換する変換部Ｒ
と、異常検出部Ｐ１、Ｐ２とを有する。
【０００３】このアブソリュートエンコーダにおいて、
符号板Ａが正方向に回転する時の異常を検出する場合、
異常検出部Ｐ１は、複数個の検出素子群Ｂからの出力信
号のうち特定の位置関係にある複数個の検出素子（左端
１個目の０及びこれから３つ飛ばした３つの検出素子
３、４、５）からの出力信号の排他的論理和がアブソリ
ュートトラックのどの位置のパターンを検出していて
も″０″であるという性質を利用し、前記４つの出力信
号の排他的論理和をとることによって、正常か異常かを
検出していた。また、負方向の異常検出は、前記正方向
の場合と異なる特定の位置関係にある複数の検出素子
（３、７、８、９、１０）を用いた異常検出部Ｐ２を用
いて正常か異常かを検出していた。
符号板Ａが正方向に回転する時の異常を検出する場合、
異常検出部Ｐ１は、複数個の検出素子群Ｂからの出力信
号のうち特定の位置関係にある複数個の検出素子（左端
１個目の０及びこれから３つ飛ばした３つの検出素子
３、４、５）からの出力信号の排他的論理和がアブソリ
ュートトラックのどの位置のパターンを検出していて
も″０″であるという性質を利用し、前記４つの出力信
号の排他的論理和をとることによって、正常か異常かを
検出していた。また、負方向の異常検出は、前記正方向
の場合と異なる特定の位置関係にある複数の検出素子
（３、７、８、９、１０）を用いた異常検出部Ｐ２を用
いて正常か異常かを検出していた。
【０００４】
【発明が解決しようとする課題】しかしながら、近年発
展してきたアブソリュートエンコーダは、電源投入時ま
たは絶対位置要求信号入力時のみアブソリュートトラッ
クからアブソリュートパターンの符号を読み取り、この
読み取った符号が意味する符号板の絶対位置に相当する
パルス数のインクリメンタル信号を出力させた後、イン
クリメンタルトラックからのインクリメンタル信号を出
力させることによって、常に絶対位置を出力している。
展してきたアブソリュートエンコーダは、電源投入時ま
たは絶対位置要求信号入力時のみアブソリュートトラッ
クからアブソリュートパターンの符号を読み取り、この
読み取った符号が意味する符号板の絶対位置に相当する
パルス数のインクリメンタル信号を出力させた後、イン
クリメンタルトラックからのインクリメンタル信号を出
力させることによって、常に絶対位置を出力している。
【０００５】このため、上記の如き近年発展してきたア
ブソリュートエンコーダの異常検出は、電源投入時また
は絶対位置要求信号入力時、つまり、検出素子群からの
出力信号を読み取った時しか、正常か異常かを検出でき
なかった。本発明はこのような問題に鑑みてなされたも
のであり、本発明の目的は、電源投入時または絶対位置
要求信号入力時のみでなく、常時正常か異常かを検出す
るアブソリュートエンコーダを提供するものである。
ブソリュートエンコーダの異常検出は、電源投入時また
は絶対位置要求信号入力時、つまり、検出素子群からの
出力信号を読み取った時しか、正常か異常かを検出でき
なかった。本発明はこのような問題に鑑みてなされたも
のであり、本発明の目的は、電源投入時または絶対位置
要求信号入力時のみでなく、常時正常か異常かを検出す
るアブソリュートエンコーダを提供するものである。
【０００６】
【解決するための手段】前記問題点の解決のために本発
明のアブソリュートエンコーダは、１トラックのアブソ
リュートパターンからなるアブソリュートトラック
（１、６１）と、前記アブソリュートパターンの最小単
位より細かい最小単位で形成されたインクリメンタルパ
ターンからなるインクリメンタルトラック（３、６３）
とが形成された符号板（５０）と、前記アブソリュート
トラックに沿って複数個の素子を配置してなり前記アブ
ソリュートトラックの符号を検出するアブソリュート検
出素子群（２、６２）と、前記インクリメンタルトラッ
クに沿って複数個の素子を配置してなり前記インクリメ
ンタルトラックの符号を検出するインクリメンタル検出
素子群（４、６４）と、電源投入時または絶対位置要求
信号入力時のみ前記アブソリュート検出素子群で読み取
ったアブソリュートトラックの符号に相当するインクリ
メンタル信号を出力し、その後は前記インクリメンタル
検出素子群で読み取ったインクリメンタル信号を出力す
ることによって常に絶対位置を示すインクリメンタル信
号を出力する絶対位置検出部（６，７，８，９，１０，
２０，６６，６７，６８，６９，７０，８０）とを有す
るアブソリュートエンコーダにおいて、前記インクリメ
ンタル検出素子群からのインクリメンタル信号に基づい
て前記アブソリュート検出素子群で検出する符号に対応
した符号を発生させるパターン発生回路（５、６５）
と、前記アブソリュート検出素子群で検出した符号と前
記パターン発生回路から出力される符号とを比較する比
較手段（１１、７１）とを有する異常検出部を具備する
ものとした。
明のアブソリュートエンコーダは、１トラックのアブソ
リュートパターンからなるアブソリュートトラック
（１、６１）と、前記アブソリュートパターンの最小単
位より細かい最小単位で形成されたインクリメンタルパ
ターンからなるインクリメンタルトラック（３、６３）
とが形成された符号板（５０）と、前記アブソリュート
トラックに沿って複数個の素子を配置してなり前記アブ
ソリュートトラックの符号を検出するアブソリュート検
出素子群（２、６２）と、前記インクリメンタルトラッ
クに沿って複数個の素子を配置してなり前記インクリメ
ンタルトラックの符号を検出するインクリメンタル検出
素子群（４、６４）と、電源投入時または絶対位置要求
信号入力時のみ前記アブソリュート検出素子群で読み取
ったアブソリュートトラックの符号に相当するインクリ
メンタル信号を出力し、その後は前記インクリメンタル
検出素子群で読み取ったインクリメンタル信号を出力す
ることによって常に絶対位置を示すインクリメンタル信
号を出力する絶対位置検出部（６，７，８，９，１０，
２０，６６，６７，６８，６９，７０，８０）とを有す
るアブソリュートエンコーダにおいて、前記インクリメ
ンタル検出素子群からのインクリメンタル信号に基づい
て前記アブソリュート検出素子群で検出する符号に対応
した符号を発生させるパターン発生回路（５、６５）
と、前記アブソリュート検出素子群で検出した符号と前
記パターン発生回路から出力される符号とを比較する比
較手段（１１、７１）とを有する異常検出部を具備する
ものとした。
【０００７】
【作用】本発明のアブソリュートエンコーダによれば、
パターン発生回路は、インクリメンタル検出素子群（ま
たは絶対位置検出部）からのインクリメンタル信号に基
づいて前記アブソリュートトラックの符号に対応する符
号を発生する。異常検出部は、このパターン発生回路の
からの符号と前記アブソリュート検出素子群で検出した
アブソリュートトラックの符号とを比較手段で比較する
ことにより電源投入時または絶対位置要求信号入力時に
アブソリュート検出素子群で読み取った絶対位置（また
は０）がセットされた後のインクリメンタル検出素子群
（または絶対位置検出部）からのインクリメンタル信号
が、正常か異常かを検出し、前記絶対値を示すインクリ
メンタル信号を出力する端子とは別の出力端子から正常
か異常かを示す信号を出力する。
パターン発生回路は、インクリメンタル検出素子群（ま
たは絶対位置検出部）からのインクリメンタル信号に基
づいて前記アブソリュートトラックの符号に対応する符
号を発生する。異常検出部は、このパターン発生回路の
からの符号と前記アブソリュート検出素子群で検出した
アブソリュートトラックの符号とを比較手段で比較する
ことにより電源投入時または絶対位置要求信号入力時に
アブソリュート検出素子群で読み取った絶対位置（また
は０）がセットされた後のインクリメンタル検出素子群
（または絶対位置検出部）からのインクリメンタル信号
が、正常か異常かを検出し、前記絶対値を示すインクリ
メンタル信号を出力する端子とは別の出力端子から正常
か異常かを示す信号を出力する。
【０００８】
【実施例】第１実施例のアブソリュートエンコーダは、
図１のように構成されている。符号板５０は、８パルス
（３ビット）のＭ系列パターンからなるアブソリュート
トラック１と、インクリメンタルトラック３とが形成さ
れ、不図示の回転軸によって回転する。インクリメンタ
ルトラック３のインクリメンタルパターンは、アブソリ
ュートトラック１の最小読み取り単位を２読み取り単位
とするように形成されている。
図１のように構成されている。符号板５０は、８パルス
（３ビット）のＭ系列パターンからなるアブソリュート
トラック１と、インクリメンタルトラック３とが形成さ
れ、不図示の回転軸によって回転する。インクリメンタ
ルトラック３のインクリメンタルパターンは、アブソリ
ュートトラック１の最小読み取り単位を２読み取り単位
とするように形成されている。
【０００９】アブソリュートトラック１の符号を読み取
るアブソリュート検出素子群２は、アブソリュートトラ
ック１の最小読み取り単位の１／２の間隔でアブソリュ
ートトラック１に沿って配置された検出素子２−１、２
−２、２−３、２−４、２−５、２−６からなり、イン
クリメンタルトラック３の符号を読み取るインクリメン
タル検出素子群４は、Ａ相インクリメンタル用検出素子
４−１とＢ相インクリメンタル用検出素子４−２とから
なる。
るアブソリュート検出素子群２は、アブソリュートトラ
ック１の最小読み取り単位の１／２の間隔でアブソリュ
ートトラック１に沿って配置された検出素子２−１、２
−２、２−３、２−４、２−５、２−６からなり、イン
クリメンタルトラック３の符号を読み取るインクリメン
タル検出素子群４は、Ａ相インクリメンタル用検出素子
４−１とＢ相インクリメンタル用検出素子４−２とから
なる。
【００１０】制御回路は、大別して、絶対位置を出力す
る絶対位置検出部と、正常か異常かを出力する異常検出
部とからなる。前記絶対位置検出部は、検出素子群２、
４と、選択回路１０、２０と、ＲＯＭ６と、ＡＢ相発振
回路７と、カウンタ８と、比較器９とからなり、前記異
常検出部は、検出素子群２と、選択回路２０と、パター
ン発生回路５と、異常検出器１１と、ゲート１２と、フ
リップフロップ２１、２２とからなる。
る絶対位置検出部と、正常か異常かを出力する異常検出
部とからなる。前記絶対位置検出部は、検出素子群２、
４と、選択回路１０、２０と、ＲＯＭ６と、ＡＢ相発振
回路７と、カウンタ８と、比較器９とからなり、前記異
常検出部は、検出素子群２と、選択回路２０と、パター
ン発生回路５と、異常検出器１１と、ゲート１２と、フ
リップフロップ２１、２２とからなる。
【００１１】電源投入時または絶対位置要求信号入力時
に符号板５０とそれぞれの検出素子群２、４とが図１に
示すような位置関係にある場合、前記絶対位置検出部は
以下のように動作する。ただし、アブソリュートトラッ
ク１とインクリメンタルトラック３とにおいてパターン
の白部分はＨレベル、黒部分はＬレベルを示すものとす
る。符号板５０と検出素子群２、４とが図１の位置関係
の場合、Ａ相用検出素子４−１の出力はＨレベルであ
る。この時、選択回路２０は、検出素子群２の中のそれ
ぞれの検出素子のうち、検出素子２−２、２−４、２−
６を選択する。同様に、もしＡ相用検出素子４−１の出
力がＬレベルの場合は、選択回路２０は検出素子２−
１、２−３、２−５を選択する。
に符号板５０とそれぞれの検出素子群２、４とが図１に
示すような位置関係にある場合、前記絶対位置検出部は
以下のように動作する。ただし、アブソリュートトラッ
ク１とインクリメンタルトラック３とにおいてパターン
の白部分はＨレベル、黒部分はＬレベルを示すものとす
る。符号板５０と検出素子群２、４とが図１の位置関係
の場合、Ａ相用検出素子４−１の出力はＨレベルであ
る。この時、選択回路２０は、検出素子群２の中のそれ
ぞれの検出素子のうち、検出素子２−２、２−４、２−
６を選択する。同様に、もしＡ相用検出素子４−１の出
力がＬレベルの場合は、選択回路２０は検出素子２−
１、２−３、２−５を選択する。
【００１２】検出素子２−２、２−４、２−６は、図１
に示す位置関係の時、トラック１から読み取った″１１
１″信号を、選択回路２０を介して、ＲＯＭ６のアドレ
スバスとパターン発生回路５とへ出力する。ＲＯＭ６
は、前記″１１１″信号から符号板５０の絶対位置を示
す位置データに変換し、データバスから″３″という位
置データを比較器９に出力する。この″３″というデー
タは、８パルスのうちの３パルス目の位置であるという
ことを示しており、電源投入時または絶対位置要求信号
入力時のアブソリュートエンコーダの絶対位置を示す初
期値である。
に示す位置関係の時、トラック１から読み取った″１１
１″信号を、選択回路２０を介して、ＲＯＭ６のアドレ
スバスとパターン発生回路５とへ出力する。ＲＯＭ６
は、前記″１１１″信号から符号板５０の絶対位置を示
す位置データに変換し、データバスから″３″という位
置データを比較器９に出力する。この″３″というデー
タは、８パルスのうちの３パルス目の位置であるという
ことを示しており、電源投入時または絶対位置要求信号
入力時のアブソリュートエンコーダの絶対位置を示す初
期値である。
【００１３】一方、ＡＢ相発振回路７は、端子１３から
の信号によって電源投入時または絶対位置要求信号入力
時にリセットされ、その後、端子２３Ａ、２３Ｂからそ
れぞれＡ相のインクリメンタル信号とＢ相のインクリメ
ンタル信号とを選択回路１０とカウンタ８とへ出力す
る。カウンタ８は、ＡＢ相発振回路７と同様に電源投入
時または絶対位置要求信号入力時にリセットされた後、
ＡＢ相発振回路７からのインクリメンタル信号を計数
し、計数した値を比較器９に出力する。比較器９は、カ
ウンタ８で計数した値がＲＯＭ６のデータバスからの″
３″という値とが一致した時、端子１４から一致信号
（Ｌレベル信号）を出力する。
の信号によって電源投入時または絶対位置要求信号入力
時にリセットされ、その後、端子２３Ａ、２３Ｂからそ
れぞれＡ相のインクリメンタル信号とＢ相のインクリメ
ンタル信号とを選択回路１０とカウンタ８とへ出力す
る。カウンタ８は、ＡＢ相発振回路７と同様に電源投入
時または絶対位置要求信号入力時にリセットされた後、
ＡＢ相発振回路７からのインクリメンタル信号を計数
し、計数した値を比較器９に出力する。比較器９は、カ
ウンタ８で計数した値がＲＯＭ６のデータバスからの″
３″という値とが一致した時、端子１４から一致信号
（Ｌレベル信号）を出力する。
【００１４】選択回路１０は、前記一致信号に基づい
て、端子１５Ａ、Ｂから出力する信号を切り換える。端
子１５Ａ、Ｂから外部に出力されるインクリメンタル信
号は、比較器９から一致信号が出力されるまでの間、Ａ
Ｂ相発振回路７からのインクリメンタル信号であり、前
記一致信号が出力された後は、検出素子群４からのイン
クリメンタル信号である。このアブソリュートエンコー
ダは、このようにして、絶対位置を示すインクリメンタ
ル信号を出力している。
て、端子１５Ａ、Ｂから出力する信号を切り換える。端
子１５Ａ、Ｂから外部に出力されるインクリメンタル信
号は、比較器９から一致信号が出力されるまでの間、Ａ
Ｂ相発振回路７からのインクリメンタル信号であり、前
記一致信号が出力された後は、検出素子群４からのイン
クリメンタル信号である。このアブソリュートエンコー
ダは、このようにして、絶対位置を示すインクリメンタ
ル信号を出力している。
【００１５】つぎに、このアブソリュートエンコーダの
異常検出部の動作を説明する。パターン発生回路５は、
アブソリュート検出素子群２で検出したアブソリュート
トラックの絶対位置を示す初期値と、インクリメンタル
素子群４で検出したインクリメンタルトラックの符号板
とに基づいて、符号板５０が回転することによって変化
するアブソリュートトラックの絶対位置を示す符号と同
じ信号を形成するものである。このパターン発生回路５
は、図２に示すように、シフトレジスタ３１と、回転方
向判別器３２と、回路３７とからなる。
異常検出部の動作を説明する。パターン発生回路５は、
アブソリュート検出素子群２で検出したアブソリュート
トラックの絶対位置を示す初期値と、インクリメンタル
素子群４で検出したインクリメンタルトラックの符号板
とに基づいて、符号板５０が回転することによって変化
するアブソリュートトラックの絶対位置を示す符号と同
じ信号を形成するものである。このパターン発生回路５
は、図２に示すように、シフトレジスタ３１と、回転方
向判別器３２と、回路３７とからなる。
【００１６】シフトレジスタ３１は、端子３０−１、３
０−２、３０−３から電源投入時または絶対位置要求信
号入力時に検出素子群２で検出したアブソリュートトラ
ック１の絶対位置データである初期値が入力される。前
記初期値は、シフトレジスタ３１のｄ０、ｄ１、ｄ２に
セットされる値であり、電源投入時または絶対位置要求
信号入力時において、アブソリュート検出素子２−１ま
たは２−２で検出した値に相当する値がｄ０に、アブソ
リュート検出素子２−３，２−４で検出した値に相当す
る値がｄ１に、アブソリュート検出素子２−３，２−４
で検出した値に相当する値がｄ２に入力される。したが
って、図１の関係の時のｄ０，ｄ１，ｄ２の値は″１１
１″である。クロック発生器３２はフリップフロップと
ＥＸＯＲとからなり、検出素子群４のインクリメンタル
信号から符号板５０の回転方向を検出し、また、正方向
に回転する時はＡ相の立上り時、負方向に回転する時は
Ａ相の立下り時にクロックを発生させる。このクロック
発生器３２は、前記回転方向とクロックとによりシフト
レジスタ３１のシフト方向とタイミングとを設定する。
シフトレジスタ３１は、クロック発生器３２によって設
定された方向にｄ０、ｄ１、ｄ２に入力された値をシフ
トする。この時、シフトレジスタ３１は、例えば、符号
板５０が正方向に回転する時、ｄ２の値がｄ１へ、ｄ１
の値がｄ０へシフトして入力され、ｄ２には新しい値が
入力される。負方向に回転する場合は、逆に、ｄ０の値
がｄ１へ、ｄ１の値がｄ２へシフトして入力され、ｄ０
には新しい値が入力される。シフトレジスタ３１はこの
ようにして絶対位置を示す値を形成している。
０−２、３０−３から電源投入時または絶対位置要求信
号入力時に検出素子群２で検出したアブソリュートトラ
ック１の絶対位置データである初期値が入力される。前
記初期値は、シフトレジスタ３１のｄ０、ｄ１、ｄ２に
セットされる値であり、電源投入時または絶対位置要求
信号入力時において、アブソリュート検出素子２−１ま
たは２−２で検出した値に相当する値がｄ０に、アブソ
リュート検出素子２−３，２−４で検出した値に相当す
る値がｄ１に、アブソリュート検出素子２−３，２−４
で検出した値に相当する値がｄ２に入力される。したが
って、図１の関係の時のｄ０，ｄ１，ｄ２の値は″１１
１″である。クロック発生器３２はフリップフロップと
ＥＸＯＲとからなり、検出素子群４のインクリメンタル
信号から符号板５０の回転方向を検出し、また、正方向
に回転する時はＡ相の立上り時、負方向に回転する時は
Ａ相の立下り時にクロックを発生させる。このクロック
発生器３２は、前記回転方向とクロックとによりシフト
レジスタ３１のシフト方向とタイミングとを設定する。
シフトレジスタ３１は、クロック発生器３２によって設
定された方向にｄ０、ｄ１、ｄ２に入力された値をシフ
トする。この時、シフトレジスタ３１は、例えば、符号
板５０が正方向に回転する時、ｄ２の値がｄ１へ、ｄ１
の値がｄ０へシフトして入力され、ｄ２には新しい値が
入力される。負方向に回転する場合は、逆に、ｄ０の値
がｄ１へ、ｄ１の値がｄ２へシフトして入力され、ｄ０
には新しい値が入力される。シフトレジスタ３１はこの
ようにして絶対位置を示す値を形成している。
【００１７】回路３７は、シフトレジスタ３１において
ｄ２またはｄ０に新しく入力される新しい値を形成する
回路である。この新しい値は、下記に説明する特別な場
合を除いて、符号板５０が正方向に回転する時はｄ２＋
ｄ０の値がｄ２の新しい値となり、反方向に回転する時
はｄ２＋ｄ０の値がｄ０の新しい値となる。２進法であ
らわされるので前記ｄ２＋ｄ０の値は、″０″または″
１″である。ただし、ｄ０，ｄ１，ｄ２が全て″０″、
つまり、論理素子３３への入力値が″０００″の場合、
符号板５０が正方向に回転している時はｄ２に、負方向
に回転している時はｄ０に必ず″１″が入力され、論理
素子３４への入力値が″００１″の場合、正方向に回転
している時はｄ２に、″０″が入力され、論理素子３５
への入力値が″１００″の場合、負方向に回転している
時はｄ０に、″０″が入力される。このパターン発生回
路５は、前記ｄ０とｄ２とからの信号をそれぞれ端子１
７−１、１７−２から出力する。したがって、パターン
発生回路５は、初期値が前記″１１１″で符号板５０が
正方向に回転する場合、パターン発生回路５の端子１７
−２から″１″を出力する。
ｄ２またはｄ０に新しく入力される新しい値を形成する
回路である。この新しい値は、下記に説明する特別な場
合を除いて、符号板５０が正方向に回転する時はｄ２＋
ｄ０の値がｄ２の新しい値となり、反方向に回転する時
はｄ２＋ｄ０の値がｄ０の新しい値となる。２進法であ
らわされるので前記ｄ２＋ｄ０の値は、″０″または″
１″である。ただし、ｄ０，ｄ１，ｄ２が全て″０″、
つまり、論理素子３３への入力値が″０００″の場合、
符号板５０が正方向に回転している時はｄ２に、負方向
に回転している時はｄ０に必ず″１″が入力され、論理
素子３４への入力値が″００１″の場合、正方向に回転
している時はｄ２に、″０″が入力され、論理素子３５
への入力値が″１００″の場合、負方向に回転している
時はｄ０に、″０″が入力される。このパターン発生回
路５は、前記ｄ０とｄ２とからの信号をそれぞれ端子１
７−１、１７−２から出力する。したがって、パターン
発生回路５は、初期値が前記″１１１″で符号板５０が
正方向に回転する場合、パターン発生回路５の端子１７
−２から″１″を出力する。
【００１８】異常検出器１１はＥＸＯＲ１１−１とＥＸ
ＯＲ１１−２とからなり、ＥＸＯＲ１１−１は、負方向
用で検出素子２−１または２−２からの信号とパターン
発生回路６の端子１７−１からの信号とを比較し、ＥＸ
ＯＲ１１−２は、正方向用でアブソリュート検出素子２
−５または２−６からの信号とパターン発生回路６の端
子１７−１からの信号とを比較する。ＥＸＯＲ（排他的
論理ＯＲ回路）は、入力信号が不一致の時出力信号がＨ
レベルになるので、アブソリュート検出素子群で検出し
た信号と基準となるパターン発生回路５からの信号とを
比べることにより、正常か異常かが分かる。
ＯＲ１１−２とからなり、ＥＸＯＲ１１−１は、負方向
用で検出素子２−１または２−２からの信号とパターン
発生回路６の端子１７−１からの信号とを比較し、ＥＸ
ＯＲ１１−２は、正方向用でアブソリュート検出素子２
−５または２−６からの信号とパターン発生回路６の端
子１７−１からの信号とを比較する。ＥＸＯＲ（排他的
論理ＯＲ回路）は、入力信号が不一致の時出力信号がＨ
レベルになるので、アブソリュート検出素子群で検出し
た信号と基準となるパターン発生回路５からの信号とを
比べることにより、正常か異常かが分かる。
【００１９】フリップフロップ２１は、検出素子群４の
インクリメンタル信号の位相関係を検出することによっ
て符号板５０の回転方向を検出する。この符号板５０の
回転方向は、フリップフロップ２１の端子Ｑの出力がＨ
レベルの時正方向であり、逆に端子Ｑバーの出力がＨレ
ベルの時負方向である。フリップフロップ２１は、正方
向回転時は正方向用異常検出部１１−２を、負方向回転
時は負方向用異常検出部１１−１を選択する回路であ
る。
インクリメンタル信号の位相関係を検出することによっ
て符号板５０の回転方向を検出する。この符号板５０の
回転方向は、フリップフロップ２１の端子Ｑの出力がＨ
レベルの時正方向であり、逆に端子Ｑバーの出力がＨレ
ベルの時負方向である。フリップフロップ２１は、正方
向回転時は正方向用異常検出部１１−２を、負方向回転
時は負方向用異常検出部１１−１を選択する回路であ
る。
【００２０】フリップフロップ２２は、比較器９からの
一致信号の検出前と検出後で異なる信号を出力する。こ
のことを利用して、フリップフロップ２２は、前記一致
信号を検出までの間、異常信号が外部に出力されないよ
うにしている。
一致信号の検出前と検出後で異なる信号を出力する。こ
のことを利用して、フリップフロップ２２は、前記一致
信号を検出までの間、異常信号が外部に出力されないよ
うにしている。
【００２１】符号板５０が図１の位置関係の状態から正
方向に回転することによりＡ相検出素子４−１の出力が
Ｈから→Ｌ→Ｈとなった時つまりＨレベルになった瞬
間、アブソリュート検出素子２−６の出力はＬになり、
また、パターン発生回路５の端子１７−２の出力も正常
ならばＬになる。それ故に、ＥＸＯＲ１１−２における
２つの入力信号がＬとなり、ＥＸＯＲ１１−２の出力信
号はＬになる。この時、符号板５０は正方向に回転して
いるので、フリップフロップ２１の端子Ｑの出力はＨで
ある。また、比較器９が一致信号を出力した後であれ
ば、フリップフロップ２２の端子Ｑの出力はＨとなる。
したがって、この時、ゲート１２−２が開き、ＥＸＯＲ
１１−２の出力信号Ｌが異常検出用端子１６の出力とし
て外部に出力される。このようにして、このアブソリュ
ートエンコーダが正常であるか、異常であるかを外部に
出力している。また、符号板５０が負方向に回転する場
合、フリップフロップ２１の出力は、端子Ｑ側がＬに、
端子Ｑバー側がＨになる。すると、ゲート１２−２が閉
じ、ゲート１２−１が開いて、ＥＸＯＲ１１−１の出力
信号が異常検出用端子１６の出力として外部に出力され
る。このようにして、外部に正常か、異常を示す異常検
出信号を出力している。
方向に回転することによりＡ相検出素子４−１の出力が
Ｈから→Ｌ→Ｈとなった時つまりＨレベルになった瞬
間、アブソリュート検出素子２−６の出力はＬになり、
また、パターン発生回路５の端子１７−２の出力も正常
ならばＬになる。それ故に、ＥＸＯＲ１１−２における
２つの入力信号がＬとなり、ＥＸＯＲ１１−２の出力信
号はＬになる。この時、符号板５０は正方向に回転して
いるので、フリップフロップ２１の端子Ｑの出力はＨで
ある。また、比較器９が一致信号を出力した後であれ
ば、フリップフロップ２２の端子Ｑの出力はＨとなる。
したがって、この時、ゲート１２−２が開き、ＥＸＯＲ
１１−２の出力信号Ｌが異常検出用端子１６の出力とし
て外部に出力される。このようにして、このアブソリュ
ートエンコーダが正常であるか、異常であるかを外部に
出力している。また、符号板５０が負方向に回転する場
合、フリップフロップ２１の出力は、端子Ｑ側がＬに、
端子Ｑバー側がＨになる。すると、ゲート１２−２が閉
じ、ゲート１２−１が開いて、ＥＸＯＲ１１−１の出力
信号が異常検出用端子１６の出力として外部に出力され
る。このようにして、外部に正常か、異常を示す異常検
出信号を出力している。
【００２２】このように、第１実施例のアブソリュート
エンコーダにおいて、絶対位置を外部に出力するために
アブソリュートトラックの符号を読み込む動作は、電源
投入時または絶対位置要求信号入力時のみ行っている。
しかしながら、アブソリュート検出素子群２は常にアブ
ソリュートトラックの符号を検出している。これを利用
し、前記検出した符号と、アブソリュート検出素子群２
で検出される符号に対応した符号を発生するパターン発
生回路からの符号とを比較することにより、第１実施例
のアブソリュートエンコーダは、常に正常か異常かを判
別する。
エンコーダにおいて、絶対位置を外部に出力するために
アブソリュートトラックの符号を読み込む動作は、電源
投入時または絶対位置要求信号入力時のみ行っている。
しかしながら、アブソリュート検出素子群２は常にアブ
ソリュートトラックの符号を検出している。これを利用
し、前記検出した符号と、アブソリュート検出素子群２
で検出される符号に対応した符号を発生するパターン発
生回路からの符号とを比較することにより、第１実施例
のアブソリュートエンコーダは、常に正常か異常かを判
別する。
【００２３】したがって、端子１５からアブソリュート
検出素子で検出した初期値に相当するインクリメンタル
信号を出力した後にインクリメンタル検出素子群４から
のインクリメンタル信号にノイズが混入した場合、パタ
ーン発生回路５はそのノイズが混入したインクリメンタ
ル信号に基づいて正方向か不方向かを検出して動作して
いるため、発生する絶対位置データにノイズによるずれ
を生じ、当然、出力信号もずれを生じる。このずれを含
んだ信号がＥＸＯＲ１１に入力されるので異常だと分か
る。したがって、電源投入時または絶対位置要求信号入
力時以後、インクリメンタル検出素子群４で検出したイ
ンクリメンタル信号が正常か異常かを判別することがで
きる。
検出素子で検出した初期値に相当するインクリメンタル
信号を出力した後にインクリメンタル検出素子群４から
のインクリメンタル信号にノイズが混入した場合、パタ
ーン発生回路５はそのノイズが混入したインクリメンタ
ル信号に基づいて正方向か不方向かを検出して動作して
いるため、発生する絶対位置データにノイズによるずれ
を生じ、当然、出力信号もずれを生じる。このずれを含
んだ信号がＥＸＯＲ１１に入力されるので異常だと分か
る。したがって、電源投入時または絶対位置要求信号入
力時以後、インクリメンタル検出素子群４で検出したイ
ンクリメンタル信号が正常か異常かを判別することがで
きる。
【００２４】このようにして、このアブソリュートエン
コーダの異常検出部は、電源投入時または絶対位置要求
信号入力時のアブソリュートトラックの絶対位置（初期
値）を外部に出力した後のインクリメンタル信号に異常
があるかどうかを常時検査している。
コーダの異常検出部は、電源投入時または絶対位置要求
信号入力時のアブソリュートトラックの絶対位置（初期
値）を外部に出力した後のインクリメンタル信号に異常
があるかどうかを常時検査している。
【００２５】第２の実施例のアブソリュートエンコーダ
について図３、図４を用いて説明する。符号板１００
は、アブソリュートトラック６１とインクリメンタルト
ラック６３が形成され、前記トラック６１とトラック６
３の符号は、アブソリュート検出素子群６２とインクリ
メンタル検出素子群６４とで検出する。アブソリュート
検出素子群６２で検出した信号は選択回路８０を介して
ＲＯＭ６６に入力され、ＲＯＭ６６で絶対位置データを
示す信号に変換される。
について図３、図４を用いて説明する。符号板１００
は、アブソリュートトラック６１とインクリメンタルト
ラック６３が形成され、前記トラック６１とトラック６
３の符号は、アブソリュート検出素子群６２とインクリ
メンタル検出素子群６４とで検出する。アブソリュート
検出素子群６２で検出した信号は選択回路８０を介して
ＲＯＭ６６に入力され、ＲＯＭ６６で絶対位置データを
示す信号に変換される。
【００２６】第２実施例において、絶対位置検出部は第
１実施例のエンコーダと図番を除いて何ら異なる所がな
いので省略し、以下に、異常検出部について説明する。
１実施例のエンコーダと図番を除いて何ら異なる所がな
いので省略し、以下に、異常検出部について説明する。
【００２７】第２の実施例の異常検出部は、アブソリュ
ート検出素子群６２と、パターン発生回路６５と、選択
回路７０と、異常判別回路７１と、ゲート７２と、フリ
ップフロップ２１、２２とからなる。異常検出は、パタ
ーン発生回路６５で形成し端子７７−１、７７−２から
出力する信号と、アブソリュート検出素子６２−５、６
２−６または６２−１、６２−２で検出する信号とを比
較することによって行う。
ート検出素子群６２と、パターン発生回路６５と、選択
回路７０と、異常判別回路７１と、ゲート７２と、フリ
ップフロップ２１、２２とからなる。異常検出は、パタ
ーン発生回路６５で形成し端子７７−１、７７−２から
出力する信号と、アブソリュート検出素子６２−５、６
２−６または６２−１、６２−２で検出する信号とを比
較することによって行う。
【００２８】パターン発生回路６５は、図４に示すよう
に、シフトレジスタ９１と方向判別回路９２と回路９７
とから構成されている。シフトレジスタ９１は、電源投
入時または絶対位置要求信号入力時に端子９０−１から
信号が入力されると、初期値としてアブソリュートトラ
ックの原点を示す信号をｄ０、ｄ１、ｄ２に設定する。
その後、端子７５からの絶対位置を示すインクリメンタ
ル信号がパターン発生回路６５の端子９０Ａ、９０Ｂに
入力される。方向判別回路９２はこの端子９０Ａ、９０
Ｂに入力されたインクリメンタル信号のパルス数と位相
関係とからシフトレジスタ９１のシフト方向を設定す
る。シフトレジスタ９１は、この設定されたシフト方向
に前記ｄ０、ｄ１、ｄ２の信号をシフトする。パターン
発生回路６５は、シフトしたｄ０、ｄ１、ｄ２の信号の
うち、アブソリュート検出素子６２−５、６２−６また
は６２−１、６２−２で検出する信号に対応したｄ０、
ｄ２の信号を信号を端子７７−１、７７−２から出力す
る。回路９７は、実施例１の回路７と同様に、シフトレ
ジスタ９１のｄ０、ｄ１、ｄ２の信号をシフトさせると
きに新しくｄ０またはｄ２にセットされる信号を形成す
る回路である。
に、シフトレジスタ９１と方向判別回路９２と回路９７
とから構成されている。シフトレジスタ９１は、電源投
入時または絶対位置要求信号入力時に端子９０−１から
信号が入力されると、初期値としてアブソリュートトラ
ックの原点を示す信号をｄ０、ｄ１、ｄ２に設定する。
その後、端子７５からの絶対位置を示すインクリメンタ
ル信号がパターン発生回路６５の端子９０Ａ、９０Ｂに
入力される。方向判別回路９２はこの端子９０Ａ、９０
Ｂに入力されたインクリメンタル信号のパルス数と位相
関係とからシフトレジスタ９１のシフト方向を設定す
る。シフトレジスタ９１は、この設定されたシフト方向
に前記ｄ０、ｄ１、ｄ２の信号をシフトする。パターン
発生回路６５は、シフトしたｄ０、ｄ１、ｄ２の信号の
うち、アブソリュート検出素子６２−５、６２−６また
は６２−１、６２−２で検出する信号に対応したｄ０、
ｄ２の信号を信号を端子７７−１、７７−２から出力す
る。回路９７は、実施例１の回路７と同様に、シフトレ
ジスタ９１のｄ０、ｄ１、ｄ２の信号をシフトさせると
きに新しくｄ０またはｄ２にセットされる信号を形成す
る回路である。
【００２９】ＥＸＯＲ７１は、この端子７７−１、７７
−２からの信号と、アブソリュート検出素子６２−１、
６２−２または６２−５、６２−６で検出した信号とか
ら検出した信号とを比較することによって正常か異常か
を判別する。この判別した信号は、符号板１００の回転
方向によって開閉するゲート７２によって選択されたＥ
ＸＯＲ７１−１または７１−２からの出力信号が異常検
出端子７８から出力する。
−２からの信号と、アブソリュート検出素子６２−１、
６２−２または６２−５、６２−６で検出した信号とか
ら検出した信号とを比較することによって正常か異常か
を判別する。この判別した信号は、符号板１００の回転
方向によって開閉するゲート７２によって選択されたＥ
ＸＯＲ７１−１または７１−２からの出力信号が異常検
出端子７８から出力する。
【００３０】このように、パターン発生回路６５は端子
７５から外部に出力するインクリメンタル信号と位置要
求端子７３からの信号とに基づいて駆動するので、第２
実施例のアブソリュートエンコーダは、電源投入時また
は絶対位置要求信号入力時以後、常に、アブソリュート
検出素子群６２で検出した信号とパターン発生回路６５
からの信号とがＥＸＯＲ７１で比較されることによっ
て、初期値を含め、端子７５から出力されるインクリメ
ンタル信号が正常か異常かがわかる。
７５から外部に出力するインクリメンタル信号と位置要
求端子７３からの信号とに基づいて駆動するので、第２
実施例のアブソリュートエンコーダは、電源投入時また
は絶対位置要求信号入力時以後、常に、アブソリュート
検出素子群６２で検出した信号とパターン発生回路６５
からの信号とがＥＸＯＲ７１で比較されることによっ
て、初期値を含め、端子７５から出力されるインクリメ
ンタル信号が正常か異常かがわかる。
【００３１】本実施例のアブソリュートエンコーダは、
８パルスのアブソリュートパターンが形成されたアブソ
リュートトラックを用いたが、本発明のアブソリュート
エンコーダは何らこれに限定されない。ただし、Ｐパル
スのアブソリュートパターンのトラックを用いる場合、
アブソリュート検出素子群は、ｎ個以上の検出素子で構
成する。この時、前記Ｐパルスとｎ個の検出素子との関
係は、数１で表される。
８パルスのアブソリュートパターンが形成されたアブソ
リュートトラックを用いたが、本発明のアブソリュート
エンコーダは何らこれに限定されない。ただし、Ｐパル
スのアブソリュートパターンのトラックを用いる場合、
アブソリュート検出素子群は、ｎ個以上の検出素子で構
成する。この時、前記Ｐパルスとｎ個の検出素子との関
係は、数１で表される。
【００３２】
【数１】２n-1 ＜Ｐ≦２n このｎ個は、一度に検出する素子の数であり、実施例の
３個の検出素子に相当する。したがって、たとえば、Ｐ
＝１０００パルスとすると、ｎ＝１０である。この時、
パターン発生回路は、所定の関係からｄ０あるいはｄｎ
に当たる符号を発生させ、異常検出器（ＥＸＯＲ）は前
記ｄ０あるいはｄｎに当たる符号と前記ｎ個の検出素子
で検出した符号と比較することによって正常か異常かを
判断する。
３個の検出素子に相当する。したがって、たとえば、Ｐ
＝１０００パルスとすると、ｎ＝１０である。この時、
パターン発生回路は、所定の関係からｄ０あるいはｄｎ
に当たる符号を発生させ、異常検出器（ＥＸＯＲ）は前
記ｄ０あるいはｄｎに当たる符号と前記ｎ個の検出素子
で検出した符号と比較することによって正常か異常かを
判断する。
【００３３】また、本実施例のパターン発生回路は、図
２、図４に示すように、シフトレジスタと論理回路とで
形成したが、代わりにＲＯＭを用いて形成してももよ
い。本実施例のアブソリュートエンコーダのインクリメ
ンタル検出素子群は２個の検出素子から構成したが、絶
対位置を示すインクリメンタル信号と符号板の回転方向
とが検出できればよく、Ａ相とＢ相のインクリメンタル
信号を検出できるように少なくとも２つあればよい。
２、図４に示すように、シフトレジスタと論理回路とで
形成したが、代わりにＲＯＭを用いて形成してももよ
い。本実施例のアブソリュートエンコーダのインクリメ
ンタル検出素子群は２個の検出素子から構成したが、絶
対位置を示すインクリメンタル信号と符号板の回転方向
とが検出できればよく、Ａ相とＢ相のインクリメンタル
信号を検出できるように少なくとも２つあればよい。
【００３４】また、アブソリュートトラックの最小読み
取り単位とインクリメンタルトラックの最小読み取り単
位との比が実施例のアブソリュートエンコーダより大き
い場合、パターン発生回路は、アブソリュート検出素子
群で検出されるアブソリュートトラックの符号が変化す
る時に合わせて、符号を発生させる。これは、方向判別
器でクロックを出すタイミングをかえることによって行
われる。
取り単位とインクリメンタルトラックの最小読み取り単
位との比が実施例のアブソリュートエンコーダより大き
い場合、パターン発生回路は、アブソリュート検出素子
群で検出されるアブソリュートトラックの符号が変化す
る時に合わせて、符号を発生させる。これは、方向判別
器でクロックを出すタイミングをかえることによって行
われる。
【００３５】この場合、正常か異常かの検出は、アブソ
リュート検出素子群で検出されるアブソリュートトラッ
クの符号が変化するのと同時にパターン発生回路の符号
が変化しているか、及び、その変化した２つの符号は一
致しているかを検出することによって行われる。
リュート検出素子群で検出されるアブソリュートトラッ
クの符号が変化するのと同時にパターン発生回路の符号
が変化しているか、及び、その変化した２つの符号は一
致しているかを検出することによって行われる。
【００３６】
【発明の効果】以上のように本発明のアブソリュートエ
ンコーダは、電源投入時または絶対位置要求信号入力時
のみアブソリュート検出素子群から符号を読み取り、こ
の読み取った符号を初期値として絶対位置を検出し、外
部に出力している。しかしながら、アブソリュート検出
素子群は、常に、アブソリュートトラックからの信号を
読み取っており、このアブソリュート検出素子群で読み
取った信号とパターン発生回路から出される符号とを比
較することによって、絶対位置を示す信号が正常か異常
かを検出している。
ンコーダは、電源投入時または絶対位置要求信号入力時
のみアブソリュート検出素子群から符号を読み取り、こ
の読み取った符号を初期値として絶対位置を検出し、外
部に出力している。しかしながら、アブソリュート検出
素子群は、常に、アブソリュートトラックからの信号を
読み取っており、このアブソリュート検出素子群で読み
取った信号とパターン発生回路から出される符号とを比
較することによって、絶対位置を示す信号が正常か異常
かを検出している。
【００３７】このように、本発明のアブソリュートエン
コーダは、電源投入時及び絶対位置要求信号入力時は勿
論、回転中に出力される絶対位置を示すインクリメンタ
ル信号が正常か異常かをアブソリュート検出素子群で読
み取られるアブソリュートトラックの符号が変化する時
毎に検出することができる。したがって、絶対位置検出
の信頼性の高いアブソリュートエンコーダを得ることが
できる。
コーダは、電源投入時及び絶対位置要求信号入力時は勿
論、回転中に出力される絶対位置を示すインクリメンタ
ル信号が正常か異常かをアブソリュート検出素子群で読
み取られるアブソリュートトラックの符号が変化する時
毎に検出することができる。したがって、絶対位置検出
の信頼性の高いアブソリュートエンコーダを得ることが
できる。
【図１】第１実施例の構成を示す概略図である。
【図２】図１のパターン発生回路の構成を示す回路図で
ある。
ある。
【図３】第２実施例の構成を示す概略図である。
【図４】図３のパターン発生回路の構成を示す回路図で
ある。
ある。
【図５】従来のアブソリュートエンコーダの構成を示す
概略図である。
概略図である。
１、６１…アブソリュートトラック ２、６２…アブソリュート検出素子群 ３、６３…インクリメンタルトラック ４、６４…インクリメンタル検出素子群 ５…パターン発生回路 ６…ＲＯＭ ７…ＡＢ相発振回路 ８…カウンタ ９…比較器 １０、２０…選択回路 １１…ＥＸＯＲ（比較手段） １２…ゲート １３…絶対位置要求信号端子 １４…一致信号出力端子 １５…絶対位置出力端子 １６…異常信号出力端子
Claims (3)
- 【請求項１】１トラックのアブソリュートパターンから
なるアブソリュートトラックと、前記アブソリュートパ
ターンの最小単位より細かい最小単位で形成されたイン
クリメンタルパターンからなるインクリメンタルトラッ
クとが形成された符号板と、 前記アブソリュートトラックに沿って複数個の素子を配
置してなり前記アブソリュートトラックの符号を検出す
るアブソリュート検出素子群と、 前記インクリメンタルトラックに沿って複数個の素子を
配置してなり前記インクリメンタルトラックの符号を検
出するインクリメンタル検出素子群と、 電源投入時または絶対位置要求信号入力時のみ前記アブ
ソリュート検出素子群で読み取った前記アブソリュート
トラックの符号に相当するインクリメンタル信号を出力
し、その後は前記インクリメンタル検出素子群で読み取
ったインクリメンタル信号を出力することによって常に
絶対位置を示すインクリメンタル信号を出力する絶対位
置検出部とを有するアブソリュートエンコーダにおい
て、 前記インクリメンタル検出素子群からのインクリメンタ
ル信号に基づいて前記アブソリュート検出素子群で検出
する符号に対応した符号を発生させるパターン発生回路
と、前記アブソリュート検出素子群で検出した符号と前
記パターン発生回路から出力される符号とを比較する比
較手段とを有する異常検出部を有することを特徴とする
アブソリュートエンコーダ。 - 【請求項２】前記パターン発生回路は、電源投入時また
は絶対位置要求信号入力時に、前記アブソリュート検出
素子群で検出したアブソリュートトラックの符号を初期
値としてセットし、前記インクリメンタル検出素子群で
検出したインクリメンタル信号に基づいて前記初期値を
変化させることにより前記アブソリュート検出素子群で
検出する符号に対応した符号を発生させ、 前記異常検出部は、前記アブソリュート検出素子群で検
出したアブソリュートトラックの符号と前記パターン発
生回路からの符号とを前記比較手段で比較することによ
り前記インクリメンタル検出素子群で検出したインクリ
メンタル信号が正常か異常かを検出することを特徴とす
る請求項１記載のアブソリュートエンコーダ。 - 【請求項３】前記パターン発生回路は、電源投入時また
は絶対位置要求信号入力時に、０を初期値としてセット
し、前記絶対位置検出部から外部に出力されるインクリ
メンタル信号に基づいて前記初期値を変化させることに
より前記アブソリュート検出素子群で検出する符号に対
応した符号を発生させ、 前記異常検出部は、前記アブソリュート検出素子群で検
出したアブソリュートトラックの符号と前記パターン発
生回路からの符号とを前記比較手段で比較することによ
り前記絶対位置検出部からのインクリメンタル信号が正
常か異常かを検出することを特徴とする請求項１記載の
アブソリュートエンコーダ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03280142A JP3111546B2 (ja) | 1991-10-28 | 1991-10-28 | アブソリュートエンコーダ |
| US08/347,227 US5438330A (en) | 1991-10-28 | 1994-11-23 | Absolute encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03280142A JP3111546B2 (ja) | 1991-10-28 | 1991-10-28 | アブソリュートエンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05118872A true JPH05118872A (ja) | 1993-05-14 |
| JP3111546B2 JP3111546B2 (ja) | 2000-11-27 |
Family
ID=17620920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03280142A Expired - Lifetime JP3111546B2 (ja) | 1991-10-28 | 1991-10-28 | アブソリュートエンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111546B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053581A1 (fr) * | 2006-11-02 | 2008-05-08 | Ntn Corporation | Capteur de rotation et palier équipé dudit capteur de rotation |
| JP2011149716A (ja) * | 2010-01-19 | 2011-08-04 | Nikon Corp | エンコーダ装置 |
| JP2011226987A (ja) * | 2010-04-22 | 2011-11-10 | Nikon Corp | エンコーダ |
| JP2013047692A (ja) * | 2012-12-03 | 2013-03-07 | Nikon Corp | エンコーダ及びエンコーダのパターン検出方法 |
| JP2013079915A (ja) * | 2011-10-05 | 2013-05-02 | Mitsutoyo Corp | 絶対測長型エンコーダ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322301A (ja) * | 2006-06-02 | 2007-12-13 | Okuma Corp | 絶対位置検出器 |
| DE102012101018B3 (de) | 2012-02-08 | 2013-03-14 | Thyssenkrupp Nirosta Gmbh | Verfahren zum Schmelztauchbeschichten eines Stahlflachprodukts |
-
1991
- 1991-10-28 JP JP03280142A patent/JP3111546B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053581A1 (fr) * | 2006-11-02 | 2008-05-08 | Ntn Corporation | Capteur de rotation et palier équipé dudit capteur de rotation |
| US8040129B2 (en) | 2006-11-02 | 2011-10-18 | Ntn Corporation | Rotation detector and rotation detector-equipped bearing |
| JP2011149716A (ja) * | 2010-01-19 | 2011-08-04 | Nikon Corp | エンコーダ装置 |
| JP2011226987A (ja) * | 2010-04-22 | 2011-11-10 | Nikon Corp | エンコーダ |
| JP2013079915A (ja) * | 2011-10-05 | 2013-05-02 | Mitsutoyo Corp | 絶対測長型エンコーダ |
| JP2013047692A (ja) * | 2012-12-03 | 2013-03-07 | Nikon Corp | エンコーダ及びエンコーダのパターン検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3111546B2 (ja) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438330A (en) | Absolute encoder | |
| CA1075817A (en) | Sequential encoding and decoding of variable word length fixed rate data codes | |
| US4498174A (en) | Parallel cyclic redundancy checking circuit | |
| WO1998034413A2 (en) | Data encoder/decoder for a high speed serial link | |
| US6819224B2 (en) | Apparatus and method for detecting a predetermined pattern of bits in a bitstream | |
| US6246737B1 (en) | Apparatus for measuring intervals between signal edges | |
| US5117105A (en) | Absolute encoder | |
| JP3111546B2 (ja) | アブソリュートエンコーダ | |
| JP3203909B2 (ja) | Ａ／ｄ変換装置 | |
| US20020070776A1 (en) | Semiconductor device capable of immediately recovering from erroneous state to normal state | |
| US5377228A (en) | Data repeating apparatus | |
| JP3052691B2 (ja) | パルス位相差符号化回路 | |
| JP3171485B2 (ja) | 高分解能アブソリュート信号の作成方法 | |
| JPH06147921A (ja) | アブソリュート型ロータリーエンコーダ | |
| JP3449795B2 (ja) | 絶対値エンコーダ | |
| JP3449793B2 (ja) | 絶対値エンコーダ | |
| US4771402A (en) | Address comparator | |
| JPH084263B2 (ja) | フレ−ム信号同期検出回路 | |
| JP3474938B2 (ja) | 絶対値エンコーダ | |
| JPH0372217A (ja) | アブソリュートエンコーダ | |
| EP0285662B1 (en) | Digital pulse circuit | |
| KR100585052B1 (ko) | 컴팩트 디스크 시스템의 프레임 동기 신호 검출 장치 및 방법 | |
| JP3506778B2 (ja) | 絶対値エンコーダ | |
| JP2811671B2 (ja) | 同期信号検出装置 | |
| JP2582786Y2 (ja) | エンコーダカウンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |