JPS6210736A - マイクロ命令の先取り制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 マイクロ命令の先取りを行なうプロセッサにおいて、あ
るステップの命令の結果に応じて分岐制御等を行なう場
合、マイクロ命令に設けた特定ビットの値に応じてマイ
クロ命令の先取りを停止するようにして、他のプログラ
ムステップに与える影響の少ない制御方式を得るもので
ある。

〔産業上の利用分野〕

マイクロプログラム制御されるＣＰＵあるいはチャネル
制御用プロセッサなどにおいて、マイクロプログラム制
御をパイプライン化したりしてマイクロ命令の先取りを
行なう場合に適用することができる。

〔従来の技術〕

マイクロ命令の先取りを行なう場合に、あるステップの
処理結果に応じて後続するステップを選択分岐させるよ
うなプログラムを走らせるには、一旦マイクロ命令の先
取りを停止して前のステップの処理結果が得られるまで
先行制御の実行を待合せる必要がある。

従来は、この待合せを行なうためにプログラム中に無操
作マイクロ命令（ＮＯＰマイクロ命令）を挿入すること
が行なわれたが、この方法ではプログラムの修正時に、
挿入されたＮＯＰマイクロ命令以降の命令のアドレスが
すべて変化するためにジャンプアドレスの変更などプロ
グラム全体の修正が必要になったり、ＲＯＭの作り直し
が必要になるなどの欠点があった。

また、別の方法として分岐マイクロ命令を使用してダミ
ーのステップなどに分岐させることにより対処するもの
もあったが、この方法ではダミーのステップとの間で往
復するために少なくとも２ステツプを必要とするばかり
でなく、プログラムが読み難くなるなどの欠点があった
。

〔発明が解決しようとする問題点〕

この発明は、上述の従来技術の有する欠点を除去し、連
続するマイクロプログラムのステップ間で待合せを必要
とするようなプログラムに適用するに際して、プログラ
ムの他のステップに影響を与えることなく、マイクロプ
ログラムの１ビツトのみを変更することにより対処し得
るようにした制御方式を得んとするものである。

〔問題点を解決するための手段〕

当該ステップの処理後に待合せを要するマイクロ命令に
、マイクロ命令の先取りを停止させるための先取り停止
どノドを付加などにより設け、このビットの状態に応し
てマイクロ命令の先取りを停止して待合せを行なうよう
にするものである。

〔実施例〕

第１図は、本発明によるマイクロ命令の先取り制御方式
を適用したプロセサの実施例の関連する要部を示すもの
であり、第２図は第１図図示の実施例の動作を説明する
ための模式的タイムチャートである。

第１図において、制御記憶装置（１）は１０００から始
まるものとして図示したアドレスに対応して本発明の特
徴である先取り停止ビットＳを含むマイクロ命令を順次
記憶しており、アドレスカウンタ（２）はこの制御記憶
装置（１）の読出しアドレスを指定するもので、このア
ドレスはアドレス加算回路（３）によって順次加算され
る。

マルチプレクサ（４）は、コントローラ（９）の制御に
よってレジスタ（５）への入力を上記制御記憶装置（１
）の出力とＮＯＰ命令との間で切換えるものであり、こ
のレジスタ（５）は上記のように切換え選択されたマイ
クロ命令を先取り停止ビットＳと共にストアするもので
ある。このレジスタ（５）にストアされた命令中の先取
り停止ビットＳの状態は上記コントローラ（９）に入力
され、このビットＳがオンのとき、マルチプレクサ（４
）をＮＯＰ命令側に切換えると共に、アドレス加算回路
（３）によるアドレスの加算を停止させる。

このレジスタ（５）にストアされたマイクロ命令は、先
行制御デコーダ（７）によりデコードされて先行制御を
実行すると共に制御レジスタ（６）に転送され制御デコ
ーダ（８）を介して次の期間における制御を実行するも
のである。

以下、第２図によってその動作を図示の期間毎に詳細に
説明する。

期間　Ｔ１ アドレスカウンタ（２）の指示する先頭アドレス１００
０によって制御記憶装置（１）からマイクロ命令Ａを読
み出し、その終了後アドレス加算回路（３）によってア
ドレスカウンタ（２）を１００１にカウントアツプする
。

期間Ｔ１の末期に、上記マイクロ命令Ａはマルチプレク
サ（４）を介してレジスタ（５）にストアされる。

期間　Ｔ２ レジスタ（５）にストアされているマイクロ命令Ａは、
先行制御デコーダ（７）を介して先行制御を実行すると
共に制御レジスタ（６）に転送・ストアされる。

同時にアドレスカウンタ（２）が指示している制御記憶
装置（１）のアドレス１００１のマイクロ命令Ｂが読出
され、この期間の末期にレジスタ（５）にストアされる
が、この命令Ｂは、次のステップとの間に１期間分の待
合せを行なうために先取り停止ピッｌ−（Ｓ）がオン（
１として図示）にされているものとする。なお、アドレ
スカウンタ（２）は制御記憶装置（１）からのマイクロ
命令Ｂの読出し後アドレス加算回路（３）によりカウン
トアンプされて１００２となる。

期間　Ｔ３ 制御レジスタ（６）にあるマイクロ命令Ａは制御デコー
ダ（８）を介してプロセッサを制御する。

レジスタ（５）にあるマイクロ命令Ｂはそのオン状態に
ある先取り停止ピッｌ−（Ｓ）をコントローラ（９）に
転送し、このコントローラ（９）によってマルチプレク
サ（４）を切換えてＮＯＰ命令がレジスタ（５）に入力
されるようにすると共に、アドレス加算回路（３）を制
御してアドレスカウンタ（２）のカウントアツプを停止
させ、１００２を維持させる。

この期間の末期に、レジスタ（５）にストアされていた
マイクロ命令Ｂは制御レジスタ（６）に転送されるが、
このとき先取り停止ビット（Ｓ）は必ずしも転送するこ
とを要しない。この転送終了後レジスタ（５）にはマル
チプレクサ（４）を介してＮＯＰ命令がセットされる。

期間　Ｔ４ レジスタ（５）にあるＮＯＰ命令は、先行制御デコーダ
（７）を介する先行制御の実行を待合せさせ、制御レジ
スタ（６）は制御デコーダ（８）を介してプロセッサに
マイクロ命令已に基づく動作を行なわせる。

この期間の末期には、レジスタ（５）にあるＮＯＰ命令
が制御レジスタ（６）に転送され、その後には制御記憶
装置（１）がら前の期間Ｔ。

に続いて読み出されていたアドレス１００２のマイクロ
命令Ｃがストアされると共に、アドレスカウンタ（２）
はアドレス加算回路（２）によって１００３にカウント
アツプされる。

期間　Ｔ。

制御レジスタ（６）にあるＮＯＰ命令は制御デコーダ（
８）を介してプロセッサに待合せを行なわせ、レジスタ
（５）にあるマイクロ命令Ｃは先行制御デコーダ（７）
を介して先行制御を行なわせる。

この期間末期に、制御記憶装置（１）がら読出されてい
たアドレス１００３のマイクロ命令りおよびレジスタ（
５）あったマイクロ命令Ｃは、夫々レジスタ（５）およ
び制御レジシスタ（６）に転送され、アドレスカウンタ
（２）も１００４にカウントアンプされる。

期間　Ｔ６ レジスタ（５）および制御レジスタ（６）には夫々マイ
クロ命令りおよびＣがストアされており、これら命令が
制御を行なう態様、および、この期間末期における動作
は期間Ｔ１乃至Ｔ。

について説明したところから明らかであろう。

この実施例によれば、第２図のレジスタ（５）の段およ
び制御レジスタ（６）の段に示されるように、マイクロ
命令Ｂとマイクロ命令Ｃとの間にＮＯＰ命令が挿入され
ているにも係わらず、制御記憶装置（１）についてはマ
イクロ命令Ｃが２回読出されているのみで、命令のアド
レスを変更する必要がないことは明らかであろう。

〔発明の効果〕

本発明によれば、マイクロ命令の処理ステップの間に待
合せなどの時間を設けたいときに、前段のマイクロ命令
の先取り停止ビットをオンとすることのみによって、他
のプログラムステツブのアドレスに影響を与えることな
くｌ処理ステップに相当する時間を稼ぐことができるも
ので、入出力機器の応答速度などとの関係から処理速度
を低下させたいときには適宜のマイクロ命令の先取り停
止ビットをオンとすることにより、高速の処理能力を有
するものとプログラムを共用できるという効果も達成で
きる。

【図面の簡単な説明】

第１図は本発明の実施例を示し、第２図はこの実施例の
動作を説明するためのタイムチャートである。 第１図において、■は先取り停止ビットＳが設けられた
マイクロ命令を記憶した制御記憶装置、４はマルチプレ
クサ、５はマイクロ命令を先取り停止ビットＳと共にス
トアするレジスタ、９は先取り停止ビットの状態に応じ
た制御を行なうためのコントローラである。 ゛Ｙ放利 第１０

Claims (1)

【特許請求の範囲】
1. マイクロ命令の先取りを行なうマイクロプログラム制御
   のプロセッサにおいて、マイクロ命令に先取り停止ビッ
   ト（Ｓ）を設け、そのビットの値に応じてマイクロ命令
   の先取りを停止するようにしたことを特徴とするマイク
   ロ命令の先取り制御方式。