JPS6117022B2 - - Google Patents
Info
- Publication number
- JPS6117022B2 JPS6117022B2 JP55166074A JP16607480A JPS6117022B2 JP S6117022 B2 JPS6117022 B2 JP S6117022B2 JP 55166074 A JP55166074 A JP 55166074A JP 16607480 A JP16607480 A JP 16607480A JP S6117022 B2 JPS6117022 B2 JP S6117022B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- flop
- data
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000007921 spray Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000013144 data compression Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明は、試験データの発生，印加および観測
を容易にする論理集積回路に関する。 論理集積回路を試験する従来の方式には次のよ
うなものがある。すなわち、第１の方式において
は、フリツプフロツプ（以下Ｆ／Ｆ）を含む論理
集積回路（以下順序回路）に対して該Ｆ／Ｆに与
えられるクロツク信号に同期して試験データの発
生，印加および観測が行なわれる。しかし、この
方式では、試験データの発生に関して効率的なア
ルゴリズムが存在せず試験のために多くの労力が
必要となるという欠点がある。この欠点を改善す
るために縦属接続したＦ／Ｆによりシフトレジス
タを構成し、試験時にこれらＦ／Ｆのデータを順
次シフトインしシフトアウトすることにより試験
を行なうスキヤンバス方式が提案されている。こ
の方式の詳細は1975年IEEEから発行された刊行
物「12th Design Automation Cnofe−rence」の
第114頁−第122頁の記載を参照できる。しかし、
この方式には試験データをシフトインおよびシフ
トアウトするために時間がかかるという欠点があ
る。この欠点を除去するために前記Ｆ／Ｆからな
るシフトレジスタにフイードバツクループを設け
疑似乱数発生装置および試験結果の圧縮装置とし
ても動作するように試験を行なう方式が提案され
ている。この方式の詳細は、1979年、IEEEから
発行された刊行物「1979 IEEE Test
Conference」の第37頁から第41頁の記載を参照
できる。この方式では内部で試験データの自動発
生および観測データの圧縮を行ない試験期間の短
縮達成を図つているが、対象回路を複数に分割
し、分割されたそれぞれの回路に対してそれぞれ
試験を行なうことはできない。したがつて、試験
時には対象回路全体に対して試験を行なわなけれ
ばならず、この結果、多くの試験データや時間が
要るという欠点がある。 本発明の目的は上記欠点を解決し、試験データ
の回路内発生及び観測データの圧縮観測を可能に
し、かつ同時に対象回路を互いに独立な部分回路
に分割できるようにした論理集積回路を提供する
ことにある。 本発明の回路は、複数の信号を並列に受け複数
の信号を並列に出力する組合せ回路と、 この組合せ回路からの並列信号の一部を並列に
受けるマスター側フリツプフロツプ群と、 これらマスター側フリツプフロツプ群の各フリ
ツプフロツプに対応して設けられ前記フリツプフ
ロツプ群からの並列信号を受け前記組合せ回路に
帰還させるスプレー側フリツプフロツプ群と、 前記マスター側フリツプフロツプ群のそれぞれ
のフリツプフロツプを縦属接続しフイードバツク
ルーブを有するシフトレジスタを構成するよう動
作するマスター側接続回路と、 前記スプレー側フリツプロツプ群のそれぞれの
フリツプロツプを縦属接続しフイードバツクルー
プを有するシフトレジスタを構成するよう動作す
るスプレー側接続回路とを備えている。 次に本発明について図面を参照して詳細に説明
する。 第１図を参照すると、本発明の論理集積回路
は、組合せ回路１０１、この組合せ回路１０１の
一部出力を入力とし、その出力を前記組合せ回路
１０１の一部入力とするフリツプフロツプ（以下
Ｆ／Ｆ）回路１０２、前記Ｆ／Ｆ回路１０２にデ
ータをシフトインするための端子１０３、シフト
アウトするための端子１０４、前記Ｆ／Ｆ回路１
０２の動作を制御するための信号端子１０５およ
び１０６、前記組合せ回路１０１に対する入力端
子１１０−１〜１１０−ｎ、および出力端子群１
２０−１〜１２０−ｎから構成されている。 この回路は通常動作時においては、Ｆ／Ｆ回路
１０２を通常のＦ／Ｆとして用い、対象回路を同
期式順序回路として動作させる。この回路を試験
する場合にはＦ／Ｆ回路１０２を制御信号端子１
０５および１０６からの制御信号によりシフトレ
ジスタに変換することにより端子１０３から試験
データをシリアルに印加し組合せ回路１０１の入
力を任意の値に設定することができる。また、組
合せ回路１０２に設定された値は、端子１０４を
介してシリアルに観測することができるから組合
せ回路１０１の出力は出力端子１２０−１〜１２
０−ｎを介して与えられる試験結果と併せて完全
に観測することができる。 さらにマスタ側Ｆ／Ｆとスプレー側Ｆ／Ｆとは
フイードバツクループによりシフトレジスタとし
て構成されスレープ側Ｆ／Ｆを疑似乱数発生装置
として用い、マスタ側Ｆ／Ｆを組合せ回路１０１
の出力のデータ圧縮装置として用いてテストデー
タ発生の容易化、テスト印加の高速化およびテス
ト出力データのコンパクト化、すなわち、観測時
間の低減をはかることができる。 第２図を参照すると、前記Ｆ／Ｆ回路１０２
は、マスタ側Ｆ／Ｆ２０１，２０２，２０３，２
０４…２０Ｎ，および２０Ｍ，スレープ側Ｆ／Ｆ
２１１，２１２，２１３，２１４，…２１Ｎ，お
よび２１Ｍ，およびモード切換え回路２２０から
構成されている。通常動作時にはデータはマスタ
側Ｆ／Ｆ２０１からスレープ側Ｆ／Ｆ２１１に流
れテスト時において初期データを設定する際には
シフトイン端子１０３からシフトレジスタ構成を
とるＦ／Ｆ２１１，２１２，…２１Ｎおよび２１
Ｍにデータがセツトされる。Ｆ／Ｆのデータを観
測する際にも同様にシフトレジスタからシフトア
ウト端子１０４を介してデータが出力される。さ
らにテスト時においてフイードバツクループを働
かせて、シフトレジスタの値とループからの値と
の排他的論理和をとることによりスレープ側Ｆ／
Ｆ群で疑似乱数発生装置マスタ側Ｆ／Ｆ群で組合
せ回路出力のデータ圧縮装置を構成することがで
きる。 第３図を参照すると、第２図におけるモード切
り換え回路２２０の一実施例は、オアゲート３０
１，アンドゲート３０２，排他的論理和ゲート３
０３および負信号と真信号とをともに出す真補ゲ
ート３０４から構成されている。 次にこのモード切換え回路２２０の動作を詳細
に説明する。この回路では、制御信号１０５およ
び１０６の値に応じて出力３１１にはデータ入力
３２１、前段のシフトレジスタの値３２２および
データ入力などの値３２３と前段のシフトレジス
タとの排他的論理和をとつた値のいずれかが出力
されるようになつている。この動作の詳細は次の
ような表で示すことができる。
を容易にする論理集積回路に関する。 論理集積回路を試験する従来の方式には次のよ
うなものがある。すなわち、第１の方式において
は、フリツプフロツプ（以下Ｆ／Ｆ）を含む論理
集積回路（以下順序回路）に対して該Ｆ／Ｆに与
えられるクロツク信号に同期して試験データの発
生，印加および観測が行なわれる。しかし、この
方式では、試験データの発生に関して効率的なア
ルゴリズムが存在せず試験のために多くの労力が
必要となるという欠点がある。この欠点を改善す
るために縦属接続したＦ／Ｆによりシフトレジス
タを構成し、試験時にこれらＦ／Ｆのデータを順
次シフトインしシフトアウトすることにより試験
を行なうスキヤンバス方式が提案されている。こ
の方式の詳細は1975年IEEEから発行された刊行
物「12th Design Automation Cnofe−rence」の
第114頁−第122頁の記載を参照できる。しかし、
この方式には試験データをシフトインおよびシフ
トアウトするために時間がかかるという欠点があ
る。この欠点を除去するために前記Ｆ／Ｆからな
るシフトレジスタにフイードバツクループを設け
疑似乱数発生装置および試験結果の圧縮装置とし
ても動作するように試験を行なう方式が提案され
ている。この方式の詳細は、1979年、IEEEから
発行された刊行物「1979 IEEE Test
Conference」の第37頁から第41頁の記載を参照
できる。この方式では内部で試験データの自動発
生および観測データの圧縮を行ない試験期間の短
縮達成を図つているが、対象回路を複数に分割
し、分割されたそれぞれの回路に対してそれぞれ
試験を行なうことはできない。したがつて、試験
時には対象回路全体に対して試験を行なわなけれ
ばならず、この結果、多くの試験データや時間が
要るという欠点がある。 本発明の目的は上記欠点を解決し、試験データ
の回路内発生及び観測データの圧縮観測を可能に
し、かつ同時に対象回路を互いに独立な部分回路
に分割できるようにした論理集積回路を提供する
ことにある。 本発明の回路は、複数の信号を並列に受け複数
の信号を並列に出力する組合せ回路と、 この組合せ回路からの並列信号の一部を並列に
受けるマスター側フリツプフロツプ群と、 これらマスター側フリツプフロツプ群の各フリ
ツプフロツプに対応して設けられ前記フリツプフ
ロツプ群からの並列信号を受け前記組合せ回路に
帰還させるスプレー側フリツプフロツプ群と、 前記マスター側フリツプフロツプ群のそれぞれ
のフリツプフロツプを縦属接続しフイードバツク
ルーブを有するシフトレジスタを構成するよう動
作するマスター側接続回路と、 前記スプレー側フリツプロツプ群のそれぞれの
フリツプロツプを縦属接続しフイードバツクルー
プを有するシフトレジスタを構成するよう動作す
るスプレー側接続回路とを備えている。 次に本発明について図面を参照して詳細に説明
する。 第１図を参照すると、本発明の論理集積回路
は、組合せ回路１０１、この組合せ回路１０１の
一部出力を入力とし、その出力を前記組合せ回路
１０１の一部入力とするフリツプフロツプ（以下
Ｆ／Ｆ）回路１０２、前記Ｆ／Ｆ回路１０２にデ
ータをシフトインするための端子１０３、シフト
アウトするための端子１０４、前記Ｆ／Ｆ回路１
０２の動作を制御するための信号端子１０５およ
び１０６、前記組合せ回路１０１に対する入力端
子１１０−１〜１１０−ｎ、および出力端子群１
２０−１〜１２０−ｎから構成されている。 この回路は通常動作時においては、Ｆ／Ｆ回路
１０２を通常のＦ／Ｆとして用い、対象回路を同
期式順序回路として動作させる。この回路を試験
する場合にはＦ／Ｆ回路１０２を制御信号端子１
０５および１０６からの制御信号によりシフトレ
ジスタに変換することにより端子１０３から試験
データをシリアルに印加し組合せ回路１０１の入
力を任意の値に設定することができる。また、組
合せ回路１０２に設定された値は、端子１０４を
介してシリアルに観測することができるから組合
せ回路１０１の出力は出力端子１２０−１〜１２
０−ｎを介して与えられる試験結果と併せて完全
に観測することができる。 さらにマスタ側Ｆ／Ｆとスプレー側Ｆ／Ｆとは
フイードバツクループによりシフトレジスタとし
て構成されスレープ側Ｆ／Ｆを疑似乱数発生装置
として用い、マスタ側Ｆ／Ｆを組合せ回路１０１
の出力のデータ圧縮装置として用いてテストデー
タ発生の容易化、テスト印加の高速化およびテス
ト出力データのコンパクト化、すなわち、観測時
間の低減をはかることができる。 第２図を参照すると、前記Ｆ／Ｆ回路１０２
は、マスタ側Ｆ／Ｆ２０１，２０２，２０３，２
０４…２０Ｎ，および２０Ｍ，スレープ側Ｆ／Ｆ
２１１，２１２，２１３，２１４，…２１Ｎ，お
よび２１Ｍ，およびモード切換え回路２２０から
構成されている。通常動作時にはデータはマスタ
側Ｆ／Ｆ２０１からスレープ側Ｆ／Ｆ２１１に流
れテスト時において初期データを設定する際には
シフトイン端子１０３からシフトレジスタ構成を
とるＦ／Ｆ２１１，２１２，…２１Ｎおよび２１
Ｍにデータがセツトされる。Ｆ／Ｆのデータを観
測する際にも同様にシフトレジスタからシフトア
ウト端子１０４を介してデータが出力される。さ
らにテスト時においてフイードバツクループを働
かせて、シフトレジスタの値とループからの値と
の排他的論理和をとることによりスレープ側Ｆ／
Ｆ群で疑似乱数発生装置マスタ側Ｆ／Ｆ群で組合
せ回路出力のデータ圧縮装置を構成することがで
きる。 第３図を参照すると、第２図におけるモード切
り換え回路２２０の一実施例は、オアゲート３０
１，アンドゲート３０２，排他的論理和ゲート３
０３および負信号と真信号とをともに出す真補ゲ
ート３０４から構成されている。 次にこのモード切換え回路２２０の動作を詳細
に説明する。この回路では、制御信号１０５およ
び１０６の値に応じて出力３１１にはデータ入力
３２１、前段のシフトレジスタの値３２２および
データ入力などの値３２３と前段のシフトレジス
タとの排他的論理和をとつた値のいずれかが出力
されるようになつている。この動作の詳細は次の
ような表で示すことができる。
【表】
【表】
本発明にはフリツプフロツプ回路をマスタ側お
よびスレープ側の両系列についてフイードバツク
ループ付シフトレジスタとして構成することによ
り試験の発生・印加および観測を容易に実現でき
るという効果がある。
よびスレープ側の両系列についてフイードバツク
ループ付シフトレジスタとして構成することによ
り試験の発生・印加および観測を容易に実現でき
るという効果がある。
第１図は本発明の一実施例を示す図、第２図は
第１図のＦ／Ｆ回路の一部を示す図および第３図
は第２図の切換え回路の詳細な構成を示す図であ
る。 第１図から第３図において、１０１……組合せ
回路、１０２……フリツプフロツプ回路、１０３
……シフトイン端子、１０４……シフトアウト端
子、１０５，１０６……モード切換え端子、１１
０……入力端子、１２０……出力端子、２０１，
２０２……マスタ側フリツプフロツプ、２１１，
２１２……スレープ側フリツプフロツプ、２２０
……モード切換え回路、２２１……クロツク信
号、３０１……オアゲート、３０２……アンドゲ
ート、３０３……排他的論理和ゲート、３０４…
…真補ゲート、３１７……出力、３２１……ノー
マルデータ入力、３２２……シフトレジスタ入
力、３２３……フイードバツクループ入力。
第１図のＦ／Ｆ回路の一部を示す図および第３図
は第２図の切換え回路の詳細な構成を示す図であ
る。 第１図から第３図において、１０１……組合せ
回路、１０２……フリツプフロツプ回路、１０３
……シフトイン端子、１０４……シフトアウト端
子、１０５，１０６……モード切換え端子、１１
０……入力端子、１２０……出力端子、２０１，
２０２……マスタ側フリツプフロツプ、２１１，
２１２……スレープ側フリツプフロツプ、２２０
……モード切換え回路、２２１……クロツク信
号、３０１……オアゲート、３０２……アンドゲ
ート、３０３……排他的論理和ゲート、３０４…
…真補ゲート、３１７……出力、３２１……ノー
マルデータ入力、３２２……シフトレジスタ入
力、３２３……フイードバツクループ入力。
Claims (1)
- 【特許請求の範囲】 １ 複数の信号を並列に受け複数の信号を並列に
出力する組合せ回路と、 この組合せ回路からの並列信号の一部を並列に
受けるマスター側フリツプフロツプ群と、 これらマスター側フリツプフロツプ群の各フリ
ツプフロツプに対応して設けられ前記フリツプフ
ロツプ群からの並列信号を受け前記組合せ回路に
帰還させるスレープ側フリツプフロツプ群と、 前記マスター側フリツプフロツプ群のそれぞれ
のフリツプフロツプを縦属接続しフイードバツク
ループを有するシフトレジスタを構成するよう動
作するマスター側接続回路と、 前記スプレー側フリツプフロツプ群のそれぞれ
のフリツプフロツプを縦属接続しフイードバツク
ループを有するシフトレジスタを構成するよう動
作するスレープ側接続回路とを備えたことを特徴
とする論理集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55166074A JPS5789154A (en) | 1980-11-25 | 1980-11-25 | Logical integrated circuit |
| US06/324,707 US4424581A (en) | 1980-11-25 | 1981-11-24 | Logic circuit with a test capability |
| FR8121981A FR2494868B1 (fr) | 1980-11-25 | 1981-11-24 | Circuit logique permettant une operation d'essai |
| DE19813146721 DE3146721A1 (de) | 1980-11-25 | 1981-11-25 | Logikschaltkreis mit pruefmoeglichkeit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55166074A JPS5789154A (en) | 1980-11-25 | 1980-11-25 | Logical integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5789154A JPS5789154A (en) | 1982-06-03 |
| JPS6117022B2 true JPS6117022B2 (ja) | 1986-05-06 |
Family
ID=15824492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55166074A Granted JPS5789154A (en) | 1980-11-25 | 1980-11-25 | Logical integrated circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4424581A (ja) |
| JP (1) | JPS5789154A (ja) |
| DE (1) | DE3146721A1 (ja) |
| FR (1) | FR2494868B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4802133A (en) * | 1985-03-26 | 1989-01-31 | Kabushiki Kaisha Toshiba | Logic circuit |
| US4937770A (en) * | 1986-02-07 | 1990-06-26 | Teradyne, Inc. | Simulation system |
| US4926320A (en) * | 1987-04-07 | 1990-05-15 | Nec Corporation | Information processing system having microprogram-controlled type arithmetic processing unit |
| JPS63286781A (ja) * | 1987-05-19 | 1988-11-24 | Mitsubishi Electric Corp | 回路の試験方法 |
| JPH03260739A (ja) * | 1990-03-09 | 1991-11-20 | Advantest Corp | 順序動作型論理回路 |
| US5130568A (en) * | 1990-11-05 | 1992-07-14 | Vertex Semiconductor Corporation | Scannable latch system and method |
| JPH05199080A (ja) * | 1992-01-17 | 1993-08-06 | Sony Corp | 相補型論理回路 |
| JPH05232196A (ja) * | 1992-02-25 | 1993-09-07 | Mitsubishi Electric Corp | テスト回路 |
| US5774738A (en) * | 1993-05-03 | 1998-06-30 | Texas Instruments Incorporated | State machines |
| JP3346827B2 (ja) * | 1993-05-25 | 2002-11-18 | 三菱電機株式会社 | 同期型半導体記憶装置 |
| TW222725B (en) * | 1993-07-09 | 1994-04-21 | Philips Electronics Nv | Testing sequential logic circuit upon changing into combinatorial logic circuit |
| US5416362A (en) * | 1993-09-10 | 1995-05-16 | Unisys Corporation | Transparent flip-flop |
| JP3321926B2 (ja) | 1993-09-17 | 2002-09-09 | 株式会社日立製作所 | 自己同期型半導体集積回路装置 |
| US6011744A (en) * | 1997-07-16 | 2000-01-04 | Altera Corporation | Programmable logic device with multi-port memory |
| US7042756B2 (en) * | 2002-10-18 | 2006-05-09 | Viciciv Technology | Configurable storage device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3815025A (en) * | 1971-10-18 | 1974-06-04 | Ibm | Large-scale integrated circuit testing structure |
| US3761695A (en) * | 1972-10-16 | 1973-09-25 | Ibm | Method of level sensitive testing a functional logic system |
| DD123129A1 (ja) * | 1975-12-16 | 1976-11-20 | ||
| US4063080A (en) * | 1976-06-30 | 1977-12-13 | International Business Machines Corporation | Method of propagation delay testing a level sensitive array logic system |
| DE2902375C2 (de) * | 1979-01-23 | 1984-05-17 | Siemens AG, 1000 Berlin und 8000 München | Logikbaustein für integrierte Digitalschaltungen |
| DE3009945A1 (de) * | 1979-03-15 | 1980-09-18 | Nippon Electric Co | Integrierter, logischer schaltkreis mit funktionspruefung |
| JPS5665395A (en) | 1979-10-30 | 1981-06-03 | Fujitsu Ltd | Bit-line voltage level setting circuit |
-
1980
- 1980-11-25 JP JP55166074A patent/JPS5789154A/ja active Granted
-
1981
- 1981-11-24 FR FR8121981A patent/FR2494868B1/fr not_active Expired
- 1981-11-24 US US06/324,707 patent/US4424581A/en not_active Expired - Lifetime
- 1981-11-25 DE DE19813146721 patent/DE3146721A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2494868B1 (fr) | 1988-04-08 |
| JPS5789154A (en) | 1982-06-03 |
| FR2494868A1 (fr) | 1982-05-28 |
| US4424581A (en) | 1984-01-03 |
| DE3146721C2 (ja) | 1989-12-14 |
| DE3146721A1 (de) | 1982-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6117022B2 (ja) | ||
| US5742617A (en) | Controller for implementing scan testing | |
| JPS61155878A (ja) | 集積回路またはそれに関する改良 | |
| JPH0481147B2 (ja) | ||
| EP0702242B1 (en) | Single clock scan latch | |
| KR970030813A (ko) | 프로그래머블 게이트 어레이의 시험 및 동작을 위한 프로그램 가능 회로 | |
| JP3461571B2 (ja) | 集積回路 | |
| JP2817486B2 (ja) | 論理集積回路 | |
| JPH1130646A (ja) | 半導体集積回路及びそれに含まれるテスト回路 | |
| EP0702241B1 (en) | Structural and performance scan test | |
| US5513187A (en) | Process for testing integrated circuits with at least one logic circuit and testable integrated circuit | |
| JPS6469973A (en) | Testing apparatus of lsi | |
| JPH0295283A (ja) | 半導体集積回路装置 | |
| JPS59180467A (ja) | 論理回路の試験方法 | |
| JP3147057B2 (ja) | 半導体集積回路およびその使用方法 | |
| JP2536478B2 (ja) | フリップフロップ回路 | |
| SARRIS | Dynamic fault test generation and evaluation for combinational and asynchronous sequential circuits[Ph. D. Thesis] | |
| JPS63279614A (ja) | 論理集積回路 | |
| JPS58121447A (ja) | 論理集積回路 | |
| Augusto et al. | A Modular reconfigurable architecture for efficient fault simulation in digital circuits | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JPS63159773A (ja) | 高集積回路試験方式 | |
| JPS6266175A (ja) | 集積回路単体試験用回路 | |
| JPH04361179A (ja) | 半導体集積回路装置 | |
| JPH02193083A (ja) | 論理回路用スキャンテスト回路 |