JPS61158170A - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JPS61158170A JPS61158170A JP59280075A JP28007584A JPS61158170A JP S61158170 A JPS61158170 A JP S61158170A JP 59280075 A JP59280075 A JP 59280075A JP 28007584 A JP28007584 A JP 28007584A JP S61158170 A JPS61158170 A JP S61158170A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- fet
- mos
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 9
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 9
- 229910052682 stishovite Inorganic materials 0.000 abstract description 9
- 229910052905 tridymite Inorganic materials 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＣＤ （電荷結合素子）を用いた電荷転送
装置の製造方法に関する。
装置の製造方法に関する。
例えばＣＯＤ固体盪像装置において、そのＣＣＤ構成部
の電荷転送電極を２層ポリシリコンで構成する場合は、
半導体基体の主面にＳ ｉ（ｈ等のゲート絶縁層を介し
て第１層ポリシリコン電極を形成して後、その表面を酸
化し、次に両第１層ポリシリコン電極間に第２層ポリシ
リコン電極を形成するようになされる。一般にこのよう
なＣＣＤ構成部においては第１層ポリシリコン電極を酸
化する際、同時に第１層ポリシリコン電極の下のＳｉＯ
２層が酸化されるのを防ぐため、ゲート絶縁層としてＳ
ｉＯ２層上に５ｉＮｉｉを形成した２層構造を採用して
いる。
の電荷転送電極を２層ポリシリコンで構成する場合は、
半導体基体の主面にＳ ｉ（ｈ等のゲート絶縁層を介し
て第１層ポリシリコン電極を形成して後、その表面を酸
化し、次に両第１層ポリシリコン電極間に第２層ポリシ
リコン電極を形成するようになされる。一般にこのよう
なＣＣＤ構成部においては第１層ポリシリコン電極を酸
化する際、同時に第１層ポリシリコン電極の下のＳｉＯ
２層が酸化されるのを防ぐため、ゲート絶縁層としてＳ
ｉＯ２層上に５ｉＮｉｉを形成した２層構造を採用して
いる。
従って、このような２層構造とすることにより、第１層
ポリシリコン電極と第２層ポリシリコン電極より成るＣ
ＣＤのポテンシャル制御が容易になる。
ポリシリコン電極と第２層ポリシリコン電極より成るＣ
ＣＤのポテンシャル制御が容易になる。
従来の製造方法により、ＣＣＯの構成部の製造と同一の
工程で同時にＭＯＳ−ＦＥＴ （絶縁ゲート型電界効
果トランジスタ）例えば出力ＭＯＳ−ＦＥＴも製造しよ
うとする場合、出力ＭＯＳ−ＦＥＴ形成部位にもＳｉＮ
層が形成されているため、出力ＭＯ３−Ｆｔ！Ｔのゲー
ト絶縁膜の膜厚が厚くなり、パンチスルーなどの問題が
発生して出力ＭＯＳ−ＦＥＴの微細化が困難になる。
工程で同時にＭＯＳ−ＦＥＴ （絶縁ゲート型電界効
果トランジスタ）例えば出力ＭＯＳ−ＦＥＴも製造しよ
うとする場合、出力ＭＯＳ−ＦＥＴ形成部位にもＳｉＮ
層が形成されているため、出力ＭＯ３−Ｆｔ！Ｔのゲー
ト絶縁膜の膜厚が厚くなり、パンチスルーなどの問題が
発生して出力ＭＯＳ−ＦＥＴの微細化が困難になる。
本発明は、ＣＯＤ構成部と同時に形成されるＭＯＳ−Ｆ
ＥＴの微細化及び特性の向上を図ることができるＣＣＤ
を用いた電荷転送装置の製造方法を提供するものである
。
ＥＴの微細化及び特性の向上を図ることができるＣＣＤ
を用いた電荷転送装置の製造方法を提供するものである
。
本発明は半導体基体上にｓ ｉ０２層と５ＩＮＮを形成
した後、ＣＣＤ形成部位のＳＩＮ層上に電荷転送電極と
なる第１層ポリシリコン電極を形成する工程と、ＭＯＳ
−ＦＥＴ形成部位のＳ ｉ０２層とＳｉＮ層を選択除去
する工程と、同一酸化処理により第１層ポリシリコン電
極の表面に酸化膜を形成すると同時に、ＭＯＳ−ＦＥＴ
形成部位にゲート酸化膜を形成する工程と、ＣＣＤ形成
部位に電荷転送電極となる第２層ポリシリコン電極を形
成すると同時にＭＯＳ−ＦＥＴ形成部位に第２層ポリシ
リコンによるゲート電極を形成する工程を有することを
特徴とする電荷転送装置の製造方法である。
した後、ＣＣＤ形成部位のＳＩＮ層上に電荷転送電極と
なる第１層ポリシリコン電極を形成する工程と、ＭＯＳ
−ＦＥＴ形成部位のＳ ｉ０２層とＳｉＮ層を選択除去
する工程と、同一酸化処理により第１層ポリシリコン電
極の表面に酸化膜を形成すると同時に、ＭＯＳ−ＦＥＴ
形成部位にゲート酸化膜を形成する工程と、ＣＣＤ形成
部位に電荷転送電極となる第２層ポリシリコン電極を形
成すると同時にＭＯＳ−ＦＥＴ形成部位に第２層ポリシ
リコンによるゲート電極を形成する工程を有することを
特徴とする電荷転送装置の製造方法である。
上記工程の後は、ＭＯＳ−ＦＥＴ形成部位とＣＣＤ形成
部位にそれぞれ通常の形成手段を施して目的の電荷転送
装置を製造する。
部位にそれぞれ通常の形成手段を施して目的の電荷転送
装置を製造する。
本発明によれば、ＭＯＳ−ＦＥＴのゲート絶縁膜はＣＣ
Ｄ形成部位における第１層ポリシリコン電極の表面酸化
と同時に形成される５Ｌ（ｈ層のみで構成されるために
薄いゲート絶縁膜となる。従って、パンチスルーなどの
問題が発生せずにＭＯＳ−ＦＥＴの微細化（ゲート長を
短か（する等）が可能になり、ＭＯＳ−ＦＥＴの特性が
向上する。
Ｄ形成部位における第１層ポリシリコン電極の表面酸化
と同時に形成される５Ｌ（ｈ層のみで構成されるために
薄いゲート絶縁膜となる。従って、パンチスルーなどの
問題が発生せずにＭＯＳ−ＦＥＴの微細化（ゲート長を
短か（する等）が可能になり、ＭＯＳ−ＦＥＴの特性が
向上する。
本発明の実施例を図面の第１図〜第４図を参照して説明
する。
する。
先ず、第１図に示すように、半導体基体（１）上のＣＣ
Ｄ形成部位（２）及び出力ＭＯＳ−ＦＥＴ形成部位（３
）のゲートとなる部分（４）は薄く、その他の所謂フィ
ールド部分は厚（Ｓｉ０２層（５）を形成した後、この
Ｓｉ０２層（５）の上にＳｉＮ層（６）を形成する。そ
して、ＣＣＤ形成部位（２）のＳｉＮ層（６）上に電荷
転送電極となる複数の第１層ポリシリコン電極（７）を
所定間隔を置いて配列形成する。
Ｄ形成部位（２）及び出力ＭＯＳ−ＦＥＴ形成部位（３
）のゲートとなる部分（４）は薄く、その他の所謂フィ
ールド部分は厚（Ｓｉ０２層（５）を形成した後、この
Ｓｉ０２層（５）の上にＳｉＮ層（６）を形成する。そ
して、ＣＣＤ形成部位（２）のＳｉＮ層（６）上に電荷
転送電極となる複数の第１層ポリシリコン電極（７）を
所定間隔を置いて配列形成する。
次に、第２図に示すように、出力ＭＯＳ−Ｆｆ！Ｔ形成
部位（３）におけるゲートとなる部分（４）のＳｉ０２
層（５）とＳｉＮ層（６）のみを選択的に除去する。
部位（３）におけるゲートとなる部分（４）のＳｉ０２
層（５）とＳｉＮ層（６）のみを選択的に除去する。
次に、第３図に示すように、酸化処理して第１層ポリシ
リコン電極（７）の表面に酸化膜（Ｓｉ０２）（８ａ）
を形成し、同時に出力ＭＯＳ−Ｆｉｌ！Ｔ形成部位（３
）にもゲート酸化膜（Ｓｉ０２） （８ｂ）を形成す
る。
リコン電極（７）の表面に酸化膜（Ｓｉ０２）（８ａ）
を形成し、同時に出力ＭＯＳ−Ｆｉｌ！Ｔ形成部位（３
）にもゲート酸化膜（Ｓｉ０２） （８ｂ）を形成す
る。
・次に第４図に示すように第２層ポリシリコンを被着し
、パターニングして出力ＭＯＳ−ＦＥＴ形成部位（３）
に第２層ポリシリコンによるゲート電極（９）を形成し
、同時にＣＣＤ形成部位（２）の第１層ポリシリコン電
極（７）間に電荷転送電極となる複数の第２層ポリシリ
コン電極頭を形成する。
、パターニングして出力ＭＯＳ−ＦＥＴ形成部位（３）
に第２層ポリシリコンによるゲート電極（９）を形成し
、同時にＣＣＤ形成部位（２）の第１層ポリシリコン電
極（７）間に電荷転送電極となる複数の第２層ポリシリ
コン電極頭を形成する。
この後、ポリシリコンゲート電極（９）と第２層ポリシ
リコン電極Ｑｌの表面酸化、出力ＭＯＳ−ＦＥＴ形成部
位（３）へのイオン注入（ポリシリコンゲート電極（９
）をマスクしたセルファライン）によるソース領域とド
レイン領域の形成等の通常の形成手段を施して出力ＭＯ
Ｓ−Ｆｌ！Ｔを同時形成したＣＯＤによる電荷転送装置
を製造する。
リコン電極Ｑｌの表面酸化、出力ＭＯＳ−ＦＥＴ形成部
位（３）へのイオン注入（ポリシリコンゲート電極（９
）をマスクしたセルファライン）によるソース領域とド
レイン領域の形成等の通常の形成手段を施して出力ＭＯ
Ｓ−Ｆｌ！Ｔを同時形成したＣＯＤによる電荷転送装置
を製造する。
本発明ではＣＣＤＣＤ固体措置装置の他のＣＣＤを用い
た電荷転送装置等の製造に通用することができる。
た電荷転送装置等の製造に通用することができる。
本発明により、ＣＯＤ構成部と同時形成されるＭＯＳ−
Ｆｌｌ！Ｔの微細化が可能になり、ＭＯＳ−ＦＥＴの特
性の向上を実現できる。
Ｆｌｌ！Ｔの微細化が可能になり、ＭＯＳ−ＦＥＴの特
性の向上を実現できる。
第１図乃至第４図は本発明に係るＣＣＯによる電荷転送
装置の製造方法を示す工程図である。
装置の製造方法を示す工程図である。
Claims (1)
- 半導体基体上にＳｉＯ＿２層とＳｉＮ層を形成した後
、ＣＣＤ形成部位のＳｉＮ層上に電荷転送電極となる第
１層ポリシリコン電極を形成する工程と、ＭＯＳ−ＦＥ
Ｔ形成部位の上記ＳｉＯ＿２層とＳｉＮ層を選択除去す
る工程と、同一酸化処理により上記第１層ポリシリコン
電極の表面に酸化膜を形成すると同時に上記ＭＯＳ−Ｆ
ＥＴ形成部位にゲート酸化膜を形成する工程と、上記Ｃ
ＣＤ形成部位に電荷転送電極となる第２層ポリシリコン
電極を形成すると同時に上記ＭＯＳ−ＦＥＴ形成部位に
第２層ポリシリコンによるゲート電極を形成する工程を
有することを特徴とするＣＣＤの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280075A JPS61158170A (ja) | 1984-12-28 | 1984-12-28 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280075A JPS61158170A (ja) | 1984-12-28 | 1984-12-28 | 電荷転送装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61158170A true JPS61158170A (ja) | 1986-07-17 |
| JPH0580821B2 JPH0580821B2 (ja) | 1993-11-10 |
Family
ID=17619951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59280075A Granted JPS61158170A (ja) | 1984-12-28 | 1984-12-28 | 電荷転送装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61158170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492144A2 (en) * | 1990-11-26 | 1992-07-01 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| JPH04290447A (ja) * | 1991-03-19 | 1992-10-15 | Toshiba Corp | 電荷結合素子を持つ半導体集積回路装置の製造方法 |
-
1984
- 1984-12-28 JP JP59280075A patent/JPS61158170A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492144A2 (en) * | 1990-11-26 | 1992-07-01 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5241198A (en) * | 1990-11-26 | 1993-08-31 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5302545A (en) * | 1990-11-26 | 1994-04-12 | Matsushita Electronics Corporation | Method of making charge-coupled device and solid-state imaging device having an ONO transfer gate insulating film |
| JPH04290447A (ja) * | 1991-03-19 | 1992-10-15 | Toshiba Corp | 電荷結合素子を持つ半導体集積回路装置の製造方法 |
| US5321282A (en) * | 1991-03-19 | 1994-06-14 | Kabushiki Kaisha Toshiba | Integrated circuit having a charge coupled device and MOS transistor and method for manufacturing thereof |
| US5489545A (en) * | 1991-03-19 | 1996-02-06 | Kabushiki Kaisha Toshiba | Method of manufacturing an integrated circuit having a charge coupled device and a MOS transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580821B2 (ja) | 1993-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000164830A (ja) | 半導体記憶装置の製造方法 | |
| JPH08255846A (ja) | 半導体装置及びその製造方法 | |
| JP2003298063A (ja) | 電界効果トランジスタ | |
| JPS61158170A (ja) | 電荷転送装置の製造方法 | |
| JPH02162738A (ja) | Ｍｏｓ ｆｅｔ の製造方法 | |
| US5627096A (en) | Manufacturing method of electric charge transferring devices | |
| JPS6242382B2 (ja) | ||
| JPH07109858B2 (ja) | 半導体装置の製造方法 | |
| JPH02220450A (ja) | 非破壊読み出し型電荷転送装置とその製造方法 | |
| JPH0864810A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| JPS6020909B2 (ja) | 電荷結合素子の製造方法 | |
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 | |
| JP2817404B2 (ja) | 電荷転送素子の製造方法 | |
| JPS63289961A (ja) | 半導体装置の製造方法 | |
| JP2637860B2 (ja) | 半導体装置の製造方法 | |
| JPS63102355A (ja) | 相補型電界効果トランジスタ装置 | |
| JPH0247838A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03109742A (ja) | 電荷転送装置及びその製造方法 | |
| JPS6338253A (ja) | 半導体装置 | |
| JPH0645360A (ja) | 半導体装置の製造方法 | |
| JPS63299167A (ja) | 半導体装置の製造方法 | |
| JPS63127570A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| JPS6269663A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |