JPH02220450A - 非破壊読み出し型電荷転送装置とその製造方法 - Google Patents
非破壊読み出し型電荷転送装置とその製造方法Info
- Publication number
- JPH02220450A JPH02220450A JP4099589A JP4099589A JPH02220450A JP H02220450 A JPH02220450 A JP H02220450A JP 4099589 A JP4099589 A JP 4099589A JP 4099589 A JP4099589 A JP 4099589A JP H02220450 A JPH02220450 A JP H02220450A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- oxide film
- charge transfer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76866—Surface Channel CCD
- H01L29/76875—Two-Phase CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ９背景技術［第３図］
Ｂ１発明が解決しようとする問題点
Ｅ０問題点を解決するための手段
Ｆ０作用
Ｇ、実施例［第１図、第２図］
Ｈ１発明の効果
（Ａ、産業上の利用分野）
本発明はフローティングゲートアンブリファイア法ある
いはデイストリブニーティドフローティングゲートアン
プリファイア法による信号電荷検出を行う電荷転送装置
とその製造方法に関する。
いはデイストリブニーティドフローティングゲートアン
プリファイア法による信号電荷検出を行う電荷転送装置
とその製造方法に関する。
（Ｂ、発明の概要）
本発明は、周辺回路の素子のしきい値電圧の制御性を維
持しながら電荷転送部におけるピンホール現象の発生を
防止をし且つ浮遊電極下を通った信号電荷を更に支障な
く転送できるようにするため、 転送用電極と浮遊電極と該浮遊電極に隣接する電極を積
層絶縁膜上に形成し、周辺回路部のゲート電極を半導体
酸化膜上に形成するようにしたものである。
持しながら電荷転送部におけるピンホール現象の発生を
防止をし且つ浮遊電極下を通った信号電荷を更に支障な
く転送できるようにするため、 転送用電極と浮遊電極と該浮遊電極に隣接する電極を積
層絶縁膜上に形成し、周辺回路部のゲート電極を半導体
酸化膜上に形成するようにしたものである。
（Ｃ，背景技術）［第３図］
電荷転送装置は固体撮像装置としであるいは遅延素子等
として多く用いられる。そして、電荷転送装置は一般に
信号電荷を転送する電荷転送部と、それ以外の動作をす
る周辺回路とによって構成されており、その周辺回路は
ＭＯＳトランジスタによって構成されている場合が多い
。かかる電荷転送装置には転送された信号電荷の読み出
しをフローティングディフェージョンアンプリファイア
法により行うタイプのものと、フローティングゲートア
ンブリファイアあるいはデイストリブニーティドフロー
ティングゲートアンプリファイア法により行うタイプの
ものとがあり、後者の方には信号電荷の非破壊的読み出
しができるという利点がある。
として多く用いられる。そして、電荷転送装置は一般に
信号電荷を転送する電荷転送部と、それ以外の動作をす
る周辺回路とによって構成されており、その周辺回路は
ＭＯＳトランジスタによって構成されている場合が多い
。かかる電荷転送装置には転送された信号電荷の読み出
しをフローティングディフェージョンアンプリファイア
法により行うタイプのものと、フローティングゲートア
ンブリファイアあるいはデイストリブニーティドフロー
ティングゲートアンプリファイア法により行うタイプの
ものとがあり、後者の方には信号電荷の非破壊的読み出
しができるという利点がある。
ところで、電荷転送装置においては、ゲート絶縁膜をシ
リコン酸化膜で構成した場合には電荷転送部で所謂ピン
ホール現象が生じるという問題がある。そこで、ゲート
絶縁膜をすべてシリコン酸化膜とシリコン窒素膜とシリ
コン酸化膜とを積層した積層絶縁膜（ＯＮＯ膜）により
構成することが考えられる。第３図はそのようにゲート
絶縁膜を積層絶縁膜により構成したフローティングゲー
トアンブリファイア法により信号の取り出しを行うタイ
プの電荷転送装置を示すものである。
リコン酸化膜で構成した場合には電荷転送部で所謂ピン
ホール現象が生じるという問題がある。そこで、ゲート
絶縁膜をすべてシリコン酸化膜とシリコン窒素膜とシリ
コン酸化膜とを積層した積層絶縁膜（ＯＮＯ膜）により
構成することが考えられる。第３図はそのようにゲート
絶縁膜を積層絶縁膜により構成したフローティングゲー
トアンブリファイア法により信号の取り出しを行うタイ
プの電荷転送装置を示すものである。
同図において、１は電荷転送部、２は周辺回路部、３は
半導体基板、４は該半導体基板３の選択酸化により形成
されたフィールド絶縁膜、５は半導体基板３の素子形成
領域を加熱酸化することにより形成された半導体酸化膜
、６は気相成長法により形成された半導体窒化膜、７は
同じく気相成長により形成された半導体酸化膜であり、
該半導体酸化膜７、半導体窒化膜６及び半導体酸化膜５
により電荷転送部ｌのゲート絶縁膜８及び周辺回路部２
のゲート絶縁膜９が構成されている。このゲート絶縁膜
８．９はＯＮＯ構造と称されることがある。
半導体基板、４は該半導体基板３の選択酸化により形成
されたフィールド絶縁膜、５は半導体基板３の素子形成
領域を加熱酸化することにより形成された半導体酸化膜
、６は気相成長法により形成された半導体窒化膜、７は
同じく気相成長により形成された半導体酸化膜であり、
該半導体酸化膜７、半導体窒化膜６及び半導体酸化膜５
により電荷転送部ｌのゲート絶縁膜８及び周辺回路部２
のゲート絶縁膜９が構成されている。このゲート絶縁膜
８．９はＯＮＯ構造と称されることがある。
１０．１０、・・・は第１層目の多結晶シリコン層から
なる電極で、そのうち、ｔｏｐｇはプリチャージゲート
電極、１０ｆｇはフローティングゲート電極（浮遊電極
）、１０ｔ＋、Ｌｏｔｓは転送用電極である。１１は第
１層目の多結晶シリコン層からなる各電極１０．１０、
・・・の表面部に形成された眉間絶縁膜、１２．１２、
・・・は第２層目の多結晶シリコン層からなる電極で、
そのうち、１２ｇは周辺回路部２のＭＯＳトランジスタ
のゲート電極、１２９ｇは電荷転送部ｌのプリチャージ
ゲート電極、ｌ ２ｏｇは電荷転送部１のアウトプット
ゲート電極、１２ｔ１．１２ｔ、は転送用電極である。
なる電極で、そのうち、ｔｏｐｇはプリチャージゲート
電極、１０ｆｇはフローティングゲート電極（浮遊電極
）、１０ｔ＋、Ｌｏｔｓは転送用電極である。１１は第
１層目の多結晶シリコン層からなる各電極１０．１０、
・・・の表面部に形成された眉間絶縁膜、１２．１２、
・・・は第２層目の多結晶シリコン層からなる電極で、
そのうち、１２ｇは周辺回路部２のＭＯＳトランジスタ
のゲート電極、１２９ｇは電荷転送部ｌのプリチャージ
ゲート電極、ｌ ２ｏｇは電荷転送部１のアウトプット
ゲート電極、１２ｔ１．１２ｔ、は転送用電極である。
１３は第２層目の多結晶シリコン層からなる各電極１２
．１２、・・を覆う層間絶縁膜、１４ｓは周辺回路部２
のＭＯＳトランジスタのソース領域、１４ｄ２は同じく
ドレイン領域、１４ｄ、は電荷転送部１の信号を排出す
るトレイン領域、１６．１６．１６はアルミニウム配線
である。
．１２、・・を覆う層間絶縁膜、１４ｓは周辺回路部２
のＭＯＳトランジスタのソース領域、１４ｄ２は同じく
ドレイン領域、１４ｄ、は電荷転送部１の信号を排出す
るトレイン領域、１６．１６．１６はアルミニウム配線
である。
（Ｄ、発明が解決しようとする問題点）ところで、第３
図に示すようにゲート絶縁膜をすべて半導体酸化膜と半
導体窒化膜と半導体酸化膜からなる積層絶縁膜により構
成した場合にはピンホール現象を防止することができる
けれども電荷転送部以外の部分、即ち周辺回路部分にお
いては所望のしきい値電圧を得ることが難しくなる。
図に示すようにゲート絶縁膜をすべて半導体酸化膜と半
導体窒化膜と半導体酸化膜からなる積層絶縁膜により構
成した場合にはピンホール現象を防止することができる
けれども電荷転送部以外の部分、即ち周辺回路部分にお
いては所望のしきい値電圧を得ることが難しくなる。
そこで考えられるのはゲート絶縁膜を転送用電極下にお
いてのみ半導体酸化膜と半導体窒化膜と半導体酸化膜か
らなる積層絶縁膜で構成し、電荷転送部の他の電極下及
び周辺回路部のゲート電極下においてはゲート絶縁膜を
半導体酸化膜のみで構成することである。しかしながら
、このようにするとフローティングゲート電極（浮遊電
極）下にて信号の読み出しをした場合において、更にフ
ローティングゲート電極（浮遊電極）下から信号電荷を
転送用電極によりスムーズに転送するようにすることが
難しい、というのは、フローティングゲート電極（浮遊
電極）等と転送用電極とでゲート絶縁膜が異なりその間
の連続性が絶たれるためである。
いてのみ半導体酸化膜と半導体窒化膜と半導体酸化膜か
らなる積層絶縁膜で構成し、電荷転送部の他の電極下及
び周辺回路部のゲート電極下においてはゲート絶縁膜を
半導体酸化膜のみで構成することである。しかしながら
、このようにするとフローティングゲート電極（浮遊電
極）下にて信号の読み出しをした場合において、更にフ
ローティングゲート電極（浮遊電極）下から信号電荷を
転送用電極によりスムーズに転送するようにすることが
難しい、というのは、フローティングゲート電極（浮遊
電極）等と転送用電極とでゲート絶縁膜が異なりその間
の連続性が絶たれるためである。
本発明はこのような問題点を解決すべく為されたもので
あり、フローティングゲートアンブリファイア法あるい
はデイストリブニーティドフローティングゲートアンプ
リファイア法による信号電荷検出を行う電荷転送装置に
ついて、周辺回路の素子のしきい値電圧の制御性を維持
しながら電荷転送部におけるピンホール現象の発生を防
止をし且つ浮遊電極下を通った信号電荷を更に支障な（
転送できるようにすることを目的とする。
あり、フローティングゲートアンブリファイア法あるい
はデイストリブニーティドフローティングゲートアンプ
リファイア法による信号電荷検出を行う電荷転送装置に
ついて、周辺回路の素子のしきい値電圧の制御性を維持
しながら電荷転送部におけるピンホール現象の発生を防
止をし且つ浮遊電極下を通った信号電荷を更に支障な（
転送できるようにすることを目的とする。
（Ｅ、問題点を解決するための手段）
本発明は上記問題点を解決するため、転送用電極と、浮
遊電極と、該浮遊電極に隣接する電極を、積層絶縁膜上
に形成し、周辺回路部のゲート電極を半導体酸化膜上に
形成するようにしたものである。
遊電極と、該浮遊電極に隣接する電極を、積層絶縁膜上
に形成し、周辺回路部のゲート電極を半導体酸化膜上に
形成するようにしたものである。
（Ｆ、作用）
本発明によれば、周辺回路部のゲート電極は半導体酸化
膜により形成されているので、所望のしきい値電圧を得
ることが容易である。また、電荷転送部の各転送用電極
は半導体酸化膜と半導体窒化膜を少なくとも含む積層絶
縁膜上に形成されているので、ピンホール現象が生じる
虞れはない。
膜により形成されているので、所望のしきい値電圧を得
ることが容易である。また、電荷転送部の各転送用電極
は半導体酸化膜と半導体窒化膜を少なくとも含む積層絶
縁膜上に形成されているので、ピンホール現象が生じる
虞れはない。
そして、浮遊電極とこれに隣接する電極も転送用電極と
同様に積層絶縁膜上に形成されているので、これらの電
極下と転送用電極下との間で連続性が絶たれる虞れはな
（、浮遊電極下を通った信号電荷は信号の読み出しが済
んだ後もスムーズに電荷転送部によって転送されるよう
にできる。
同様に積層絶縁膜上に形成されているので、これらの電
極下と転送用電極下との間で連続性が絶たれる虞れはな
（、浮遊電極下を通った信号電荷は信号の読み出しが済
んだ後もスムーズに電荷転送部によって転送されるよう
にできる。
（Ｇ、実施例）【第１図、第２図］
以下、本発明電荷転送装置とその製造方法を図示実施例
に従って詳細に説明する。
に従って詳細に説明する。
第１図は本発明電荷転送装置の一つの実施例を示す断面
図である。
図である。
本実施例は第３図により背景技術として示した電荷転送
装置とは周辺回路部のゲート電極が積層絶縁膜ではな（
半導体酸化膜上に形成されているという点では相違する
が、それ以外の点では共通し、共通する点については既
に説明済であるので第３図において使用したと同一符号
を用い説明は省略し、相違する点についてのみ説明する
。
装置とは周辺回路部のゲート電極が積層絶縁膜ではな（
半導体酸化膜上に形成されているという点では相違する
が、それ以外の点では共通し、共通する点については既
に説明済であるので第３図において使用したと同一符号
を用い説明は省略し、相違する点についてのみ説明する
。
本実施例は、電荷転送部ｌの各電極、即ち、電荷転送部
ｌｏｔ％ ｉｏｔ、 ・・・ １２ｔ。
ｌｏｔ％ ｉｏｔ、 ・・・ １２ｔ。
１２ｔ、 ・・・、浮遊電極１０ｆｇ、アウトプット
ゲート電極１０ｏｇ、１２ｏｇ及びプリチャージゲート
電極１０ｐｇ、１２ｐｇ等はゲート絶縁膜８が半導体酸
化膜（ＳｉＯｘ膜）５、半導体窒化膜（ＳｉＮ膜）６、
半導体酸化膜（ＳｉＯ−膜）７からなる三層構造（ＯＮ
Ｏ構造）を有しているのに対して、周辺回路部２を構成
する各ＭＯＳ）ランジスタのゲート電極１２ｇは半導体
酸化膜のみからなるゲート絶縁膜９上に形成されている
。
ゲート電極１０ｏｇ、１２ｏｇ及びプリチャージゲート
電極１０ｐｇ、１２ｐｇ等はゲート絶縁膜８が半導体酸
化膜（ＳｉＯｘ膜）５、半導体窒化膜（ＳｉＮ膜）６、
半導体酸化膜（ＳｉＯ−膜）７からなる三層構造（ＯＮ
Ｏ構造）を有しているのに対して、周辺回路部２を構成
する各ＭＯＳ）ランジスタのゲート電極１２ｇは半導体
酸化膜のみからなるゲート絶縁膜９上に形成されている
。
このように、本電荷転送装置は周辺回路部２のＭＯＳト
ランジスタのゲート電極１２ｇが従来の場合と同様に半
導体酸化膜Ｓ ｉ Ｏａのみからなるゲート絶縁膜９上
に形成されているので、周辺回路部２のしきい値電圧ｖ
ｔｈを所望の値にしにくくなるという虞れはない。
ランジスタのゲート電極１２ｇが従来の場合と同様に半
導体酸化膜Ｓ ｉ Ｏａのみからなるゲート絶縁膜９上
に形成されているので、周辺回路部２のしきい値電圧ｖ
ｔｈを所望の値にしにくくなるという虞れはない。
一方、電荷転送部１の転送用電極１０ｔ、１０１、・・
・、１２ｔ、１２ｔ、・・・は半導体酸化膜５、半導体
窒化膜６、半導体酸化膜７からなる三層構造の積層絶縁
膜８上に形成されているのでピンホール現象が生じる虞
れはない。しかも、フローティングゲート電極１０ｆｇ
と、それに隣接するプリチャージゲート電極１０ｐｇ、
１２ｐｇ等も、転送用電極Ｌｏｔ、１０ｔ、・・１２ｔ
、１２ｔ、・・・と同じように積層絶縁膜８上に形成さ
れているので、転送用電極ｌｏｔ、１０ｔ、・・・１２
ｔ、１２ｔ・・・と、フローティングゲート電極１０ｆ
ｇ及びこれに隣接するプリチャージゲート電極１０ｐｇ
、１２ｐｇ等との間に連続性があり、信号電荷の転送を
スムーズに行われるようにすることが容易にできる。
・、１２ｔ、１２ｔ、・・・は半導体酸化膜５、半導体
窒化膜６、半導体酸化膜７からなる三層構造の積層絶縁
膜８上に形成されているのでピンホール現象が生じる虞
れはない。しかも、フローティングゲート電極１０ｆｇ
と、それに隣接するプリチャージゲート電極１０ｐｇ、
１２ｐｇ等も、転送用電極Ｌｏｔ、１０ｔ、・・１２ｔ
、１２ｔ、・・・と同じように積層絶縁膜８上に形成さ
れているので、転送用電極ｌｏｔ、１０ｔ、・・・１２
ｔ、１２ｔ・・・と、フローティングゲート電極１０ｆ
ｇ及びこれに隣接するプリチャージゲート電極１０ｐｇ
、１２ｐｇ等との間に連続性があり、信号電荷の転送を
スムーズに行われるようにすることが容易にできる。
第２図（Ａ）乃至（Ｊ）は第１図に示した電荷転送装置
の製造方法を工程順に示す断面図であり、この図に従っ
て電荷転送装置の製造方法を説明する。
の製造方法を工程順に示す断面図であり、この図に従っ
て電荷転送装置の製造方法を説明する。
（Ａ）同図（Ａ）に示すように半導体基板３を選択的に
酸化することによりフィールド絶縁膜４を形成する。
酸化することによりフィールド絶縁膜４を形成する。
（Ｂ）次に、半導体基板３の表面部の加熱酸化により半
導体酸化膜５を形成し、ＣＶＤにより半導体窒化膜６を
形成し、次いでＣＶＤにより半導体酸化膜７を形成する
ことにより同図（Ｂ）に示すように積層絶縁膜（ＯＮＯ
膜）８を得る。
導体酸化膜５を形成し、ＣＶＤにより半導体窒化膜６を
形成し、次いでＣＶＤにより半導体酸化膜７を形成する
ことにより同図（Ｂ）に示すように積層絶縁膜（ＯＮＯ
膜）８を得る。
（Ｃ）次に、第１層目の多結晶シリコン層から成る各電
極１０．１０、・・・をＣＶＤ及び選択的エツチングに
より形成し、その後、眉間絶縁膜１１を各電極１０．１
０、・・・の表面部に形成する。第２図（Ｃ）は眉間絶
縁膜１１形成後の状態を示す。
極１０．１０、・・・をＣＶＤ及び選択的エツチングに
より形成し、その後、眉間絶縁膜１１を各電極１０．１
０、・・・の表面部に形成する。第２図（Ｃ）は眉間絶
縁膜１１形成後の状態を示す。
（Ｄ）次に、同図（Ｄ）に示すように電荷転送部１上を
レジスト膜１７で覆う。
レジスト膜１７で覆う。
（Ｅ）次に、同図（Ｅ）に示すように上記レジスト膜１
７をマスクとしてエツチングすることにより周辺回路部
２の半導体酸化膜５、半導体窒化膜６、半導体酸化膜７
を除去する。
７をマスクとしてエツチングすることにより周辺回路部
２の半導体酸化膜５、半導体窒化膜６、半導体酸化膜７
を除去する。
（Ｆ）次に、半導体基板３の表面を加熱酸化することに
より同図（Ｆ）に示すように半導体酸化膜からなるゲー
ト絶縁膜９を周辺回路部２のＭＯＳトランジスタ形成領
域に形成する。
より同図（Ｆ）に示すように半導体酸化膜からなるゲー
ト絶縁膜９を周辺回路部２のＭＯＳトランジスタ形成領
域に形成する。
（Ｇ）次に、同図（Ｇ）に示すように第２層目の多結晶
シリコン層からなる各電極１２．１２、・・を形成する
。尚、そのうちの一つの電極である１２ｇは周辺回路を
構成するＭＯＳ）−ランジスタのゲート電極であり、こ
のゲート電極１２ｇは本工程で形成される。
シリコン層からなる各電極１２．１２、・・を形成する
。尚、そのうちの一つの電極である１２ｇは周辺回路を
構成するＭＯＳ）−ランジスタのゲート電極であり、こ
のゲート電極１２ｇは本工程で形成される。
（Ｈ）次に、同図（Ｈ）に示すように第２層目の多結晶
シリコン層からなる各電極１２．１２、・・ｇをマスク
として積層絶縁膜８、ゲート絶縁膜９をエツチングする
ことにより半導体基板３の表面を露出させる。
シリコン層からなる各電極１２．１２、・・ｇをマスク
として積層絶縁膜８、ゲート絶縁膜９をエツチングする
ことにより半導体基板３の表面を露出させる。
（Ｉ）次に、不純物を拡散すべき領域以外を無機質のマ
スク層１８でマスクする。尚、この場合、不純物を拡散
すべき領域と隣接したところに位置した電極をマスクと
してセルファラインにより不純物拡散を行うことを妨げ
ることがないようにマスク層１８を形成する必要があり
、そのためマスク層１８の縁が電極１２．１２、・・・
の縁から絶対に食み出ないように小さめに形成しておき
、特に、周辺回路部ｌにおいては周辺回路を構成する各
ＭＯＳトランジスタ形成領域を露出させ、マスク層１８
がフィールド絶縁膜４上に位置するに留まるようにする
と良い。その後、半導体基板３の表面部に不純物をイオ
ン打込みあるいは拡散することにより、ソース領域１４
ｓ、ドレイン領域１４ｄｌ、１４ｄ１等を形成する。第
２図（Ｉ）はこの不純物イオン打込み後の状態を示す。
スク層１８でマスクする。尚、この場合、不純物を拡散
すべき領域と隣接したところに位置した電極をマスクと
してセルファラインにより不純物拡散を行うことを妨げ
ることがないようにマスク層１８を形成する必要があり
、そのためマスク層１８の縁が電極１２．１２、・・・
の縁から絶対に食み出ないように小さめに形成しておき
、特に、周辺回路部ｌにおいては周辺回路を構成する各
ＭＯＳトランジスタ形成領域を露出させ、マスク層１８
がフィールド絶縁膜４上に位置するに留まるようにする
と良い。その後、半導体基板３の表面部に不純物をイオ
ン打込みあるいは拡散することにより、ソース領域１４
ｓ、ドレイン領域１４ｄｌ、１４ｄ１等を形成する。第
２図（Ｉ）はこの不純物イオン打込み後の状態を示す。
（Ｊ）その後、層間絶縁膜１３を形成し、該層間絶縁膜
１３を選択的にエツチングすることによりコンタクトホ
ールを形成し、その後、アルミニウム電極１６．１６、
・・・を形成する。第２図（Ｊ）はアルミニウム電ｔｌ
１６．１６、・・・形成後の状態を示す。
１３を選択的にエツチングすることによりコンタクトホ
ールを形成し、その後、アルミニウム電極１６．１６、
・・・を形成する。第２図（Ｊ）はアルミニウム電ｔｌ
１６．１６、・・・形成後の状態を示す。
尚、上記実施例は本発明をフローティングアンブリファ
イア法により信号の読み出しを行う電荷転送装置に適用
したものであった。しかし、本発明はそれに限らずデイ
ストリブニーティドフローティングゲートアンプリファ
イア法により信号の検出を行う電荷転送装置にも適用す
ることができる。
イア法により信号の読み出しを行う電荷転送装置に適用
したものであった。しかし、本発明はそれに限らずデイ
ストリブニーティドフローティングゲートアンプリファ
イア法により信号の検出を行う電荷転送装置にも適用す
ることができる。
た、電荷転送部の各転送用電極は半導体酸化膜と半導体
窒化膜を少なくとも含む積層絶縁膜上に形成されている
ので、ピンホール現象が生じる虞れはない。そして、浮
遊電極とこれに隣接する電極も転送用電極と同様に積層
絶縁膜上に形成されているので、これらの電極下と転送
用電極下との間で連続性が絶たれる虞れはなく、浮遊電
極下を通った信号電荷は信号の読み出しが終った後もス
ムーズに電荷転送部によって転送される。
窒化膜を少なくとも含む積層絶縁膜上に形成されている
ので、ピンホール現象が生じる虞れはない。そして、浮
遊電極とこれに隣接する電極も転送用電極と同様に積層
絶縁膜上に形成されているので、これらの電極下と転送
用電極下との間で連続性が絶たれる虞れはなく、浮遊電
極下を通った信号電荷は信号の読み出しが終った後もス
ムーズに電荷転送部によって転送される。
（Ｈ，発明の効果）
以上に述べたように、本発明は、５電荷転送部に形成さ
れた転送用電極と浮遊電極と該浮遊電極に隣接する電極
が半導体酸化膜と半導体窒化膜を少なくとも含む積層絶
縁膜上に形成され、周辺回路部のゲート電極が半導体酸
化膜上に形成されるようにしたものである。
れた転送用電極と浮遊電極と該浮遊電極に隣接する電極
が半導体酸化膜と半導体窒化膜を少なくとも含む積層絶
縁膜上に形成され、周辺回路部のゲート電極が半導体酸
化膜上に形成されるようにしたものである。
従って、本発明によれば、周辺回路部のゲート電極は半
導体酸化膜により形成されているので。
導体酸化膜により形成されているので。
所望のしきい値電圧を得ることが容易である。ま
第１図は本発明電荷転送装置の一つの実施例の断面図、
第２図（Ａ）乃至（Ｊ）は第１図に、示した電荷転送装
置の製造方法の一つの実施例を工程順に示す断面図、第
３図は背景技術を示す電荷転送装置の断面図である。 符号の説明 １・・・電荷転送部、２・・・周辺回路部、３・・・半
導体基板、５・・・半導体酸化膜、６・・・半導体窒化
膜、 ７・・・半導体酸化膜、 ８・・・積層絶縁膜、９・・・半導体酸化膜、１０ｔ＋
、１０ｔ＊、１２ｔ＋ 、１２ｔｚ・・転送用電極、 １０ｆｇ・・・浮遊電極（フローティングゲート電極）
、 １０ｐｇ・・・プリチャージゲート電極、１０ｏｇ・・
・出力ゲート電極（アウトプットゲート電極）。
第２図（Ａ）乃至（Ｊ）は第１図に、示した電荷転送装
置の製造方法の一つの実施例を工程順に示す断面図、第
３図は背景技術を示す電荷転送装置の断面図である。 符号の説明 １・・・電荷転送部、２・・・周辺回路部、３・・・半
導体基板、５・・・半導体酸化膜、６・・・半導体窒化
膜、 ７・・・半導体酸化膜、 ８・・・積層絶縁膜、９・・・半導体酸化膜、１０ｔ＋
、１０ｔ＊、１２ｔ＋ 、１２ｔｚ・・転送用電極、 １０ｆｇ・・・浮遊電極（フローティングゲート電極）
、 １０ｐｇ・・・プリチャージゲート電極、１０ｏｇ・・
・出力ゲート電極（アウトプットゲート電極）。
Claims (4)
- （１）電荷転送部に形成された転送用電極と浮遊電極と
該浮遊電極に隣接する電極が半導体酸化膜と半導体窒化
膜を少なくとも含む積層絶縁膜上に形成され、周辺回路
部のゲート電極が半導体酸化膜上に形成されてなること
を特徴とする電荷転送装置 - （２）積層絶縁膜が、半導体酸化膜とこの半導体酸化膜
上に形成された半導体窒化膜とこの半導体窒化膜上に形
成された半導体酸化膜からなることを特徴とする請求項
（１）に記載の電荷転送装置 - （３）浮遊電極に隣接する電極として出力ゲート電極及
びプリチャージゲート電極を有することを特徴とする請
求項（１）に記載の電荷転送装置 - （４）半導体基板上に半導体酸化膜と半導体窒化膜とを
少なくとも含む積層絶縁膜を形成する工程と、上記積層
絶縁膜上に転送用電極及び浮遊電極を形成する第１の電
極形成工程と、上記積層絶縁膜の周辺回路部上の部分を
除去する積層絶縁膜の選択的除去工程と、上記積層絶縁
膜上に転送用電極及び周辺回路部のゲート電極を形成す
る第２の電極形成工程と、上記転送用電極と連続して形
成された電極をマスクの一部として上記積層絶縁膜を除
去する工程と、を具備することを特徴とする電荷転送装
置の製造方法
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040995A JP3057683B2 (ja) | 1989-02-21 | 1989-02-21 | 非破壊読み出し型電荷転送装置とその製造方法 |
| DE1990627349 DE69027349T2 (de) | 1989-02-21 | 1990-02-20 | Ladungsverschiebeanordnung und Verfahren zu deren Herstellung |
| EP19900301787 EP0384692B1 (en) | 1989-02-21 | 1990-02-20 | Charge-coupled device and process of fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040995A JP3057683B2 (ja) | 1989-02-21 | 1989-02-21 | 非破壊読み出し型電荷転送装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02220450A true JPH02220450A (ja) | 1990-09-03 |
| JP3057683B2 JP3057683B2 (ja) | 2000-07-04 |
Family
ID=12596010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1040995A Expired - Fee Related JP3057683B2 (ja) | 1989-02-21 | 1989-02-21 | 非破壊読み出し型電荷転送装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0384692B1 (ja) |
| JP (1) | JP3057683B2 (ja) |
| DE (1) | DE69027349T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492144A2 (en) * | 1990-11-26 | 1992-07-01 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| JPH04290447A (ja) * | 1991-03-19 | 1992-10-15 | Toshiba Corp | 電荷結合素子を持つ半導体集積回路装置の製造方法 |
| US6472255B1 (en) | 1998-02-04 | 2002-10-29 | Nec Corporation | Solid-state imaging device and method of its production |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6045391B2 (ja) * | 2013-02-22 | 2016-12-14 | 京セラドキュメントソリューションズ株式会社 | 段ボール箱の開封構造及び段ボール箱 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2004694A (en) * | 1977-08-19 | 1979-04-04 | Gen Electric Co Ltd | Methods of manufacturing semiconductor devices |
| JPS5815271A (ja) * | 1981-07-21 | 1983-01-28 | Nec Corp | 電荷結合素子 |
| US4614960A (en) * | 1983-07-15 | 1986-09-30 | Westinghouse Electric Corp. | Focal plane array |
-
1989
- 1989-02-21 JP JP1040995A patent/JP3057683B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-20 DE DE1990627349 patent/DE69027349T2/de not_active Expired - Fee Related
- 1990-02-20 EP EP19900301787 patent/EP0384692B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492144A2 (en) * | 1990-11-26 | 1992-07-01 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| EP0492144A3 (en) * | 1990-11-26 | 1992-08-12 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5241198A (en) * | 1990-11-26 | 1993-08-31 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5302545A (en) * | 1990-11-26 | 1994-04-12 | Matsushita Electronics Corporation | Method of making charge-coupled device and solid-state imaging device having an ONO transfer gate insulating film |
| JPH04290447A (ja) * | 1991-03-19 | 1992-10-15 | Toshiba Corp | 電荷結合素子を持つ半導体集積回路装置の製造方法 |
| US6472255B1 (en) | 1998-02-04 | 2002-10-29 | Nec Corporation | Solid-state imaging device and method of its production |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69027349T2 (de) | 1996-11-28 |
| EP0384692A2 (en) | 1990-08-29 |
| DE69027349D1 (de) | 1996-07-18 |
| JP3057683B2 (ja) | 2000-07-04 |
| EP0384692A3 (en) | 1990-10-17 |
| EP0384692B1 (en) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2566380B2 (ja) | 半導体デバイスを分離する方法およびメモリー集積回路アレイ | |
| US4231051A (en) | Process for producing minimal geometry devices for VSLI applications utilizing self-aligned gates and self-aligned contacts, and resultant structures | |
| JPS61107762A (ja) | 半導体記憶装置の製造方法 | |
| KR100254025B1 (ko) | 반도체 집적 회로 제조 방법 | |
| JPH02220450A (ja) | 非破壊読み出し型電荷転送装置とその製造方法 | |
| JPH02130872A (ja) | ポリシリコントランジスタの製造方法 | |
| JPS62298161A (ja) | 半導体集積回路装置の製造方法 | |
| US5714787A (en) | Semiconductor device with a reduced element isolation region | |
| JPH06125090A (ja) | 半導体装置 | |
| GB2106315A (en) | >Manufacture of integrated circuits | |
| GB2247106A (en) | Method of forming an isolation region | |
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| JP2910369B2 (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| KR100236910B1 (ko) | 고집적 반도체 기억소자의 메모리셀어레이 제조방법 | |
| JP3176697B2 (ja) | 半導体装置の製造方法 | |
| JPH0590396A (ja) | 半導体装置及びその製造方法 | |
| JPS62244163A (ja) | 半導体装置 | |
| KR19980037036A (ko) | 씨씨디(ccd) 고체촬상소자의 구조 및 그 제조방법 ` | |
| JPH03136348A (ja) | 不揮発性メモリ素子の製造方法 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPS61198682A (ja) | 半導体装置の製造方法 | |
| JPS61125165A (ja) | 半導体装置の製造方法 | |
| JPH07326660A (ja) | 半導体装置の製造方法 | |
| JPH04322459A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS59124156A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |