JPS61156762A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61156762A JPS61156762A JP59274560A JP27456084A JPS61156762A JP S61156762 A JPS61156762 A JP S61156762A JP 59274560 A JP59274560 A JP 59274560A JP 27456084 A JP27456084 A JP 27456084A JP S61156762 A JPS61156762 A JP S61156762A
- Authority
- JP
- Japan
- Prior art keywords
- emitter follower
- constant current
- wiring length
- current source
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11801—Masterslice integrated circuits using bipolar technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に、ECL集積回路装置の入力
部の改良に関する。
部の改良に関する。
集積度の進んだECL集積回路装置においては、そのチ
ップ面積も大きくなる傾向にある。従って、入力信号を
入力するための複数のノ’l?ッドと入力信号を受信す
る複数の入力部との配線長の長いものが増え、全体とし
て長くなる傾向にある。ここで、入力信号をアドレス信
号と仮定すると、第2図に示すごとく、ハツトPとアド
レス入力部としてエミッタホロワQ1との距離dが大き
いものができる。この結果、この配線では、長い配線の
寄生容量C2のためにアドレス信号の入力容量が大きく
、従って、アクセスタイムは長くなる。このため、従来
、第3図に示すごとく、Δ、ドPに近接してエミッタホ
ロワQlを接続してアドレス信号に対する入力容量を低
減させていた。つまり、この場合、/4′ツドPから先
の入力容量は1/β(β:エミ、タホロワQ!の電流増
幅率)まで低減される。
ップ面積も大きくなる傾向にある。従って、入力信号を
入力するための複数のノ’l?ッドと入力信号を受信す
る複数の入力部との配線長の長いものが増え、全体とし
て長くなる傾向にある。ここで、入力信号をアドレス信
号と仮定すると、第2図に示すごとく、ハツトPとアド
レス入力部としてエミッタホロワQ1との距離dが大き
いものができる。この結果、この配線では、長い配線の
寄生容量C2のためにアドレス信号の入力容量が大きく
、従って、アクセスタイムは長くなる。このため、従来
、第3図に示すごとく、Δ、ドPに近接してエミッタホ
ロワQlを接続してアドレス信号に対する入力容量を低
減させていた。つまり、この場合、/4′ツドPから先
の入力容量は1/β(β:エミ、タホロワQ!の電流増
幅率)まで低減される。
なお、第2図、第3図において、Dlはダイオードであ
って、その段数は必要に応じて適宜増減される。l1e
I雪は定電流源である。
って、その段数は必要に応じて適宜増減される。l1e
I雪は定電流源である。
しかしながら、第3図において、エミッタホロワQ!の
エミッタ電流すなわち1.を大きく設定すると、長い信
号配線では大きな、配線抵抗のために電圧降下が大きく
、この結果、信号レベルが大幅に低下して後段の回路(
この場合、アドレスバッファ)が正常に動作しなくなる
という問題点があった。逆に、エミッタホロワQIのエ
ミ、り電流X8を小さく設定すると、第4図に示すごと
く、寄生容量C1のために信号レベルの立下りが遅くな
り、従って、アクセスタイムが遅く碌るという問題点が
あった。
エミッタ電流すなわち1.を大きく設定すると、長い信
号配線では大きな、配線抵抗のために電圧降下が大きく
、この結果、信号レベルが大幅に低下して後段の回路(
この場合、アドレスバッファ)が正常に動作しなくなる
という問題点があった。逆に、エミッタホロワQIのエ
ミ、り電流X8を小さく設定すると、第4図に示すごと
く、寄生容量C1のために信号レベルの立下りが遅くな
り、従って、アクセスタイムが遅く碌るという問題点が
あった。
本発明の目的は、上述の問題点に鑑み、長り配線におい
て寄生容量C1による信号レベルの低下を最小限にし且
つアクセスタイムの遅延も最小限にすることにあり、そ
の手段は、エミッタホロワに近接して定電流源を接続し
、且つこの定電流源の電流値を配線長dすなわち寄生容
ic、に応じて変化させることである。
て寄生容量C1による信号レベルの低下を最小限にし且
つアクセスタイムの遅延も最小限にすることにあり、そ
の手段は、エミッタホロワに近接して定電流源を接続し
、且つこの定電流源の電流値を配線長dすなわち寄生容
ic、に応じて変化させることである。
上述の手段によれば、配線に流れる電流は著しく低減さ
れるので、配線抵抗による電圧降下を小さくなり、つま
り、信号レベルの低下が小さくなる。また、寄生容量に
応じて定電流源の電流値を変化させているので、言い換
えると、寄生容量が大きくなったときには定電流源の電
流値を大きくしているので、信号レベルの立下りの遅れ
は小さくなる。
れるので、配線抵抗による電圧降下を小さくなり、つま
り、信号レベルの低下が小さくなる。また、寄生容量に
応じて定電流源の電流値を変化させているので、言い換
えると、寄生容量が大きくなったときには定電流源の電
流値を大きくしているので、信号レベルの立下りの遅れ
は小さくなる。
第1図は本発明に係る半導体装置の一実施例を示す回路
図である。第1図において、ノ9ツドPに近接してエミ
ッタホロワQ1を接続させであると共に、エミッタホロ
ワQ1に近接して定電流源!3を接続させである。しか
も、この定電流源I3の値は配線長dつまり寄生容量C
1に応じて設定され、従って、エミッタホロワQ1の能
力は配線長dに応じて変化するようにされている。たと
えば、配線長dが大きくなれば、定電流源I3の値は大
きく設定され、逆に、配線長dが小さくなれば、定電流
源I3の値は小さく設定される。
図である。第1図において、ノ9ツドPに近接してエミ
ッタホロワQ1を接続させであると共に、エミッタホロ
ワQ1に近接して定電流源!3を接続させである。しか
も、この定電流源I3の値は配線長dつまり寄生容量C
1に応じて設定され、従って、エミッタホロワQ1の能
力は配線長dに応じて変化するようにされている。たと
えば、配線長dが大きくなれば、定電流源I3の値は大
きく設定され、逆に、配線長dが小さくなれば、定電流
源I3の値は小さく設定される。
定電流源I3は、第5図(4)に示すごとく、一定電圧
vR11がペースに印加されたトランジスタQlと複数
の抵抗Rによりて構成される。つまり、ここでは、定電
流源I3の値は接続される抵抗Rの数で設定される。た
とえば、第5図(B)に示すごとく、抵抗Rのコンタク
トの個数を設定することにより実質的に抵抗Rの数が設
定できる。また、第5図C)に示すごとく、トランジス
タQ!と抵抗Rとの接線配線/4ターンを変更しても抵
抗Rの数が設定できる。
vR11がペースに印加されたトランジスタQlと複数
の抵抗Rによりて構成される。つまり、ここでは、定電
流源I3の値は接続される抵抗Rの数で設定される。た
とえば、第5図(B)に示すごとく、抵抗Rのコンタク
トの個数を設定することにより実質的に抵抗Rの数が設
定できる。また、第5図C)に示すごとく、トランジス
タQ!と抵抗Rとの接線配線/4ターンを変更しても抵
抗Rの数が設定できる。
また、第1図の実施例において、配線長dに応じて定電
流源Isの値を変更しているが、この場合、エミッタホ
ロワQlのベースエミ、り間室圧に微妙に影響する。つ
まり、アドレス信号のハイ。
流源Isの値を変更しているが、この場合、エミッタホ
ロワQlのベースエミ、り間室圧に微妙に影響する。つ
まり、アドレス信号のハイ。
ローレベルが微妙に変化し、従って、アドレスバッファ
での比較基準電位との相対的電位差が微妙に変化する。
での比較基準電位との相対的電位差が微妙に変化する。
第6図は本発明に係る半導体装置の他の実施例を示す回
路図であって、上述のアドレス信号レベルと比較基準電
位との相対的電位差の微妙な変化を補償するものである
。第6図では、アドレスパ、ファBUFを詳細に図示し
てあり、このアドレスバッフ 、 BUFは、トランジ
スタQzeQsおよび定電流源X4からなるカレントス
イッチを備えており、一方のトランジスタQ!のベース
にはアドレス信号レベルが印加され、他方のトランジス
タQ3のベースには基準電位が印加される。基準電位側
の回路は、アドレス信号入力側の回路と同一構成であっ
て、比較基準電圧v8φがペースに印加されたエミッタ
ホロワQ1′、ダイオードDM′%および定電流源ls
′よりなる。ここで1重要なことは、比較基準測定電流
源!3′の設定電流値とアドレス信号入力測定電流源I
3の設定電流値とが等しいということである。これによ
り、エミッタホロワQlのペースエミ、り間室圧の変動
とエミッタホロワQl’のペースエミッタ間電圧の変動
とが同一となり、この結果、トランジスタQ2のペース
電位とトランジスタQsのベース電位との比較動作の変
動は解消されることになる。
路図であって、上述のアドレス信号レベルと比較基準電
位との相対的電位差の微妙な変化を補償するものである
。第6図では、アドレスパ、ファBUFを詳細に図示し
てあり、このアドレスバッフ 、 BUFは、トランジ
スタQzeQsおよび定電流源X4からなるカレントス
イッチを備えており、一方のトランジスタQ!のベース
にはアドレス信号レベルが印加され、他方のトランジス
タQ3のベースには基準電位が印加される。基準電位側
の回路は、アドレス信号入力側の回路と同一構成であっ
て、比較基準電圧v8φがペースに印加されたエミッタ
ホロワQ1′、ダイオードDM′%および定電流源ls
′よりなる。ここで1重要なことは、比較基準測定電流
源!3′の設定電流値とアドレス信号入力測定電流源I
3の設定電流値とが等しいということである。これによ
り、エミッタホロワQlのペースエミ、り間室圧の変動
とエミッタホロワQl’のペースエミッタ間電圧の変動
とが同一となり、この結果、トランジスタQ2のペース
電位とトランジスタQsのベース電位との比較動作の変
動は解消されることになる。
なお、上述の実施例では、入力信号としてアドレス信号
を用いたが、本発明は、アドレス信号以外の信号たとえ
ば種々の制御信号(外部クロック信号)にも適用し得る
。
を用いたが、本発明は、アドレス信号以外の信号たとえ
ば種々の制御信号(外部クロック信号)にも適用し得る
。
以上説明したよ5に本発明によれば、長い配線による信
号レベルの低下を防止できると共に、アクセスタイムの
低下も防止できる。
号レベルの低下を防止できると共に、アクセスタイムの
低下も防止できる。
第1図は本発明に係る半導体装置の一実施例を示す回路
図、第2図、第3図は従来の半導体装置を示す回路図、
第4図は第3図の回路動作を示すタイミング図、第5図
(4)は第1図の定電流源I3の回路図、第5図(B)
および(0は第5図に)の平面図、第6図は本発明に係
る半導体装置の他の実施例を示す回路図である。 P・・・・千ッド、Ql +Q+’・・・エミッタホロ
ワ、■3゜I3′・・・定電流源、BUF・・・入力信
号バッファ、d・・・配線長、cd・・・寄生容量。
図、第2図、第3図は従来の半導体装置を示す回路図、
第4図は第3図の回路動作を示すタイミング図、第5図
(4)は第1図の定電流源I3の回路図、第5図(B)
および(0は第5図に)の平面図、第6図は本発明に係
る半導体装置の他の実施例を示す回路図である。 P・・・・千ッド、Ql +Q+’・・・エミッタホロ
ワ、■3゜I3′・・・定電流源、BUF・・・入力信
号バッファ、d・・・配線長、cd・・・寄生容量。
Claims (1)
- 【特許請求の範囲】 1、複数の入力信号パッド、該各複数の入力信号パッド
に近接して入力が接続された複数のエミッタホロワ、お
よび該各複数のエミッタホロワの出力に接続された複数
の入力信号バッファを具備する半導体装置において、前
記各複数のエミッタホロワに近接して該各複数のエミッ
タホロワの出力に定電流源を接続し、該定電流源の電流
値を前記エミッタホロワと前記入力信号バッファとの配
線長に応じて設定したことを特徴とする半導体装置。 2、前記入力信号バッファの比較基準電位を、前記入力
エミッタホロワに通ずる定電流に応じて調整し、入力間
で入力閾値電圧が一定となるよう設定したことを特徴と
する、特許請求の範囲第1項に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59274560A JPH0656876B2 (ja) | 1984-12-28 | 1984-12-28 | 半導体装置 |
KR1019850009857A KR900006317B1 (ko) | 1984-12-28 | 1985-12-27 | 신호입력부를 갖는 반도체장치 |
US06/813,941 US4675555A (en) | 1984-12-28 | 1985-12-27 | IC input buffer emitter follower with current source value dependent upon connection length for equalizing signal delay |
DE8585402646T DE3573196D1 (en) | 1984-12-28 | 1985-12-27 | Semiconductor device having improved signal input portion |
EP85402646A EP0192907B1 (en) | 1984-12-28 | 1985-12-27 | Semiconductor device having improved signal input portion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59274560A JPH0656876B2 (ja) | 1984-12-28 | 1984-12-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61156762A true JPS61156762A (ja) | 1986-07-16 |
JPH0656876B2 JPH0656876B2 (ja) | 1994-07-27 |
Family
ID=17543427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59274560A Expired - Lifetime JPH0656876B2 (ja) | 1984-12-28 | 1984-12-28 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4675555A (ja) |
EP (1) | EP0192907B1 (ja) |
JP (1) | JPH0656876B2 (ja) |
KR (1) | KR900006317B1 (ja) |
DE (1) | DE3573196D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412245A (en) * | 1992-12-17 | 1995-05-02 | At&T Corp. | Self-aligned vertical antifuse |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH083773B2 (ja) * | 1987-02-23 | 1996-01-17 | 株式会社日立製作所 | 大規模半導体論理回路 |
FR2635620B1 (fr) * | 1988-08-19 | 1991-08-02 | Radiotechnique Compelec | Circuit d'entree a commutation acceleree |
JP2586785B2 (ja) * | 1993-02-01 | 1997-03-05 | 日本電気株式会社 | 信号レベル変換回路 |
US5376830A (en) * | 1993-09-17 | 1994-12-27 | International Business Machines Corporation | High frequency slope compensation circuit for current programmed converter |
US5521809A (en) * | 1993-09-17 | 1996-05-28 | International Business Machines Corporation | Current share circuit for DC to DC converters |
US5563540A (en) * | 1993-09-17 | 1996-10-08 | International Business Machines Corporation | Electronic switch having programmable means to reduce noise coupling |
US6300802B1 (en) | 1999-02-19 | 2001-10-09 | Applied Micro Circuits Corporation | Output buffer with programmable voltage swing |
US6198309B1 (en) | 1999-03-31 | 2001-03-06 | Applied Micro Circuits Corporation | Emitter follower output with programmable current |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3573489A (en) * | 1969-05-29 | 1971-04-06 | Gen Electric | High speed current-mode logic gate |
US3860836A (en) * | 1972-12-01 | 1975-01-14 | Honeywell Inc | Stabilization of emitter followers |
US4278897A (en) * | 1978-12-28 | 1981-07-14 | Fujitsu Limited | Large scale semiconductor integrated circuit device |
JPS566535A (en) * | 1979-06-28 | 1981-01-23 | Nec Corp | Integrated circuit |
US4347446A (en) * | 1979-12-10 | 1982-08-31 | Amdahl Corporation | Emitter coupled logic circuit with active pull-down |
JPS56156026A (en) * | 1980-05-02 | 1981-12-02 | Hitachi Ltd | Composite logical circuit |
IT1157089B (it) * | 1982-11-24 | 1987-02-11 | Cselt Centro Studi Lab Telecom | Circuito a bassa dissipazione per il pilotaggio di linee di trasmissione di segnali numerici ad alta velocita |
-
1984
- 1984-12-28 JP JP59274560A patent/JPH0656876B2/ja not_active Expired - Lifetime
-
1985
- 1985-12-27 EP EP85402646A patent/EP0192907B1/en not_active Expired
- 1985-12-27 US US06/813,941 patent/US4675555A/en not_active Expired - Lifetime
- 1985-12-27 DE DE8585402646T patent/DE3573196D1/de not_active Expired
- 1985-12-27 KR KR1019850009857A patent/KR900006317B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412245A (en) * | 1992-12-17 | 1995-05-02 | At&T Corp. | Self-aligned vertical antifuse |
Also Published As
Publication number | Publication date |
---|---|
EP0192907A1 (en) | 1986-09-03 |
EP0192907B1 (en) | 1989-09-20 |
US4675555A (en) | 1987-06-23 |
KR860005442A (ko) | 1986-07-23 |
JPH0656876B2 (ja) | 1994-07-27 |
DE3573196D1 (en) | 1989-10-26 |
KR900006317B1 (ko) | 1990-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910003598B1 (ko) | 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로 | |
JPS61156762A (ja) | 半導体装置 | |
KR890005233B1 (ko) | 위상 변경 회로 | |
JP2842597B2 (ja) | 半導体集積回路装置 | |
JPH04123466A (ja) | 半導体装置 | |
JPH03175728A (ja) | 半導体メモリ装置 | |
JPH02283123A (ja) | 半導体装置 | |
JP2728430B2 (ja) | 半導体集積回路 | |
JP2915319B2 (ja) | 半導体装置 | |
US6177833B1 (en) | Integrated circuit module having reduced impedance and method of providing the same | |
JPS613437A (ja) | 半導体装置 | |
JP2005229018A (ja) | 半導体装置 | |
JPH02174316A (ja) | 半導体集積回路 | |
JPS63284923A (ja) | 半導体集積回路 | |
JPS5844822A (ja) | Cml相互接続回路 | |
JPH03130998A (ja) | 半導体集積回路 | |
JPH0993108A (ja) | 入出力(i/o)バッファ回路 | |
JPS603726A (ja) | 基準電源 | |
JPS6380620A (ja) | 出力回路 | |
JPH0340292A (ja) | 半導体出力回路 | |
JPS6326117A (ja) | インバ−タ回路 | |
JPS60132418A (ja) | 半導体集積回路 | |
JPS61210722A (ja) | A/dコンバ−タ回路 | |
JPH02163966A (ja) | 集積回路装置 | |
JPS63193716A (ja) | パルス検出回路 |