JPH03175728A - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JPH03175728A
JPH03175728A JP1314802A JP31480289A JPH03175728A JP H03175728 A JPH03175728 A JP H03175728A JP 1314802 A JP1314802 A JP 1314802A JP 31480289 A JP31480289 A JP 31480289A JP H03175728 A JPH03175728 A JP H03175728A
Authority
JP
Japan
Prior art keywords
output
data
circuit
intermediate potential
data output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1314802A
Other languages
English (en)
Inventor
Hiroaki Okuyama
奥山 博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1314802A priority Critical patent/JPH03175728A/ja
Publication of JPH03175728A publication Critical patent/JPH03175728A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体メモリ装置、詳しくは、同装置の出力
回路に関するものである。
従来の技術 半導体メモリ装置において、近年、瞬時電流の低減、高
速化の為の出力遷移時間の低減を目的にした出力回路、
例えば、出力を中間電位から変化させる出力回路などが
用いられている。
以下に、従来の半導体メモリ装置について説明する。
第4図は、従来の半導体メモリ装置の一例を示すブロッ
ク図である。第4図において、S、 /Sは内部データ
、Dは出力、1は最終データ出力回路、QlはP型チャ
ネルMO8F”ET  Q2はN型チャネルMO8FE
T、2は内部データに従い最終データ出力回路1を制御
する出力制御回路である。
以上のように構成された半導体メモリ装置について、以
下その動作を説明する。
内部データS、/Sには、アドレス入力に対応したデー
タが出てくる。そして、出力制御回路2が、内部データ
S、/Sの電位レベルに従い最終データ出力回路1のM
OSFET  Ql、Q2のゲートを制御することによ
り、出力りを高レベルもしくは低レベルにする。
また、出力制御回路2は、内部データS、 /Sと出力
りを検出して、アドレス入力に対応したデータが出力さ
れる以前に出力りを中間電位に設定する。例えば、アド
レス入力の遷移を検出して、データS、/Sを共に低レ
ベルにして、出力りが高レベルなら、最終データ出力回
路IのN型チャネルMO3FET  Q2を活性状態に
して、出力りを中間電位に引き下げ、逆に、出力りが低
レベルなら、最終データ出力回路1のP型チャネルMO
8FET  Qlを活性状態にして、出力りを中間電位
に引き上げる。その後、出力りは、アドレス入力に対応
して高レベルもしくは低レベルに変化する。
出力りが、常に中間電位から変化するので、最終データ
出力回路を通じて流れる瞬時電流を低減し、また、出力
遷移時間を低減してアクセス時間を短くしている。
発明が解決しようとする課題 しかしながら、上記従来の構成では、出力を中間電位に
設定する為に、アドレス入力に対応したデータを出力す
る為の最終データ出力回路のMOSFETを用いていた
。一般に、大きい外部負荷を駆動する為に、最終データ
出力回路のMOSFETは、トランジスタ長を大きくし
てトランジスタ能力をあげている。その為、中間電位に
設定する為に最終データ出力回路のMOSFETを使用
した場合、その大きなトランジスタ能力の為に中間電位
までの出力遷移が早く、その際に発生する瞬時電流が内
部回路に悪影響を与える場合がある、という問題点があ
った。
本発明は、上記従来の問題点を解決するもので、出力遷
移時間の低減によるアクセス時間を短縮と同時に、出力
を中間電位に設定する際に発生する瞬時電流を低減する
ことができる半導体メモリ装置を提供することを目的と
する。
課題を解決するための手段 この目的を達成するために、本発明の半導体メモリ装置
は、データ出力端子にデータを出力する第1の最終デー
タ出力回路と、内部データに従い前記第1の最終データ
出力回路を制御する第1の制御回路と、前記データ出力
端子を中間電位に設定する第2の最終データ出力回路と
、内部データと出力データを検出して前記第2の最終デ
ータ出力回路を制御する第2の制御回路とを備え、アド
レス入力の遷移後、前記第1の最終データ出力回路によ
って、データが出力される以前に、前記第2の最終デー
タ出力回路によって、前記データ出力端子を中間電位に
設定する構成を有している。
作用 この構成によって、出力を中間電位に設定する為の最終
データ出力回路を、アドレス入力に対応したデータを出
力する為の最終データ出力回路と独立に設け、出力を中
間電位に設定する為の最終データ出力回路のトランジス
タ能力は、出力の中間電位設定の遷移時間によって通常
データと関係なく独立に決定できるので、出力を中間電
位に設定する際発生する瞬時電流を低減することができ
る。
実施例 以下、本発明の実施例について図面を参照しながら説明
する。
第1図は、本発明の一実施例における半導体メモリ装置
のブロック図である。第1図において、S、/Sは内部
データ、Dは出力、1は最終データ出力回路、2は出力
制御回路で、これらは、従来例の構成と同じである。3
は出力を中間電位に設定する為の最終データ出力回路、
4は内部データと出力データを検出して、中間電位出力
回路3を制御する中間電位設定回路である。
第2図は、第1図で示したブロック図における各波形を
示すタイミング図であり、Aはアドレス入力である。
第3図は、本発明の具体的な一実施例における半導体メ
モリ装置の回路図である。第3図において、1から4は
第1図で示したブロック図における具体的な回路を示す
。Ql、Q2は最終データ出力回路1を構成するP型、
N型チャネルMO8FET。
21.22.28は出力制御回路2を構成するインバー
タ回路である。Q3.Q4は中間電位出力回路3を構成
するP型、N型チャネルMO3FET。
41から45は中間電位設定回路4を構成するインバー
タ回路、NOR回路、NAND回路である。
以上のように構成された本実施例の半導体メモリ装置に
ついて、以下その動作を説明する。
内部データS、/Sには、アドレス入力に対応したデー
タが出ていて、出力制御回路2が、内部データS、/S
の電位レベルに従い最終データ出力回路1を制御するこ
とで、出力りは高しヘルもしくは低レベルに確定してい
る。この時、中間電位設定回路4が非活性状態の為、中
間電位出力回路3は動作しない。
アドレス人力Aが変化すると、内部データS7/Sにア
ドレス入力に対応したデータが出力される以前に、アド
レス入力の遷移を検出して、例えば、データS、/Sを
共に低レベルにすることによって、中間電位設定回路4
を活性状態にする。
そして、出力りが高レベルなら、中間電位設定回路4に
より中間電位出力回路3のN型チャネルMO8FET 
 Q4を活性状態にして、出力りを中間電位に引き下げ
る。出力りが中間電位になると、中間電位設定回路4に
より、MOSFET  Q4は非活性状態となる。逆に
、出力りか低レベルなら、中間電位出力回路3のP型チ
ャネルMO3PETQ3により、出力りを中間電位に引
き上げる。この時、中間電位出力回路3のP型チャネル
MO3FETQ3とN型チャネルMO8FET  Q4
とを貫通する電流は流れない。
その後、内部データS、/Sにアドレス入力に対応した
データがでてくると中間電位設定回路4が非活性状態に
なり、中間電位出力回路3は動作しない。そして、出力
制御回路2が、最終データ出力回路1−を制御すること
で、出力りは、アドレス入力に対応して高しヘルもしく
は低レベルに変化する。従って、出力りは、常に中間電
位出力回路3によって設定された中間電位から変化する
以上のように本実施例によれば、出力を中間電位に設定
する為の最終データ出力回路を、アドレス入力に対応し
たデータを出力する為の通常最終データ出力回路と分離
することができるので、出力を中間電位に設定する際の
出力の遷移時間は通常データ出力と関係なく制御するこ
とができる。
つまり、出力を中間電位に設定する為の最終データ出力
回路は、大きな外部負荷を駆動する通常の最終データ出
力回路の様に大きなトランジスタ能力を持ったMOSF
ETを用いる必要がなく、出力を中間電位に設定する為
だけに必要なトランジスタ能力を持ったMOSFETを
用いればよい。
従って、出力を常に中間電位から変化させることによる
出力遷移時間の低減と同時に、その際発生する瞬時電流
を低減することができる。
発明の効果 本発明は、データ出力端子にデータを出力する第1の最
終データ出力回路と、内部データに従い前記第1の最終
データ出力回路を制御する第1の制御回路と、前記デー
タ出力端子を中間電位に設定する第2の最終データ出力
回路と、内部データと出力データを検出して前記第2の
最終データ出力回路を制御する第2の制御回路とを備え
、アドレス入力の遷移後、前記第1の最終データ出力回
路によって、データが出力される以前に、前記第2の最
終データ出力回路によって、前記データ出力端子を中間
電位に設定する構成を有したことにより、出力と中間電
位に設定する際の出力の遷移時間を通常データ出力と関
係なく制御でき、その際発生する瞬時電流を低減するこ
とができる、という優れた効果の得られる半導体メモリ
装置を実現できるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における半導体メモリ装置の
ブロック図、第2図は第1図の要部の波形タイミング図
、第3図は本発明の具体的な一実施例における半導体メ
モリ装置の回路図、第4図は従来の半導体メモリ装置の
ブロック図である。 1・・・・・・最終データ出力回路、2・・・・・・出
力制御回路、3・・・・・・中間電位出力回路、4・・
・・・・中間電位設定回路、S、/S・・・・・・内部
データ、D・・・・・・出力、A・・・・・・アドレス
入力’v Ql、Q3・・・・・・P型チャネ0

Claims (1)

    【特許請求の範囲】
  1. データ出力端子にデータを出力する第1の最終データ出
    力回路と、内部データに従い前記第1の最終データ出力
    回路を制御する第1の制御回路と、前記データ出力端子
    を中間電位に設定する第2の最終データ出力回路と、内
    部データと出力データを検出して前記第2の最終データ
    出力回路を制御する第2の制御回路とを備え、アドレス
    入力の遷移後、前記第1の最終データ出力回路によって
    、データが出力される以前に、前記第2の最終データ出
    力回路によって、前記データ出力端子を中間電位に設定
    する構成を有したことを特徴とする半導体メモリ装置。
JP1314802A 1989-12-04 1989-12-04 半導体メモリ装置 Pending JPH03175728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1314802A JPH03175728A (ja) 1989-12-04 1989-12-04 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1314802A JPH03175728A (ja) 1989-12-04 1989-12-04 半導体メモリ装置

Publications (1)

Publication Number Publication Date
JPH03175728A true JPH03175728A (ja) 1991-07-30

Family

ID=18057776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1314802A Pending JPH03175728A (ja) 1989-12-04 1989-12-04 半導体メモリ装置

Country Status (1)

Country Link
JP (1) JPH03175728A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435414A (ja) * 1990-05-31 1992-02-06 Nec Corp 出力回路
JPH0456513A (ja) * 1990-06-26 1992-02-24 Matsushita Electric Ind Co Ltd 論理回路
JPH04104515A (ja) * 1990-08-23 1992-04-07 Nec Corp 出力回路
JPH08265133A (ja) * 1995-03-24 1996-10-11 Nec Corp 電荷転送装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123062A (ja) * 1974-08-21 1976-02-24 Hitachi Ltd
JPS62159911A (ja) * 1986-01-08 1987-07-15 Mitsubishi Electric Corp 半導体集積回路
JPS62248306A (ja) * 1986-04-21 1987-10-29 Mitsubishi Electric Corp 出力バツフア回路
JPH01137821A (ja) * 1987-11-25 1989-05-30 Mitsubishi Electric Corp Cmos出力バッファ
JPH02237309A (ja) * 1989-03-10 1990-09-19 Mitsubishi Electric Corp 出力バツフア

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123062A (ja) * 1974-08-21 1976-02-24 Hitachi Ltd
JPS62159911A (ja) * 1986-01-08 1987-07-15 Mitsubishi Electric Corp 半導体集積回路
JPS62248306A (ja) * 1986-04-21 1987-10-29 Mitsubishi Electric Corp 出力バツフア回路
JPH01137821A (ja) * 1987-11-25 1989-05-30 Mitsubishi Electric Corp Cmos出力バッファ
JPH02237309A (ja) * 1989-03-10 1990-09-19 Mitsubishi Electric Corp 出力バツフア

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435414A (ja) * 1990-05-31 1992-02-06 Nec Corp 出力回路
JPH0456513A (ja) * 1990-06-26 1992-02-24 Matsushita Electric Ind Co Ltd 論理回路
JPH04104515A (ja) * 1990-08-23 1992-04-07 Nec Corp 出力回路
JPH08265133A (ja) * 1995-03-24 1996-10-11 Nec Corp 電荷転送装置

Similar Documents

Publication Publication Date Title
JPH0817037B2 (ja) スタティックramの出力回路
JPH02155492A (ja) 半導体装置
JPH03175728A (ja) 半導体メモリ装置
JPH08221984A (ja) 半導体記憶回路
JPS61262827A (ja) 半導体集積回路装置
KR20020018018A (ko) 출력 인터페이스 회로
JP2560732B2 (ja) Mosメモリデバイスの出力回路
JPS63175909A (ja) 1チツプマイクロコンピユ−タ
JPH0529914A (ja) 出力バツフア回路
JPH05166380A (ja) 出力バッファ回路
JP3038891B2 (ja) 半導体集積回路装置
JPS60117820A (ja) 入力回路
JP2697024B2 (ja) 出力回路
KR0170309B1 (ko) 반도체 장치의 출력단 버퍼
US6225828B1 (en) Decoder for saving power consumption in semiconductor device
JPH0950696A (ja) 半導体集積回路
KR100224766B1 (ko) 병렬 액티브 드라이버
JP2000209083A (ja) 集積回路
JPH0316319A (ja) エンコーダ回路
JPH02235294A (ja) 出力バッファ回路
JPH03162129A (ja) 半導体集積装置
KR19980015391A (ko) 반도체 장치의 레벨쉬프터
JPS61116933A (ja) 電源回路
JPH03262326A (ja) 駆動回路
JPH04278716A (ja) 出力バッファ回路