JPH08265133A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH08265133A JPH08265133A JP7091417A JP9141795A JPH08265133A JP H08265133 A JPH08265133 A JP H08265133A JP 7091417 A JP7091417 A JP 7091417A JP 9141795 A JP9141795 A JP 9141795A JP H08265133 A JPH08265133 A JP H08265133A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- transfer
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】データ転送時の充放電による消費電力を小さく
する電荷転送回路の提供。 【構成】データを出力するデータ出力回路と、出力回路
の出力データを転送するデータ転送回路と、データ転送
回路の小振幅のデータを増幅する増幅回路と、それぞれ
の回路間の接続を制御するトランスファゲートと、それ
ぞれの回路を中間電位レベルにプリチャージするプリチ
ャージ回路を備える。
する電荷転送回路の提供。 【構成】データを出力するデータ出力回路と、出力回路
の出力データを転送するデータ転送回路と、データ転送
回路の小振幅のデータを増幅する増幅回路と、それぞれ
の回路間の接続を制御するトランスファゲートと、それ
ぞれの回路を中間電位レベルにプリチャージするプリチ
ャージ回路を備える。
Description
【０００１】
【産業上の利用分野】本発明は電荷転送装置に関し、特
に半導体装置においてデータ転送を行うためのデータ転
送装置に関する。
に半導体装置においてデータ転送を行うためのデータ転
送装置に関する。
【０００２】
【従来の技術】半導体装置において、データ線対を用い
てデータ転送を行う場合、データ線対を電源レベルもし
くは接地レベルにプリチャージし、一方のデータ線のみ
をスイングさせてデータ転送を行う技術が一般的に用い
られている。
てデータ転送を行う場合、データ線対を電源レベルもし
くは接地レベルにプリチャージし、一方のデータ線のみ
をスイングさせてデータ転送を行う技術が一般的に用い
られている。
【０００３】図３に従来のデータ転送装置の一例を示
す。図３を参照して、従来のデータ転送装置は、データ
を出力するデータ出力回路１、出力データを転送するデ
ータ転送回路２、データ転送回路２から送られてくる小
振幅のデータを増幅する増幅回路３、データ出力回路１
とデータ転送回路２の間の接続を制御する第１のトラン
スファゲート４、データ転送回路２と増幅回路３の間の
接続を制御する第２のトランスファゲート５、及びデー
タ転送回路を電源レベルまたは接地レベルにプリチャー
ジするプリチャージ回路７と、から構成されている。な
お、図３に示すデータ転送装置は、典型的には半導体記
憶装置においてメモリセルに接続されたビット線（デジ
ット線）の読み出し回路等に用いられ、データ転送回路
２は通常スイッチ群等で構成される。
す。図３を参照して、従来のデータ転送装置は、データ
を出力するデータ出力回路１、出力データを転送するデ
ータ転送回路２、データ転送回路２から送られてくる小
振幅のデータを増幅する増幅回路３、データ出力回路１
とデータ転送回路２の間の接続を制御する第１のトラン
スファゲート４、データ転送回路２と増幅回路３の間の
接続を制御する第２のトランスファゲート５、及びデー
タ転送回路を電源レベルまたは接地レベルにプリチャー
ジするプリチャージ回路７と、から構成されている。な
お、図３に示すデータ転送装置は、典型的には半導体記
憶装置においてメモリセルに接続されたビット線（デジ
ット線）の読み出し回路等に用いられ、データ転送回路
２は通常スイッチ群等で構成される。
【０００４】次に、図４の波形図を用いて図３の従来の
回路の動作を説明する。図４（ａ）、図４（ｂ）はそれ
ぞれ電源レベル、接地レベルにプリチャージされた後の
データ出力回路１、データ転送回路２、増幅回路３の出
力電圧波形を示している。
回路の動作を説明する。図４（ａ）、図４（ｂ）はそれ
ぞれ電源レベル、接地レベルにプリチャージされた後の
データ出力回路１、データ転送回路２、増幅回路３の出
力電圧波形を示している。
【０００５】まず、プリチャージ回路７によりデータ転
送回路２を電源レベルまたは接地レベルにプリチャージ
する。
送回路２を電源レベルまたは接地レベルにプリチャージ
する。
【０００６】その後、データ出力回路１から相補型のデ
ータを出力し、この出力データがフルスイングしてから
第１のトランスファゲート４を導通させ、データをデー
タ転送回路２に送る。
ータを出力し、この出力データがフルスイングしてから
第１のトランスファゲート４を導通させ、データをデー
タ転送回路２に送る。
【０００７】この時、データ出力回路１の容量（即ち出
力負荷容量）をＣ１、データ転送回路２の容量（即ち入
力容量）をＣ２、データ出力回路１におけるデータの電
位をＶ、データ転送回路２のデータの電位をＶ２とする
と、データ転送回路２のデータの電位Ｖ２は次式（１）
で与えられる。
力負荷容量）をＣ１、データ転送回路２の容量（即ち入
力容量）をＣ２、データ出力回路１におけるデータの電
位をＶ、データ転送回路２のデータの電位をＶ２とする
と、データ転送回路２のデータの電位Ｖ２は次式（１）
で与えられる。
【０００８】 Ｖ２＝｛Ｃ１／（Ｃ１＋Ｃ２）｝×Ｖ …（１）
【０００９】ここで、一般的に容量Ｃ１に比べて容量Ｃ
２の方が大きいため、データ転送回路２の電位Ｖ２は、
図４に模式的に示すように小振幅のデータとなる。第２
のトランスファゲート５を導通させてこの小振幅のデー
タを増幅回路３に入力し増幅回路３では小振幅のデータ
を電源レベルまで増幅して出力している。
２の方が大きいため、データ転送回路２の電位Ｖ２は、
図４に模式的に示すように小振幅のデータとなる。第２
のトランスファゲート５を導通させてこの小振幅のデー
タを増幅回路３に入力し増幅回路３では小振幅のデータ
を電源レベルまで増幅して出力している。
【００１０】
【発明が解決しようとする課題】上述した従来回路で
は、プリチャージされた電源レベル又は接地レベルから
データ信号をスイングさせる構成とされ、電源電位変動
又は接地電位変動等の影響を受け易くノイズマージン
（雑音余裕度）が狭くなり、また大きな負荷を駆動する
ため、プリチャージ時及びデータ転送時の充放電による
消費電力が大きくなるという問題がある。
は、プリチャージされた電源レベル又は接地レベルから
データ信号をスイングさせる構成とされ、電源電位変動
又は接地電位変動等の影響を受け易くノイズマージン
（雑音余裕度）が狭くなり、また大きな負荷を駆動する
ため、プリチャージ時及びデータ転送時の充放電による
消費電力が大きくなるという問題がある。
【００１１】従って、本発明の目的は、上記問題点を解
消し、データ転送時の充放電による消費電力を小さくす
る電荷転送装置を提供することにある。
消し、データ転送時の充放電による消費電力を小さくす
る電荷転送装置を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、データを出力するデータ出力回路と、前
記データ出力回路の出力データを転送するデータ転送回
路と、前記データ転送回路の出力データを増幅する増幅
回路と、前記データ出力回路と前記データ転送回路との
間の接続を制御する第１のトランスファゲートと、前記
データ転送回路と前記増幅回路との間の接続を制御する
第２のトランスファゲートと、上記各回路を中間電位レ
ベルにプリチャージするプリチャージ回路と、を備える
ことを特徴とする電荷転送装置を提供する。
め、本発明は、データを出力するデータ出力回路と、前
記データ出力回路の出力データを転送するデータ転送回
路と、前記データ転送回路の出力データを増幅する増幅
回路と、前記データ出力回路と前記データ転送回路との
間の接続を制御する第１のトランスファゲートと、前記
データ転送回路と前記増幅回路との間の接続を制御する
第２のトランスファゲートと、上記各回路を中間電位レ
ベルにプリチャージするプリチャージ回路と、を備える
ことを特徴とする電荷転送装置を提供する。
【００１３】
【作用】本発明によれば、データを中間電位を中心にス
イングさせる構成としたことにより、中間電位から下げ
る方は電荷を捨てるだけであり、このため充放電による
消費電力を小さくできる。
イングさせる構成としたことにより、中間電位から下げ
る方は電荷を捨てるだけであり、このため充放電による
消費電力を小さくできる。
【００１４】また、本発明によれば、中間電位を中心に
データ信号をスイングさせる構成としたことにより、電
源電位又は接地電位にプリチャージした場合と比べてノ
イズマージンを広くすることができる。
データ信号をスイングさせる構成としたことにより、電
源電位又は接地電位にプリチャージした場合と比べてノ
イズマージンを広くすることができる。
【００１５】さらに、本発明によれば、プリチャージに
おいても、相補型の信号をイコライズすれば中間レベル
にできるため、プリチャージ時における消費電力を低減
する。
おいても、相補型の信号をイコライズすれば中間レベル
にできるため、プリチャージ時における消費電力を低減
する。
【００１６】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。図１は、本発明の一実施例の構成を示すブロッ
ク図である。
明する。図１は、本発明の一実施例の構成を示すブロッ
ク図である。
【００１７】図１を参照して、本実施例は、データを出
力するデータ出力回路１、出力データを転送するデータ
転送回路２、データ転送回路２から送られてくる小振幅
のデータを増幅する増幅回路３、データ出力回路１とデ
ータ転送回路２との間の接続を制御する第１のトランス
ファゲート４、データ転送回路２と増幅回路３との間の
接続を制御する第２のトランスファゲート５、及びデー
タ出力回路１、データ転送回路２、増幅回路３をそれぞ
れ中間電位レベルにプリチャージするプリチャージ回路
６と、から構成されている。
力するデータ出力回路１、出力データを転送するデータ
転送回路２、データ転送回路２から送られてくる小振幅
のデータを増幅する増幅回路３、データ出力回路１とデ
ータ転送回路２との間の接続を制御する第１のトランス
ファゲート４、データ転送回路２と増幅回路３との間の
接続を制御する第２のトランスファゲート５、及びデー
タ出力回路１、データ転送回路２、増幅回路３をそれぞ
れ中間電位レベルにプリチャージするプリチャージ回路
６と、から構成されている。
【００１８】次に、図２の動作波形図を参照して本実施
例の動作について説明する。
例の動作について説明する。
【００１９】まず、プリチャージ回路６によりデータ出
力回路１、データ転送回路２、増幅回路３の出力端を中
間電位レベルにプリチャージする。
力回路１、データ転送回路２、増幅回路３の出力端を中
間電位レベルにプリチャージする。
【００２０】その後、データ出力回路１から相補のデー
タを出力し、このデータがフルスイングしてから第１の
トランスファゲート４を導通させて、データをデータ転
送回路２に送る。
タを出力し、このデータがフルスイングしてから第１の
トランスファゲート４を導通させて、データをデータ転
送回路２に送る。
【００２１】この時、データ出力回路１の容量（即ち出
力負荷容量）をＣ１、データ転送回路２の容量（即ち入
力容量）をＣ２、データ出力回路１における中間電位と
の電位差をＶ′、データ転送回路２における中間電位と
の電位差をＶ２′とすると、データ転送回路２における
中間電位との電位差Ｖ２′は次式（２）で与えられる。
力負荷容量）をＣ１、データ転送回路２の容量（即ち入
力容量）をＣ２、データ出力回路１における中間電位と
の電位差をＶ′、データ転送回路２における中間電位と
の電位差をＶ２′とすると、データ転送回路２における
中間電位との電位差Ｖ２′は次式（２）で与えられる。
【００２２】 Ｖ２′＝｛Ｃ１／（Ｃ１＋Ｃ２）｝×Ｖ′ …（２）
【００２３】第２のトランスファゲート５を導通させて
この小振幅のデータＶ２′を増幅回路３に入力し、増幅
回路３では小振幅のデータを電源レベルまで増幅して出
力する。
この小振幅のデータＶ２′を増幅回路３に入力し、増幅
回路３では小振幅のデータを電源レベルまで増幅して出
力する。
【００２４】本実施例においては、データを中間電位を
中心にスイングさせるため、中間電位から電位が下がる
方は電荷を接地側に捨てるだけであり、充放電による消
費電力を１／２に低減することができる。また、プリチ
ャージにおいても、相補型の信号をイコライズすること
により中間レベルにできるため、プリチャージ時の消費
電力も小さくできる。
中心にスイングさせるため、中間電位から電位が下がる
方は電荷を接地側に捨てるだけであり、充放電による消
費電力を１／２に低減することができる。また、プリチ
ャージにおいても、相補型の信号をイコライズすること
により中間レベルにできるため、プリチャージ時の消費
電力も小さくできる。
【００２５】本実施例においては、データ出力回路１の
後段に、第１のトランスファゲート４、データ転送回路
２、トランスファゲート５、増幅回路３からなる転送装
置を複数段縦続形態に接続し、各転送装置のそれぞれの
回路を振幅の中間電位を発生するプリチャージ回路によ
りプリチャージし、各段の転送回路において必要最小限
の電荷のみを転送するように構成してもよい。
後段に、第１のトランスファゲート４、データ転送回路
２、トランスファゲート５、増幅回路３からなる転送装
置を複数段縦続形態に接続し、各転送装置のそれぞれの
回路を振幅の中間電位を発生するプリチャージ回路によ
りプリチャージし、各段の転送回路において必要最小限
の電荷のみを転送するように構成してもよい。
【００２６】このように、本実施例においては、中間電
位にプリチャージして中間電位を中心にデータ信号をス
イングさせる構成としたことにより、例えば半導体記憶
装置の読み出し回路に適用した場合、ノイズマージンを
広くすると共に、プリチャージ時及びデータ転送時の充
放電による消費電力を大幅に低減するものである。
位にプリチャージして中間電位を中心にデータ信号をス
イングさせる構成としたことにより、例えば半導体記憶
装置の読み出し回路に適用した場合、ノイズマージンを
広くすると共に、プリチャージ時及びデータ転送時の充
放電による消費電力を大幅に低減するものである。
【００２７】
【発明の効果】以上説明したように、本発明は、データ
を中間電位を中心にスイングさせる構成としたことによ
り、中間電位から下げる方は電荷を捨てるだけであり、
このため充放電による消費電力を大幅に低減するという
効果を有する。また、本発明によれば、中間電位を中心
にデータ信号をスイングさせる構成としたことにより、
電源電位又は接地電位にプリチャージした場合と比べて
ノイズマージンを広くすることができるという効果を有
する。
を中間電位を中心にスイングさせる構成としたことによ
り、中間電位から下げる方は電荷を捨てるだけであり、
このため充放電による消費電力を大幅に低減するという
効果を有する。また、本発明によれば、中間電位を中心
にデータ信号をスイングさせる構成としたことにより、
電源電位又は接地電位にプリチャージした場合と比べて
ノイズマージンを広くすることができるという効果を有
する。
【００２８】さらに、本発明によれば、相補型の信号を
イコライズすれば中間レベルが得られるため、プリチャ
ージ時の消費電力を低減することが出来るという効果を
有する。
イコライズすれば中間レベルが得られるため、プリチャ
ージ時の消費電力を低減することが出来るという効果を
有する。
【図１】本発明の一実施例を説明する図である。
【図２】本発明の一実施例の動作を説明する波形図であ
る。
る。
【図３】従来例の構成の一例を示す図である。
【図４】従来例の動作を説明する波形図である。
１ 出力回路 ２ データ転送回路 ３ 増幅回路 ４、５ トランスファゲート ６ 中間電位プリチャージ回路 ７ 電源または接地電位プリチャージ回路
Claims (3)
- 【請求項１】データを出力するデータ出力回路と、 前記データ出力回路の出力データを転送するデータ転送
回路と、 前記データ転送回路の出力データを増幅する増幅回路
と、 前記データ出力回路と前記データ転送回路との間の接続
を制御する第１のトランスファゲートと、 前記データ転送回路と前記増幅回路との間の接続を制御
する第２のトランスファゲートと、 上記各回路を信号振幅の中間電位レベルにプリチャージ
するプリチャージ回路と、 を備えることを特徴とする電荷転送装置。 - 【請求項２】データを出力する際に、 前記プリチャージ回路により少なくとも前記データ出力
回路、前記データ転送回路、前記増幅回路のデータ線を
前記中間レベルにプリチャージした後、 前記データ出力回路がデータを出力し、 前記第１のトランスファゲートを導通状態として前記デ
ータ出力回路の出力データを前記データ転送回路に伝達
し、 前記データ転送回路が出力データを出力した時点で第２
のトランスファゲートを導通状態とし、 前記増幅回路で所定レベルに増幅して出力することを特
徴とする請求項１記載の電荷転送装置。 - 【請求項３】データを出力する前記データ出力回路の後
段に、第１のトランスファゲートと、データ転送回路
と、第２のトランスファゲートと、前記データ転送回路
の出力データを増幅する増幅回路と、からなる回路を複
数段縦続形態に接続し、データ出力時において上記各回
路を信号振幅の中間電位レベルにプリチャージするプリ
チャージ回路と、を備えることを特徴とする請求項１記
載の電荷転送装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091417A JP2728015B2 (ja) | 1995-03-24 | 1995-03-24 | 電荷転送装置 |
| US08/619,312 US5714893A (en) | 1995-03-24 | 1996-03-21 | Signal transmission circuit |
| KR1019960007785A KR100233195B1 (ko) | 1995-03-24 | 1996-03-21 | 신호 전송 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091417A JP2728015B2 (ja) | 1995-03-24 | 1995-03-24 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265133A true JPH08265133A (ja) | 1996-10-11 |
| JP2728015B2 JP2728015B2 (ja) | 1998-03-18 |
Family
ID=14025805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7091417A Expired - Fee Related JP2728015B2 (ja) | 1995-03-24 | 1995-03-24 | 電荷転送装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5714893A (ja) |
| JP (1) | JP2728015B2 (ja) |
| KR (1) | KR100233195B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008178061A (ja) * | 2007-01-22 | 2008-07-31 | United Memories Inc | 異なる選択された信号値の信号生成を実現する集積回路装置のスイッチキャパシタ電荷共有技術 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000132970A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | データ転送回路 |
| JP3266141B2 (ja) * | 1999-05-26 | 2002-03-18 | 日本電気株式会社 | 半導体記憶装置 |
| GB2368434B (en) * | 2000-05-05 | 2003-01-22 | Ind Tech Res Inst | Transmitter |
| KR101570751B1 (ko) | 2014-04-28 | 2015-11-24 | 주식회사 더블유엠티 | 연회용 효과물 살포장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285711A (ja) * | 1989-04-26 | 1990-11-26 | Nec Corp | ドライブ回路 |
| JPH03124120A (ja) * | 1989-10-09 | 1991-05-27 | Fujitsu Ltd | 出力バッファ回路 |
| JPH03175728A (ja) * | 1989-12-04 | 1991-07-30 | Matsushita Electron Corp | 半導体メモリ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4208730A (en) * | 1978-08-07 | 1980-06-17 | Rca Corporation | Precharge circuit for memory array |
| JP2894115B2 (ja) * | 1992-11-10 | 1999-05-24 | 松下電器産業株式会社 | カラム選択回路 |
-
1995
- 1995-03-24 JP JP7091417A patent/JP2728015B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-21 US US08/619,312 patent/US5714893A/en not_active Expired - Fee Related
- 1996-03-21 KR KR1019960007785A patent/KR100233195B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285711A (ja) * | 1989-04-26 | 1990-11-26 | Nec Corp | ドライブ回路 |
| JPH03124120A (ja) * | 1989-10-09 | 1991-05-27 | Fujitsu Ltd | 出力バッファ回路 |
| JPH03175728A (ja) * | 1989-12-04 | 1991-07-30 | Matsushita Electron Corp | 半導体メモリ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008178061A (ja) * | 2007-01-22 | 2008-07-31 | United Memories Inc | 異なる選択された信号値の信号生成を実現する集積回路装置のスイッチキャパシタ電荷共有技術 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2728015B2 (ja) | 1998-03-18 |
| KR100233195B1 (ko) | 1999-12-01 |
| KR960036333A (ko) | 1996-10-28 |
| US5714893A (en) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0408031B1 (en) | Data read circuit for semiconductor storage device | |
| JP3148151B2 (ja) | 液晶駆動装置の出力偏差低減方法および装置 | |
| US5808487A (en) | Multi-directional small signal transceiver/repeater | |
| JP2003151276A (ja) | データラインが安定したプリチャ−ジ電圧を有する半導体メモリ装置 | |
| US6762625B1 (en) | Programmable differential current mode line driver with multiple classes of circuit operation | |
| WO1999005782A3 (en) | Sense amplifier for complementary or non-complementary data signals | |
| JPH08265133A (ja) | 電荷転送装置 | |
| JPH06195974A (ja) | ダイナミックｒａｍ | |
| JP2776327B2 (ja) | データ転送装置 | |
| EP0010907B1 (en) | Semiconductor memory device including a flip-flop circuit | |
| US6130560A (en) | Sense amplifier circuit | |
| US6501695B1 (en) | Technique for the reduction of memory access time variation | |
| US4584493A (en) | Self referenced sense amplifier | |
| US5614849A (en) | Method of resetting a CMOS amplifier | |
| JP2638252B2 (ja) | 高速バス回路 | |
| EP0646860A1 (en) | Full adder circuit | |
| JP2944343B2 (ja) | 帰還型センスアンプ | |
| US6393510B1 (en) | Low power high-speed bus receiver | |
| JPH05234380A (ja) | 半導体記憶装置 | |
| JPH05298884A (ja) | 半導体記憶装置 | |
| USRE33725E (en) | Self referenced sense amplifier | |
| JPS60202596A (ja) | 半導体記憶装置 | |
| JPH01223692A (ja) | 半導体記憶装置 | |
| JPS6322388B2 (ja) | ||
| JPS6220195A (ja) | メモリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| LAPS | Cancellation because of no payment of annual fees |