JPH06195974A - ダイナミックram - Google Patents
ダイナミックramInfo
- Publication number
- JPH06195974A JPH06195974A JP4279720A JP27972092A JPH06195974A JP H06195974 A JPH06195974 A JP H06195974A JP 4279720 A JP4279720 A JP 4279720A JP 27972092 A JP27972092 A JP 27972092A JP H06195974 A JPH06195974 A JP H06195974A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data line
- signal
- potential
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
読み出しデータアンプまでのデータ線の動作を高速化
し、消費電力も低減する。 【構成】 読み出し回路10でメモリセルからの情報を
ビット線対BL、バーBLを介してデータ線対DL、バ
ーDLに伝える際、PYS信号でデータ線プリチャージ
用MOSトランジスタQ1、Q2を導通させ、DL、バ
ーDLの電位を引き上げる。データ線電位がプリチャー
ジレベルまで上昇したらPYS信号を切ってプリチャー
ジを止める。そのあとRS信号を入力しデータ線DLの
電荷を放電し、電流読み出しデータアンプ14のフリッ
プフロップ(FF)回路でDLとバーDLの間の電流差
を検知する。データ出力されるまでプリチャージを続け
ずPYS信号で制御するのでFFが誤動作しない電流差
を速く得ることができ高速化し、しかも消費電力が低減
する。
Description
特にダイナミックRAMに関する。
ルが複数個のセル・ブロックに分割されてマトリックス
配列となっている。図4に示すように、YSEL信号を
入力してYデコーダ42を選ぶことでセル・ブロックを
選択する。セルブロック内のデータ線対DL、バーDL
は、電源電圧よりNチャンネルMOSトランジスタのし
きい値分低い電位に常にプリチャージされている。そし
て、読み出し回路40でRS信号を入力する事により各
々のデータ線のビット読みだしゲートQ5、Q6にはM
OSトランジスタが飽和電流領域に達するまで十分ドレ
イン電圧がかかる。センスされたビット線BL、バーB
Lの電位がビット線読みだしゲートQ5、Q6に伝達さ
れると、ハイレベルのビット線電位が読みだしゲートへ
接続されている側のデータ線電位は、図5に示すように
プリチャージ電位よりも少しづつ低く引き落とされてい
く(ここでは、DL側)。
は、電流読みだしデータアンプ44内のカレントミラー
回路に伝達される。カレントミラー回路Q4、Q8から
出力される電流差は、MOSトランジスタQ11を動作
させることで電流読みだしデータアンプ内のフリップフ
ロップ回路Q9、10により検知され、データ線を流れ
る電流が少ない側の出力データ線の電位が引き落とされ
る。
までプリチャージされ続けており、そのためデータ線対
の電位差は少しずつ開いていくので、電流読みだしデー
タアンプ内のフリップフロップ回路が誤動作しない電流
差を得るまで電流読みだしデータアンプの動作を遅らせ
ねばならない。
AMでは、選択されたメモリセル・ブロック内のデータ
線対はデータが出力されるまでプリチャージされてい
る。
みだしゲートに伝達されると、ハイレベルのビット線電
位が読みだしゲートへ接続されている側のデータ線電位
がプリチャージ電位よりも低く引き落とされる。しか
し、データ線はプリチャージされ続けているため、デー
タ線間の電位差がつきにくく、そのためフリップフロッ
プ回路が誤動作しない電流差を得るまで、電流読みだし
データアンプの動作を遅らせねばならない。
位を引き上げるデータ線プリチャージ用MOSトランジ
スタを用いてセンスアンプから電流読みだしデータアン
プまでのデータ線を高速化するダイナミックRAMを提
供することを目的とする。
MOSトランジスタにより、選択されたデータ線のみを
電源電圧からMOSトランジスタのしきい値電圧の大き
さ分引いた値までプリチャージし(他のデータ線はロー
レベルになっている)、ビット線読みだしゲートに十分
ドレイン電圧をかける。
ランジスタをOFFする事により電流読みだしデータア
ンプ内のカレントミラー回路間を流れる電流差を急激に
増やし電流読みだしデータアンプを高速化する。
を入力してYデコーダ12を選択した後、PYS信号に
よりデータ線プリチャージ用MOSトランジスタQ1、
Q2を導通させ、選択したデータ線対DL、バーDLの
電位を引き上げる。
力すると、ビット線読み出し用MOSトランジスタQ
5、Q6のドレイン電圧が引き上げられる。データ線の
電位が、データ線のプリチャージレベル(電源電圧から
NチャンネルMOSトランジスタのしきい値電圧分を引
いた電位)まで引き上げられた後、PYS信号をOFF
し、プリチャージを止める。
ト線バーBLがローレベルになると、MOSトランジス
タQ6はOFFとなり、データ線バーDLは、プリチャ
ージレベルのままである。ビット線BLがハイレベルに
なるとデータ線DLにたまった電荷は、MOSトランジ
スタQ5により放出され、DLの電位が急激に下がる。
MOSトランジスタQ5、Q6を流れる電流差は、カレ
ントミラー回路へ移される。データ線DL側のカレント
ミラー回路Q3、Q4を流れる電流は、DLの電位が下
がることにより増加する。
内のフリップフロップ回路が誤動作しない電流差を速く
得ることができ、DAE信号を速めてQ11を導通させ
ることによりQ9、Q10のフリップフロップ回路にデ
ータ線間の電流差を検知させ、電流読みだしデータアン
プの動作を高速化することができる。
ージ用MOSトランジスタQ1、Q2をYデコーダ部3
2に配置することにより、配線負荷による電流読みだし
データアンプ34までのデータ線のプリチャージの遅延
時間を短縮でき、電流読みだしデータアンプの高速化が
できる。
タ読みだし時、選択されたデータ線をプリチャージする
データ線プリチャージ用MOSトランジスタを用いるこ
とで、センスアンプから電流読みだしデータアンプまで
のデータ線の高速化ができる。
れたデータ線を第1の電位までプリチャージする時だけ
導通させるので消費電力を低減できる。
ダ部に配置することができるので電流読みだしデータア
ンプまでの選択的プリチャージの高速化が可能になる等
の効果がある。
スタ Q3、Q4、Q7、Q8 PMOSトランジスタ Q5、Q6、Q9〜Q11 NMOSトランジスタ
Claims (4)
- 【請求項1】 複数のメモリセルが接続されたビット
線、前記メモリセルからの情報を前記ビット線を介して
データ線に伝達するための読みだし回路、前記データ線
を選択的に電流読みだしデータアンプと接続するYデコ
ーダを有するダイナミックRAMにおいて、選択された
データ線を第1の電位まで引き上げるデータ線プリチャ
ージ用MOSトランジスタを第1の信号により導通させ
ることを特徴とするダイナミックRAM。 - 【請求項2】 第1の信号は、選択されたデータ線の電
位が第1の電位まで引き上がる間だけ前記MOSトラン
ジスタを駆動させる信号である請求項1に記載のダイナ
ミックRAM。 - 【請求項3】 第1の電位は、電源電圧から前記MOS
トランジスタのしきい値電圧の大きさ分引いた値とする
請求項1または2に記載のダイナミックRAM。 - 【請求項4】 前記MOSトランジスタがYデコーダ部
に配置されている事を特徴とする請求項1、2、または
3に記載のダイナミックRAM。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4279720A JP2658768B2 (ja) | 1992-10-19 | 1992-10-19 | ダイナミックram |
US08/136,884 US5357474A (en) | 1992-10-19 | 1993-10-18 | Dynamic random access memory device having precharge circuit for intermittently and selectively charging data line pairs |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4279720A JP2658768B2 (ja) | 1992-10-19 | 1992-10-19 | ダイナミックram |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06195974A true JPH06195974A (ja) | 1994-07-15 |
JP2658768B2 JP2658768B2 (ja) | 1997-09-30 |
Family
ID=17614941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4279720A Expired - Lifetime JP2658768B2 (ja) | 1992-10-19 | 1992-10-19 | ダイナミックram |
Country Status (2)
Country | Link |
---|---|
US (1) | US5357474A (ja) |
JP (1) | JP2658768B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100613458B1 (ko) * | 2005-03-29 | 2006-08-17 | 주식회사 하이닉스반도체 | 플립플롭 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE36532E (en) * | 1995-03-02 | 2000-01-25 | Samsung Electronics Co., Ltd. | Synchronous semiconductor memory device having an auto-precharge function |
KR0172345B1 (ko) * | 1995-11-27 | 1999-03-30 | 김광호 | 반도체 메모리 장치의 하이퍼 페이지 모드의 데이터 출력신호 제어회로 |
JPH10112183A (ja) * | 1996-10-08 | 1998-04-28 | Nec Corp | 半導体記憶装置 |
US5828610A (en) * | 1997-03-31 | 1998-10-27 | Seiko Epson Corporation | Low power memory including selective precharge circuit |
JP3088340B2 (ja) * | 1997-06-18 | 2000-09-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
US6279071B1 (en) | 1998-07-07 | 2001-08-21 | Mitsubishi Electric And Electronics Usa, Inc. | System and method for column access in random access memories |
JP2000231791A (ja) * | 1998-12-10 | 2000-08-22 | Fujitsu Ltd | 半導体記憶装置及びデータバスのリセット方法 |
KR100505710B1 (ko) * | 2003-09-15 | 2005-08-02 | 삼성전자주식회사 | 임베디드 메모리 장치의 저전력 소비형 데이터 입출력회로 및 이에 대한 데이터 입출력 방법 |
US7295481B2 (en) * | 2003-10-16 | 2007-11-13 | International Business Machines Corporation | Power saving by disabling cyclic bitline precharge |
US6965534B2 (en) * | 2003-12-16 | 2005-11-15 | Infineon Technologies Ag | Random access memory using precharge timers in test mode |
US7443714B1 (en) * | 2007-10-23 | 2008-10-28 | Juhan Kim | DRAM including segment read circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112419A (ja) * | 1985-11-12 | 1987-05-23 | Mitsubishi Electric Corp | 論理回路 |
JPS63253425A (ja) * | 1987-04-09 | 1988-10-20 | Nec Ic Microcomput Syst Ltd | バスドライブ回路 |
JPS63304491A (ja) * | 1987-06-04 | 1988-12-12 | Mitsubishi Electric Corp | 半導体メモリ |
JPH03154287A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 半導体記憶装置 |
JPH03156793A (ja) * | 1989-11-14 | 1991-07-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68905240T2 (de) * | 1988-06-01 | 1993-07-15 | Nippon Electric Co | Halbleiterspeichereinrichtung mit hochgeschwindigkeits-lesevorrichtung. |
JP3313383B2 (ja) * | 1991-06-27 | 2002-08-12 | 日本電気株式会社 | 読み出し専用記憶装置 |
-
1992
- 1992-10-19 JP JP4279720A patent/JP2658768B2/ja not_active Expired - Lifetime
-
1993
- 1993-10-18 US US08/136,884 patent/US5357474A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112419A (ja) * | 1985-11-12 | 1987-05-23 | Mitsubishi Electric Corp | 論理回路 |
JPS63253425A (ja) * | 1987-04-09 | 1988-10-20 | Nec Ic Microcomput Syst Ltd | バスドライブ回路 |
JPS63304491A (ja) * | 1987-06-04 | 1988-12-12 | Mitsubishi Electric Corp | 半導体メモリ |
JPH03154287A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 半導体記憶装置 |
JPH03156793A (ja) * | 1989-11-14 | 1991-07-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100613458B1 (ko) * | 2005-03-29 | 2006-08-17 | 주식회사 하이닉스반도체 | 플립플롭 |
Also Published As
Publication number | Publication date |
---|---|
JP2658768B2 (ja) | 1997-09-30 |
US5357474A (en) | 1994-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5329186A (en) | CMOS bootstrapped output driver method and circuit | |
US4996671A (en) | Semiconductor memory device | |
US5070482A (en) | Static random access memory | |
JPH0422318B2 (ja) | ||
JPH06195974A (ja) | ダイナミックram | |
US4712194A (en) | Static random access memory | |
US5148399A (en) | Sense amplifier circuitry selectively separable from bit lines for dynamic random access memory | |
JP2000021180A (ja) | 内蔵ラッチを備えたダイナミック・センス増幅器 | |
JPH0684373A (ja) | 半導体メモリ装置のデータ出力回路 | |
JPH0752585B2 (ja) | 記憶素子内の読取増幅駆動部 | |
JPH06349274A (ja) | 半導体集積回路のデータ入出力線センシング回路 | |
USRE35847E (en) | Self-terminating data line driver | |
JP2001319476A (ja) | 半導体メモリ | |
US5563840A (en) | Integrated semiconductor device | |
JPH0551997B2 (ja) | ||
KR940008720B1 (ko) | 반도체메모리장치 | |
CN1204681C (zh) | 单端点感知放大器 | |
KR930005780Y1 (ko) | 디-램셀의 억세스회로 | |
JPH10112183A (ja) | 半導体記憶装置 | |
JPS61227288A (ja) | 半導体記憶装置 | |
KR100308127B1 (ko) | 비트 라인 프리차아지 회로 | |
JPH06150656A (ja) | 半導体記憶装置 | |
KR100655067B1 (ko) | 반도체 메모리 장치의 데이터 출력회로 | |
KR950002020B1 (ko) | 라이트 조절회로 | |
KR100206706B1 (ko) | 반도체 메모리 장치의 비트라인 감지증폭회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 16 |