CN1204681C - 单端点感知放大器 - Google Patents
单端点感知放大器 Download PDFInfo
- Publication number
- CN1204681C CN1204681C CN 02100951 CN02100951A CN1204681C CN 1204681 C CN1204681 C CN 1204681C CN 02100951 CN02100951 CN 02100951 CN 02100951 A CN02100951 A CN 02100951A CN 1204681 C CN1204681 C CN 1204681C
- Authority
- CN
- China
- Prior art keywords
- unit
- switch unit
- sense switch
- aforementioned
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提供一种单端点感知放大器,系使用于接收半导体存储器装置的讯号,并于输出端产生输出讯号。该单端点感知放大器包含:一第一负载单元;一第一感测开关单元,系耦合于半导体存储器装置与第一负载单元之间,且在与第一负载单元连接点形成输出端,用来开关半导体存储器装置与该感知放大器的输出端之间的通道;一第二负载单元,提供大于第一负载单元的电流负载;一第二感测开关单元,系耦合于半导体存储器装置与第二负载之间,用来提供充电电流;以及一反向逻辑单元,系耦合于半导体存储器装置与第一感测开关单元与第二感测开关单元之间,用来开启或关闭该等感测开关单元。所以,藉由第二感测开关单元提供充电电流来提升该感知放大器的反应速度,且不需预充电控制信号。
Description
技术领域
本发明系关于感知放大器,特别是关于不需预充电控制信号的单端点感知放大器。
发明背景
感知放大器通常使用于接收半导体存储器装置的讯号,并于输出端产生输出讯号。图1所示为一般习知单端点感知放大器的电路。如该图所示,该单端点感知放大器10包含一感测开关单元11、一反向逻辑单元12、以及一负载单元13。感测开关单元11系耦合于半导体存储器装置与该感知放大器的输出端之间。该感测开关单元11通常为N型场效应晶体管(NMOS),并用来开关存储器装置与该感知放大器的输出端之间的通道。反向逻辑单元12系耦合于半导体存储器装置与感测开关单元11之间,并用来开启或关闭感测开关单元11。反向逻辑单元12一般为反向器(Inverter)或反向或闸(NOR Gate)。而负载单元13耦合于感测开关单元11,用以提供感测开关单元11负载。负载单元13一般为N型场效应晶体管(NMOS)或P型场效应晶体管(PMOS)。图1所示的单端点感知放大器10受限于负载单元13的强度,以致于反应速度受到限制。
为了改善单端点感知放大器的反应速度的问题,一般的作法是在输出端加上一个预充电单元。图2所示即为具有预充电功能的单端点感知放大器的电路。如图2所示,由于该感知放大器20利用预充电控制信号经由晶体管24预先充电,因此可以克服负载单元13的强度不足的问题,使该感知放大器20的反应速度提升。但是此种具有预充电功能的单端点感知放大器20却需要一个预充电控制信号,增加控制电路的复杂度。且对于无法提供预充电控制信号的场合则不适用。
发明内容
有鉴于上述问题,本发明的目的是提供一种不需预充电控制信号,且能提升反应速度的单端点无预充电式感知放大器。
为达成上述目的,本发明单端点感知放大器包含:一第一负载单元,提供电流负载;一第一感测开关单元,系耦合于半导体存储器装置与第一负载单元之间,且在与第一负载单元连接点形成输出端,用来开关半导体存储器装置与该感知放大器的输出端之间的通道;一第二负载单元,提供大于第一负载单元的电流负载;一第二感测开关单元,系耦合于半导体存储器装置与第二负载之间,用来提供充电电流;以及一反向逻辑单元,系耦合于半导体存储器装置与第一感测开关单元与第二感测开关单元之间,用来开启或关闭该等感测开关单元。
其中上述第一感测开关单元和第二感测开关单元可为N型场效应晶体管。
其中上述反向逻辑单元可为反向器,且该反向器的输出端同时连接至上述第一感测开关单元与上述第二感测开关单元的N型场效应晶体管的闸极。
其中上述第一负载单元和第二负载单元可为P型场效应晶体管。
所以,籍由第二感测开关单元提供充电电流来提升该感知放大器的反应速度,且不需预充电控制信号。
附图说明
图1所示为一般习知单端点感知放大器的电路。
图2所示为具有预充电功能的单端点感知放大器的电路。
图3为本发明单端点感知放大器的电路图。
图4显示存储器装置的输出为存储器元件为off及on时的电压变化曲线。
具体实施方式
以下参考附图详细说明本发明单端点感知放大器。
图3为本发明单端点感知放大器的电路图。如该图所示,本发明单端点感知放大器30包含第一感测开关单元31、第一负载单元32、第二感测开关单元33、第二负载单元34、以及反向逻辑单元35。本发明单端点感知放大器30与习知单端点感知放大器(参考图1)的差别是多一组感测开关单元与负载单元,藉以在A点位于低电压时,利用第二负载单元34经由第二感测开关单元33提供一充电电流,借以提升该感知放大器30的响应速度。另外,本发明单端点感知放大器30与习知具充电功能的单端点感知放大器(参考图2)的差别是多一组感测开关单元,借以控制充电电流的充电时间,而省略预充电控制信号。
第一感测开关单元31、第一负载单元32、以及反向逻辑单元35与习知单端点感知放大器(参考图1)的功能相同,不再重复叙述。而第二负载单元34的结构与第一负载单元32相同,不同点是第二负载单元34是可提供较大的电流的负载。其次,第二感测开关单元33的结构与第一感测开关单元31相同,不同点是第二感测开关单元33的等效阻抗大于第一感测开关单元31。因此,在充电接近饱和时,第一感测开关单元31与第一负载单元32提供的电流可使O点电压快速提升,且同时第二感测开关单元33接近充电完成状态。所以,第二负载单元34的功能与图2的晶体管24的功能相同,且第二感测开关单元33可自动关闭取代预充电控制信号。图中Y pass-gate信号为垂直通道闸的控制信号,是根据地址(Address)产生用来选择存储器的位元线(Bit Line);而Word-line为字元线的控制信号,是根据地址(Address)产生用来打开一整排存储器。
以下参考图4说明第一感测开关单元与第二感测开关单元的动作。图4显示存储器装置的输出电压变化曲线。如该图所示,曲线A为图3的O点的电压,曲线B为A点的电压,曲线C为字元线的控制信号Word Line的电压。设定A点初始电压为0V,Word Line的初始电压亦为0V,当A点电压输入反向逻辑单元35后,该反向逻辑单元35在B点产生逻辑1电压。因此,第一感测开关单元31与第二感测开关单元33均同时导通,此即进行充电的动作。但由于第二负载单元34可提供较大的负载,因此对于A点的充电速度快于仅使用单一第一感测开关单元31时的充电速度,所以A点的电压提升的较快。等到A点接近饱和电压时,O点即可迅速提升,此即为存储器元件为OFF的状态。接着Word Line升至VCC,即为存储器元件为ON的状态,由于第一感测开关单元31的晶体管的等效阻抗小于第二感测开关单元33的晶体管的等效阻抗,流经过第一负载单元31的电流会远大于流经过第二负载单元32的电流,因此O点会迅速被拉下来。
因此,本发明感知放大器利用第二负载单元与第二感测开关单元提供充电电流,并自动关闭第二感测开关单元。所以本发明感知放大器为具有预充电功能的感知放大器,但不需要预充电控制信号,且响应速度快。
以上虽以实施例说明本发明,但并不因此限定本发明的范围,只要不脱离本发明的要旨,该行业者可进行各种变形或变更。例如,虽然本发明单端点感知放大器在该实施例中是使用同一个反向逻辑单元,但亦可使用两个独立的反向逻辑单元分别控制两个感测开关单元。
Claims (6)
1.一种单端点感知放大器,系使用于接收半导体存储器装置的讯号,其特征在于,该单端点感知放大器包含:
一第一负载单元,提供负载电流;
一第一感测开关单元,系耦合于前述半导体存储器装置与前述第一负载单元之间,且在与前述第一负载单元连接点形成输出端,用来开关前述半导体存储器装置与该感知放大器的输出端之间的通道;以及
一第二负载单元,提供大于前述第一负载单元的电流;
一第二感测开关单元,系耦合于前述半导体存储器装置与前述第二负载之间,用来提供一充电电流;
一反向逻辑单元,系耦合于半导体存储器装置与前述第一感测开关单元与前述第二感测开关单元之间,用来开启或关闭该第一与第二感测开关单元;
其中,借由前述第二感测开关单元提供的充电电流来提升该感知放大器的反应速度。
2.如权利要求1所述的单端点感知放大器,其中前述第一感测开关单元为N型场效应晶体管。
3.如权利要求2所述的单端点感知放大器,其中前述第二感测开关单元为N型场效应晶体管。
4.如权利要求3所述的单端点感知放大器,其中前述反向逻辑单元为反向器,且该反向器的输出端同时连接至前述第一感测开关单元与前述第二感测开关单元的N型场效应晶体管的闸极。
5.如权利要求1所述的单端点感知放大器,其中前述第一负载单元为P型场效应晶体管。
6.如权利要求1所述的单端点感知放大器,其中前述第二负载单元为P型场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02100951 CN1204681C (zh) | 2002-01-08 | 2002-01-08 | 单端点感知放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02100951 CN1204681C (zh) | 2002-01-08 | 2002-01-08 | 单端点感知放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1431772A CN1431772A (zh) | 2003-07-23 |
CN1204681C true CN1204681C (zh) | 2005-06-01 |
Family
ID=4739529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02100951 Expired - Lifetime CN1204681C (zh) | 2002-01-08 | 2002-01-08 | 单端点感知放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1204681C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101609710B (zh) * | 2008-06-17 | 2011-07-27 | 旺宏电子股份有限公司 | 感测放大器电路及其数据感测方法 |
-
2002
- 2002-01-08 CN CN 02100951 patent/CN1204681C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1431772A (zh) | 2003-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4918339A (en) | Data output circuit | |
KR940008718B1 (ko) | 직류 전류를 제거한 데이타 출력버퍼 | |
US5537060A (en) | Output buffer circuit for memory device | |
JPH05290581A (ja) | プレチャージ用出力ドライバ回路 | |
CN101740095B (zh) | 存储电路及用于存储电路的追踪电路 | |
KR930002255B1 (ko) | 반도체 기억장치의 데이터출력 제어회로 | |
US4099162A (en) | Decoder circuit | |
KR0183999B1 (ko) | 메모리장치 | |
US5420823A (en) | Semiconductor memory with improved power supply control circuit | |
JP2658768B2 (ja) | ダイナミックram | |
CN1288290A (zh) | 半导体集成电路的输入缓冲器 | |
CN1204681C (zh) | 单端点感知放大器 | |
JPS63271798A (ja) | 消去可能なプログラマブル論理装置 | |
US5515024A (en) | High performance dynamic compare circuit | |
EP0405411A2 (en) | Semiconductor memory having improved data readout scheme | |
JP2000021179A (ja) | ブースト回路及びこれを用いた半導体装置 | |
US6333891B1 (en) | Circuit and method for controlling a wordline and/or stabilizing a memory cell | |
JPH05274884A (ja) | 集積回路 | |
KR100233331B1 (ko) | 신호천이검출회로 | |
KR940008720B1 (ko) | 반도체메모리장치 | |
US5491433A (en) | Cascode array cell partitioning for a sense amplifier of a programmable logic device | |
US6292405B1 (en) | Data output buffer with precharge | |
JPH0312398B2 (zh) | ||
US5307352A (en) | Switch matrix multiplexers | |
JPH03224200A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20050601 |
|
CX01 | Expiry of patent term |