KR960036333A - 신호 전송 회로 - Google Patents

신호 전송 회로 Download PDF

Info

Publication number
KR960036333A
KR960036333A KR1019960007785A KR19960007785A KR960036333A KR 960036333 A KR960036333 A KR 960036333A KR 1019960007785 A KR1019960007785 A KR 1019960007785A KR 19960007785 A KR19960007785 A KR 19960007785A KR 960036333 A KR960036333 A KR 960036333A
Authority
KR
South Korea
Prior art keywords
signal
unit
section
potential level
charging
Prior art date
Application number
KR1019960007785A
Other languages
English (en)
Other versions
KR100233195B1 (ko
Inventor
요시하루 아이모또
도오루 기무라
요시까즈 야베
Original Assignee
가네꼬 히사시
닛봉덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛봉덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960036333A publication Critical patent/KR960036333A/ko
Application granted granted Critical
Publication of KR100233195B1 publication Critical patent/KR100233195B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

메모리 장치용으로 적합한 신호 전송회로는 전원으로부터 데이터 신호를 발생시키는 신호 발생부와, 데이터 신호와 연관되는 신호전하를 전달하여 데이터 신호를 전달하는 한쌍의 신호 전송 라인과, 신호 전송라인에 의하여 전달된 데이터 신호를 증폭시키는 증폭부와, 신호발생부의 출력 및 신호 전송 라인쌍 및 증폭부의 출력을 전원 전위 레벨 사이의 중간 전위레벨로 사전 충진시키는 사전 충전부로 이루어 진다. 사전 충전부는 잡음 마아진은 더 크며, 전력을 절감시킨다.

Description

신호 전송 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명 실시예에 의한 신호전송 회로의 블럭도.

Claims (8)

  1. 제1전위 레벨과 제2전위 레벨을 갖는 전원으로부터 신호전하를 제공하여 데이터 신호를 발생시키는 신호 발생부와, 상기 신호 발생부로부터의 데이터 신호를 수신하여 전달하는 한쌍의 신호전송 라인을 포함하는 신호전달부와, 상기 신호 전달부에 의하여 전달된 데이터 신호를 증폭시키는 증폭부와, 적어도 상기 신호 발생부의 신호 전송 라인을 실질적으로 상기 제 1 전위 레벨 및 상기 제 2 전위 레벨사이의 중간 전위로 사전 충전시키는 사전 충전부로 이루어지는 신호전송회로.
  2. 제1항에 있어서, 상기 신호발생부와 상기 신호 전달부사이를 결합시켜주는 역할을 하는 한쌍의 제1전달 게이트와, 상기 신호전달부와 상기증폭부 사이를 결합시켜주는 역할을 하는 한쌍의 제2전달 게이트를 더 구비함을 특징으로하는 신호전송회로.
  3. 제2항에 있어서, 상기 사전 충전부는, 상기 신호 발생부에 의하여 신호 데이터가 발생되기전에, 상기 신호 발생부내의 각 신호라인 쌍과 사기 증폭부내의 각 신호 라인 쌍을 추가로 사전 충전시킴을 특징으로 하는 신호전송회로.
  4. 제1항에 있어서, 상기 데이터 신호는 상보형 신호인 것을 특징으로 하는 신호 전송회로.
  5. 제1전위 레벨과 제2전위 레벨을 갖는 전원으로부터 신호 전하를 제공하여 데이터 신호를 발생시키는 신호 발생부와; 상기 신호 발생부로부터 캐스캐이드되고 또한 상기 캐스캐이드되며, 데이터신호를 수신하고 전달하기 위하여 한쌍의 신호 전송라인을 갖는 신호 전달부와, 상기 신호 전달부에 대응하여 전달된 데이터 신호를 증폭하는 증폭부로 이루어지는 복수개의 회로부와; 각각의 상기 신호전달부의 신호 전송라인을 실질적으로 상기 제1전위 레벨 및 상기 제2전위 레벨사이의 중간 전위로 사전 충전시키는 사전 충전부로 이루어지는 신호 전송 회로.
  6. 제5항에 있어서, 상기 복수개의 회로부는 상기 신호발생부와 상기 회로부중의 하나인 상기 신호전달부 사이를 결합시키거나 상기 회로부의 전단에 있는 회로부의 증폭부와 상기 신호 전달부를 결합시켜주는 역할을 하는 한쌍의 제1전달 게이트와, 상기 신호 전달부와 상기 증폭부 사이를 결합시켜주는 역할을 하는 한쌍의 제2전달 게이트를 더 구비함을 특징으로하는 신호전송회로.
  7. 제6항에 있는, 상기 사전 충전부는, 상기 신호 발생부에 의하여 신호 데이터가 발생되기 전에, 상기신호 발생부내의 각 신호 라인 쌍과 상기 증폭부내의 각 신호 라인 쌍을 추가로 사전 충전시킴을 특징으로하는 신호전송회로.
  8. 제5항에 있어서, 상기 데이터 신호는 상보형 신호인 것을 특징으로하는 신호 전송 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960007785A 1995-03-24 1996-03-21 신호 전송 회로 KR100233195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7091417A JP2728015B2 (ja) 1995-03-24 1995-03-24 電荷転送装置
JP95-91417 1995-03-24

Publications (2)

Publication Number Publication Date
KR960036333A true KR960036333A (ko) 1996-10-28
KR100233195B1 KR100233195B1 (ko) 1999-12-01

Family

ID=14025805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007785A KR100233195B1 (ko) 1995-03-24 1996-03-21 신호 전송 회로

Country Status (3)

Country Link
US (1) US5714893A (ko)
JP (1) JP2728015B2 (ko)
KR (1) KR100233195B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132970A (ja) * 1998-10-22 2000-05-12 Mitsubishi Electric Corp データ転送回路
JP3266141B2 (ja) * 1999-05-26 2002-03-18 日本電気株式会社 半導体記憶装置
GB2368434B (en) * 2000-05-05 2003-01-22 Ind Tech Res Inst Transmitter
US7609570B2 (en) * 2007-01-22 2009-10-27 United Memories, Inc. Switched capacitor charge sharing technique for integrated circuit devices enabling signal generation of disparate selected signal values
KR101570751B1 (ko) 2014-04-28 2015-11-24 주식회사 더블유엠티 연회용 효과물 살포장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208730A (en) * 1978-08-07 1980-06-17 Rca Corporation Precharge circuit for memory array
JPH02285711A (ja) * 1989-04-26 1990-11-26 Nec Corp ドライブ回路
JPH03124120A (ja) * 1989-10-09 1991-05-27 Fujitsu Ltd 出力バッファ回路
JPH03175728A (ja) * 1989-12-04 1991-07-30 Matsushita Electron Corp 半導体メモリ装置
JP2894115B2 (ja) * 1992-11-10 1999-05-24 松下電器産業株式会社 カラム選択回路

Also Published As

Publication number Publication date
JPH08265133A (ja) 1996-10-11
US5714893A (en) 1998-02-03
JP2728015B2 (ja) 1998-03-18
KR100233195B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
KR980004950A (ko) 반도체 메모리장치의 감지증폭기
AR012798A1 (es) Circuito para reducir el efecto de ruido en senales, aparato procesador de senales, disposicion de computacion y metodo, que emplean el circuito
AU7530796A (en) Bi-directional signal transmission system
TW353247B (en) Output buffer device
TW357352B (en) Latch-type amplifier circiut for semiconductor memories
KR970055474A (ko) 프리차지회로를 내장한 씨모스(cmos) 출력회로
KR960036333A (ko) 신호 전송 회로
KR980006802A (ko) 오실레이터 출력 발생장치
KR960035284A (ko) 메모리의 데이타 전송장치
KR960003101A (ko) 단일 전원 차동 회로
KR970023402A (ko) 반도체 메모리 장치의 데이타 고속 전송회로
DK0913021T3 (da) Buskobler til transformerfri sending
KR960042397A (ko) 출력 인에이블 지연 회로
KR960035638A (ko) 감지 증폭기용 구동전압 발생기
KR970051396A (ko) 쉬프트 레지스터
KR980006863A (ko) 전달 트랜지스터를 이용한 디지탈 논리 회로
KR970072703A (ko) 정적 캐리 체인을 이용한 가산기
KR970057523A (ko) 반도체 메모리 장치
KR970055511A (ko) 개량된 익스클루시브 노어/오어 회로
KR970024593A (ko) 동적 클럭드 cmos회로
KR970051181A (ko) 신호 전달 장치
KR970019058A (ko) 출력 패드 회로
TW335550B (en) Apparatus and method for a direct-sense sense amplifier with decoded read and write y-select
KR950020708A (ko) 반도체 메모리
KR960027323A (ko) 펄스 신호 전달 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020822

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee