JPH04104515A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH04104515A JPH04104515A JP2221599A JP22159990A JPH04104515A JP H04104515 A JPH04104515 A JP H04104515A JP 2221599 A JP2221599 A JP 2221599A JP 22159990 A JP22159990 A JP 22159990A JP H04104515 A JPH04104515 A JP H04104515A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mos transistor
- channel
- input
- channel type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は出力回路に関し、特に半導体集積回路で構成さ
れた出力回路に関する。
れた出力回路に関する。
第２図は従来の出力回路の一例の回路図を示す。
入力端子１４に駆動能力の大きなＰチャンネル型ＭＯＳ
トランジスタ１２のゲート電極と、駆動能力の大きなＮ
チャンネル型ＭＯＳトランジスタ１３のゲート電極を接
続し、正電源１６にＰチャンネルＭＯ３トランジスタ１
２のソース電極を接続し、負電源１７にＮチャンネル型
ＭＯＳトランジスタ１３のソース電極を接続し、Ｐチャ
ンネル型ＭＯＳトランジスタ１２のドレイン電極と、Ｎ
チャンネル型トランジスタ１３のドレイン電極とを外部
端子１５に接続した出力回路が用いられていた。
トランジスタ１２のゲート電極と、駆動能力の大きなＮ
チャンネル型ＭＯＳトランジスタ１３のゲート電極を接
続し、正電源１６にＰチャンネルＭＯ３トランジスタ１
２のソース電極を接続し、負電源１７にＮチャンネル型
ＭＯＳトランジスタ１３のソース電極を接続し、Ｐチャ
ンネル型ＭＯＳトランジスタ１２のドレイン電極と、Ｎ
チャンネル型トランジスタ１３のドレイン電極とを外部
端子１５に接続した出力回路が用いられていた。
上述した従来の出力回路では、入力信号が論理値で「０
」から「１」、または「１」から「０」に変化する時に
、Ｐチャンネル型ＭＯＳトランジスタ１２とＮチャンネ
ル型ＭＯＳトランジスタ１３が共に導通（ＯＮ）状態に
なり、正電源から負電源に大電流が流れ、半導体集積回
路の内部回路に電源ノイズが発生し、内部回路か誤動作
したり、消費電流が大きくなるという欠点があった。
」から「１」、または「１」から「０」に変化する時に
、Ｐチャンネル型ＭＯＳトランジスタ１２とＮチャンネ
ル型ＭＯＳトランジスタ１３が共に導通（ＯＮ）状態に
なり、正電源から負電源に大電流が流れ、半導体集積回
路の内部回路に電源ノイズが発生し、内部回路か誤動作
したり、消費電流が大きくなるという欠点があった。
本発明の出力回路は、正電源にソース電極を接続しドレ
イン電極に出力端子を接続する第１と第２のＰチャンネ
ル型ＭＯＳトランジスタと、負電源にドレイン電極を接
続しソース電極に前記出力端子を接続する第１と第２の
Ｎチャンネル型ＭＯＳトランジスタと、一方の入力に入
力端子と前記第１のＰチャンネル型ＭＯＳトランジスタ
のゲート電極とを接続し出力に前記第２のＰチャンネル
型ＭＯＳトランジスタのゲート電極を接続するＯＲゲー
トと、一方の入力に前記入力端子を接続し出力に前記第
２のＮチャンネル型ＭＯＳトランジスタのゲート電極を
接続するＡＮＤゲートと、入力に前記出力端子を接続し
出力に前記ＯＲゲートとＡＮＤゲートとの他方の各入力
を接続するバッファとを有する。
イン電極に出力端子を接続する第１と第２のＰチャンネ
ル型ＭＯＳトランジスタと、負電源にドレイン電極を接
続しソース電極に前記出力端子を接続する第１と第２の
Ｎチャンネル型ＭＯＳトランジスタと、一方の入力に入
力端子と前記第１のＰチャンネル型ＭＯＳトランジスタ
のゲート電極とを接続し出力に前記第２のＰチャンネル
型ＭＯＳトランジスタのゲート電極を接続するＯＲゲー
トと、一方の入力に前記入力端子を接続し出力に前記第
２のＮチャンネル型ＭＯＳトランジスタのゲート電極を
接続するＡＮＤゲートと、入力に前記出力端子を接続し
出力に前記ＯＲゲートとＡＮＤゲートとの他方の各入力
を接続するバッファとを有する。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例を示す回路図である。
は本発明の一実施例を示す回路図である。
この実施例は、入力端子８にＰチャンネル型ＭＯＳトラ
ンジスタ１のゲート電極と、Ｎチャンネル型ＭｏＳトラ
ンジスタ２のゲート電極とＯＲゲート５の第一の入力と
ＡＮＤゲート６の第一の入力とを接続し、正電源１０に
Ｐチャンネル型ＭＯＳトランジスタ１のソース電極とＰ
チャンネル型ＭＯＳトランジスタ３のソース電極とを接
続し、負電源１１にＮチャンネル型ＭＯＳトランジスタ
２のソース電極とＮチャンネル型ＭＯＳトランジスタ４
のソース電極とを接続し、出力端子９にＰチャンネル型
ＭＯＳトランジスタ１のドレイン電極と、Ｎチャンネル
型ＭｏＳトランジスタ２のドレイン電極と、Ｐチャンネ
ル型ＭＯ３トランジスタ３のドレイン電極とＮチャンネ
ル型ＭＯＳトランジスタ４とを接続し、出力端子９にバ
ッファ７の入力を接続し、バッファ７の出力をＯＲゲー
ト５の入力とＡＮＤゲート６に第二の入力に接続し、Ｏ
Ｒゲート５の出力をＰチャンネル型ＭＯＳトランジスタ
３のゲート電極に接続し、ＡＮＤゲート６の出力をＮチ
ャンネル型ＭＯＳトランジスタ４のゲート電極に接続し
で構成される。
ンジスタ１のゲート電極と、Ｎチャンネル型ＭｏＳトラ
ンジスタ２のゲート電極とＯＲゲート５の第一の入力と
ＡＮＤゲート６の第一の入力とを接続し、正電源１０に
Ｐチャンネル型ＭＯＳトランジスタ１のソース電極とＰ
チャンネル型ＭＯＳトランジスタ３のソース電極とを接
続し、負電源１１にＮチャンネル型ＭＯＳトランジスタ
２のソース電極とＮチャンネル型ＭＯＳトランジスタ４
のソース電極とを接続し、出力端子９にＰチャンネル型
ＭＯＳトランジスタ１のドレイン電極と、Ｎチャンネル
型ＭｏＳトランジスタ２のドレイン電極と、Ｐチャンネ
ル型ＭＯ３トランジスタ３のドレイン電極とＮチャンネ
ル型ＭＯＳトランジスタ４とを接続し、出力端子９にバ
ッファ７の入力を接続し、バッファ７の出力をＯＲゲー
ト５の入力とＡＮＤゲート６に第二の入力に接続し、Ｏ
Ｒゲート５の出力をＰチャンネル型ＭＯＳトランジスタ
３のゲート電極に接続し、ＡＮＤゲート６の出力をＮチ
ャンネル型ＭＯＳトランジスタ４のゲート電極に接続し
で構成される。
次に動作について説明すると、入力端子８が論理値で「
０」の時、ＯＲゲート５の第二の入力とＡＮＤゲート６
の第二の入力が「０」であり、またＰチャンネル型ＭＯ
Ｓトランジスタ１は導通（ＯＮ）Ｌ、Ｎチャンネル型Ｍ
ＯＳトランジスタ２は非導通（ＯＦＦ）状態である。よ
って出力端子９は「１」であり、ＯＲゲート５の第一の
入力と、ＡＮＤゲート６の第一の入力は「１」であり、
ＯＲゲート５の第二の入力は「０」であり、ＡＮＤゲー
トの第二人力は「０」であるので、Ｐチャンネル型ＭＯ
Ｓトランジスタ３は「ＯＦＦ、 、Ｎチャンネル型ＭＯ
Ｓトランジスタ４もｒＯＦＦ、状態である。
０」の時、ＯＲゲート５の第二の入力とＡＮＤゲート６
の第二の入力が「０」であり、またＰチャンネル型ＭＯ
Ｓトランジスタ１は導通（ＯＮ）Ｌ、Ｎチャンネル型Ｍ
ＯＳトランジスタ２は非導通（ＯＦＦ）状態である。よ
って出力端子９は「１」であり、ＯＲゲート５の第一の
入力と、ＡＮＤゲート６の第一の入力は「１」であり、
ＯＲゲート５の第二の入力は「０」であり、ＡＮＤゲー
トの第二人力は「０」であるので、Ｐチャンネル型ＭＯ
Ｓトランジスタ３は「ＯＦＦ、 、Ｎチャンネル型ＭＯ
Ｓトランジスタ４もｒＯＦＦ、状態である。
入力端子８が「０」から「１」に変化すると、Ｐチャン
ネル型ＭＯＳトランジスタ１がｒＯＦＦ」となり、Ｎチ
ャンネル型ＭＯＳトランジスタ２が「ＯＮ」に切り替わ
り、ＯＲゲート５の第二人力が「１」に、ＡＮＤゲート
６の第二人力か「１」に変化するので、Ｐチャンネル型
ＭＯＳトランジスタ３はｒＯＦＦＪになる。また、出力
端子９が「１」に変化し、ＯＲゲートの第一人力が「０
」に、ＡＮＤゲートの第一人力が「ｏ」に変化するので
Ｎチャンネル型ＭＯＳトランジスタ４がｒＯＮ、に切り
替わる。つまり、入力端子８が「０」から「１」に変化
する過渡状態において、Ｐチャンネル型ＭＯＳトランジ
スタ３は常に［０ＦＦＪであるため、過渡状態における
導通電流はＰチャンネル型ＭＯＳトランジスタ１からＮ
チャンネル型ＭＯＳトランジスタ４に流れるだけであり
、Ｐチャンネル型ＭＯＳトランジスタ３の駆動能力を小
さくすることにより、大きな導通電流は流れない。
ネル型ＭＯＳトランジスタ１がｒＯＦＦ」となり、Ｎチ
ャンネル型ＭＯＳトランジスタ２が「ＯＮ」に切り替わ
り、ＯＲゲート５の第二人力が「１」に、ＡＮＤゲート
６の第二人力か「１」に変化するので、Ｐチャンネル型
ＭＯＳトランジスタ３はｒＯＦＦＪになる。また、出力
端子９が「１」に変化し、ＯＲゲートの第一人力が「０
」に、ＡＮＤゲートの第一人力が「ｏ」に変化するので
Ｎチャンネル型ＭＯＳトランジスタ４がｒＯＮ、に切り
替わる。つまり、入力端子８が「０」から「１」に変化
する過渡状態において、Ｐチャンネル型ＭＯＳトランジ
スタ３は常に［０ＦＦＪであるため、過渡状態における
導通電流はＰチャンネル型ＭＯＳトランジスタ１からＮ
チャンネル型ＭＯＳトランジスタ４に流れるだけであり
、Ｐチャンネル型ＭＯＳトランジスタ３の駆動能力を小
さくすることにより、大きな導通電流は流れない。
また、入力端子８が論理値で「１」の時、ＯＲゲート５
の第二の入力とＡＮＤゲート６の第二の入力とが「１」
であり、またＰチャンネル型Ｍ○Ｓトランジスタ１はｒ
ＯＦＦＪであり、Ｎチャンネル型ＭＯＳトランジスタ２
は「ＯＮ」状態である。よって出力端子９は「０」であ
り、ＯＲゲート５の第一の入力と、ＡＮＤゲート６の第
一の入力とは「Ｏ」であり、ＯＲゲート５の第二人力は
「１」であり、ＡＮＤゲートの第二人力はｒｌ。
の第二の入力とＡＮＤゲート６の第二の入力とが「１」
であり、またＰチャンネル型Ｍ○Ｓトランジスタ１はｒ
ＯＦＦＪであり、Ｎチャンネル型ＭＯＳトランジスタ２
は「ＯＮ」状態である。よって出力端子９は「０」であ
り、ＯＲゲート５の第一の入力と、ＡＮＤゲート６の第
一の入力とは「Ｏ」であり、ＯＲゲート５の第二人力は
「１」であり、ＡＮＤゲートの第二人力はｒｌ。
であるので、Ｐチャンネル型ＭＯＳトランジスタ３はｒ
ＯＦＦ、であり、Ｎチャンネル型ＭＯＳトランジスタ４
は「ＯＮ」状態である。ここで、入力端子８が「１」か
ら「０」に変化すると、Ｐチャンネル型ＭＯＳトランジ
スタ１が「ＯＮ」になり、Ｎチャンネル型ＭＯＳトラン
ジスタ２がｒＯＦＦＪに切り替わり、ＯＲゲート５の第
二人力が「０」になり、ＡＮＤゲート６の第二人力が「
０」に変化するので、Ｎチャンネル型ＭＯＳトランジス
タ４は「○ＦＦＪに切り替わる。また、出力端子９が「
１」に変化し、ＯＲゲートの第一人力が「１」になり、
ＡＮＤゲートの第一人力が「１」に変化するので、Ｐチ
ャンネル型ＭＯＳトランジスタ３は「ＯＦＦ、のままで
ある。
ＯＦＦ、であり、Ｎチャンネル型ＭＯＳトランジスタ４
は「ＯＮ」状態である。ここで、入力端子８が「１」か
ら「０」に変化すると、Ｐチャンネル型ＭＯＳトランジ
スタ１が「ＯＮ」になり、Ｎチャンネル型ＭＯＳトラン
ジスタ２がｒＯＦＦＪに切り替わり、ＯＲゲート５の第
二人力が「０」になり、ＡＮＤゲート６の第二人力が「
０」に変化するので、Ｎチャンネル型ＭＯＳトランジス
タ４は「○ＦＦＪに切り替わる。また、出力端子９が「
１」に変化し、ＯＲゲートの第一人力が「１」になり、
ＡＮＤゲートの第一人力が「１」に変化するので、Ｐチ
ャンネル型ＭＯＳトランジスタ３は「ＯＦＦ、のままで
ある。
このように、入力端子８が「１」から「０」に変化する
過渡状態において、Ｐチャンネル型ＭＯＳトランジスタ
３は常にｒＯＦＦＪであるため、過渡状態における導通
電流はＰチャンネル型ＭＯＳトランジスタ３からＮチャ
ンネル型ＭＯＳトランジスタ２に流れるだけであり、Ｎ
チャンネル型ＭＯＳトランジスタ２の駆動能力を小さく
することにより、大きな導通電流は流れない。
過渡状態において、Ｐチャンネル型ＭＯＳトランジスタ
３は常にｒＯＦＦＪであるため、過渡状態における導通
電流はＰチャンネル型ＭＯＳトランジスタ３からＮチャ
ンネル型ＭＯＳトランジスタ２に流れるだけであり、Ｎ
チャンネル型ＭＯＳトランジスタ２の駆動能力を小さく
することにより、大きな導通電流は流れない。
以上説明したように本発明は、第１のＰ、Ｎチャンネル
型ＭＯＳトランジスタのゲート電極に接続した入力端子
をＡＮＤゲートとＯＲゲートを介して第２のＰとＮチャ
ンネル型ＭＯＳトランジスタに接続することにより、入
力端子の論理値が変化する過渡状態において、ＭＯＳト
ランジスタの導通電流が小さくできるので内部回路の誤
動作を防止し、消費電流を小さくできるという効果があ
る。
型ＭＯＳトランジスタのゲート電極に接続した入力端子
をＡＮＤゲートとＯＲゲートを介して第２のＰとＮチャ
ンネル型ＭＯＳトランジスタに接続することにより、入
力端子の論理値が変化する過渡状態において、ＭＯＳト
ランジスタの導通電流が小さくできるので内部回路の誤
動作を防止し、消費電流を小さくできるという効果があ
る。
第１図は本発明の一実施例の回路図、第２図は従来の出
力回路の一例の回路図である。 １．３．１２・・・Ｐチャンネル型ＭＯＳトランジスタ
、２，４．１３・・・Ｎチャンネル型ＭＯＳトランジス
タ、５・・・ＯＲゲート、６・・・ＡＮＤゲート、７・
・・バッファ、８．１４・・・入力端子、９，１５・・
・出力端子、１０．１６・・・正電源、１１．１７・・
・負電源。
力回路の一例の回路図である。 １．３．１２・・・Ｐチャンネル型ＭＯＳトランジスタ
、２，４．１３・・・Ｎチャンネル型ＭＯＳトランジス
タ、５・・・ＯＲゲート、６・・・ＡＮＤゲート、７・
・・バッファ、８．１４・・・入力端子、９，１５・・
・出力端子、１０．１６・・・正電源、１１．１７・・
・負電源。
Claims (1)
- 正電源にソース電極を接続しドレイン電極に出力端子を
接続する第１と第２のＰチャンネル型ＭＯＳトランジス
タと、負電源にドレイン電極を接続しソース電極に前記
出力端子を接続する第１と第２のＮチャンネル型ＭＯＳ
トランジスタと、一方の入力に入力端子と前記第１のＰ
チャンネル型ＭＯＳトランジスタのゲート電極とを接続
し出力に前記第２のＰチャンネル型ＭＯＳトランジスタ
のゲート電極を接続するＯＲゲートと、一方の入力に前
記入力端子を接続し出力に前記第２のＮチャンネル型Ｍ
ＯＳトランジスタのゲート電極を接続するＡＮＤゲート
と、入力に前記出力端子を接続し出力に前記ＯＲゲート
とＡＮＤゲートとの他方の各入力を接続するバッファと
を有することを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221599A JPH04104515A (ja) | 1990-08-23 | 1990-08-23 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221599A JPH04104515A (ja) | 1990-08-23 | 1990-08-23 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04104515A true JPH04104515A (ja) | 1992-04-07 |
Family
ID=16769286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221599A Pending JPH04104515A (ja) | 1990-08-23 | 1990-08-23 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04104515A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2509243B (en) * | 2011-06-02 | 2018-11-21 | Baker Hughes Inc | Apparatus and method for determining inclination of a downhole tool using pressure measurements |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237309A (ja) * | 1989-03-10 | 1990-09-19 | Mitsubishi Electric Corp | 出力バツフア |
| JPH03175728A (ja) * | 1989-12-04 | 1991-07-30 | Matsushita Electron Corp | 半導体メモリ装置 |
| JPH03195120A (ja) * | 1989-12-22 | 1991-08-26 | Sharp Corp | 半導体出力回路 |
| JPH03226007A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | 出力回路 |
-
1990
- 1990-08-23 JP JP2221599A patent/JPH04104515A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237309A (ja) * | 1989-03-10 | 1990-09-19 | Mitsubishi Electric Corp | 出力バツフア |
| JPH03175728A (ja) * | 1989-12-04 | 1991-07-30 | Matsushita Electron Corp | 半導体メモリ装置 |
| JPH03195120A (ja) * | 1989-12-22 | 1991-08-26 | Sharp Corp | 半導体出力回路 |
| JPH03226007A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | 出力回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2509243B (en) * | 2011-06-02 | 2018-11-21 | Baker Hughes Inc | Apparatus and method for determining inclination of a downhole tool using pressure measurements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JPH04104515A (ja) | 出力回路 | |
| KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
| JPS60236322A (ja) | Ｍｏｓトランジスタ回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JPS62135013A (ja) | 出力回路 | |
| JPH01154620A (ja) | 半導体集積回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPH04175010A (ja) | 出力バッファ回路 | |
| JPS6352512A (ja) | フリツプフロツプ回路 | |
| JPH06104732A (ja) | Ｉｃの出力回路 | |
| JPS63132527A (ja) | Ｃｍｏｓ論理回路 | |
| JPS63141410A (ja) | 入出力回路 | |
| JPS633513A (ja) | 論理回路 | |
| JPH01181320A (ja) | 雑音減少型入力駆動回路 | |
| JPH03283915A (ja) | 出力回路 | |
| JPS60213124A (ja) | 論理ゲ−ト回路 | |
| JPH03190421A (ja) | トライステートバッファ回路 | |
| JPH0529915A (ja) | 出力回路 | |
| JPS63311819A (ja) | 出力回路 | |
| JPH04144420A (ja) | Ｃｍｏｓ／ｔｔｌ変換回路 | |
| JPH0683051B2 (ja) | 出力回路 | |
| JPS63124616A (ja) | マルチプレクサ | |
| JPH04326815A (ja) | トライステートバッファ回路 | |
| JPH04104509A (ja) | 出力回路 |