JPS60213124A - 論理ゲ−ト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、ＭＯＳＦＥＴ　（絶縁ゲート型電界効果ト
ランジスタ）により構成された論理ゲート回路に関する
もので、例えば、自己学習機能を持つ情報処理装置にお
ける論理ゲート回路に利用して有効な技術に関するもの
である。

（背景技術〕 本願発明者は、自己学習機能を持ワた情報処理装置を考
えたとき、その構成要素である論理ゲート回路に、学習
の結果に従って論理構成が切り換えられる機能を持たせ
ることが必要てるあると思いたった。一般的な論理ゲー
ト回路については、昭和５０年１１月２０日に一オーム
社より発行されたＣ半導体回路マニエアル１の６ａｌｌ
（Ｐ、２２９〜Ｐ、２７４）に記載されている。

〔発明の目的〕

この発明の目的は、制御信号により異なる論理構成に切
り換えられる機能を持った新規な論理ゲート回路を提供
することにある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、切り換え制御信号を受けるス゛イッチＭＯ３
ＦＥＴにより駆動ＭＯＳ　Ｆ　ＥＴを直列又は並列形態
に切り換えて接続することによって、ナンド（ＮＡＮＤ
）又はノア（ＮＯＲ）ゲート回路を選択的に実現するも
のである。

〔実施例１〕 第１図には、この発明の一実施例の回路図が示されてい
る。同図の各回路素子は、公知の０ＭＯ３（相補型Ｌｉ
　ＯＳ　＞集積回路の製造技術によって、特に制限され
ないが、単結晶シリコンのような半導体基板上において
形成される。

特に制限されないが、この実施例では、２つの人力信号
Ａ、Ｂを受けて、Ｎ　Ａ　Ｎ　Ｄ　／　Ｎ　ＯＲｉ！ｌ
理出力Ｘを選択的に形成する切り換え型論理ゲート回路
が示されている。すなわち、そのソースが回路の接地電
位端子（負電圧端子又は接地電位端子）Ｖｓｓに接続さ
れたＮチャンネル駆動ＭＯ５ＦＥＴＱＩのゲートには、
入力信号Ａが供給される。

この駆動ＭＯＳ　Ｆ　ＥＴＱ　１のドレインと出力端子
Ｘとの間には、ＮチャンネルＭＯ３ＦＥＴＱ３がスイッ
チ手段として設けられる。また、そのドレインが出力端
子Ｘに接続されたＮチャンネル駆動ＭＯ３ＦＥＴＱ２の
ゲートには、入力信号Ｂが供給される。この駆動ＭＯ３
ＦＥＴＱ２のソースと回路の接地電位端子Ｖｓｓとの間
には、ＮチャンネルＭＯ５ＦＥＴＱ５がスイッチ手段と
して設けられる。上記ＭＯ３ＦＥＴＱＩ、Ｑ３の接続点
と上記ＭＯ３ＦＥＴＱ２．Ｑ５との接続点との間には、
ＮチャンネルＭＯ３ＦＥＴＱ４がスイッチ手段として設
けられる。

一方、電源電圧（正電源電圧端子）■ＤＤ側に設けられ
たＰチャンネルＭＯ３ＦＥＴは、上記ＮチャンネルＭＯ
３ＦＥＴＱＩ〜Ｑ５と対称形に接続される。すなわち、
そのソースが電源電圧端子ＶＤＤに接続されたＰチャン
ネル駆動ＭＯ３ＦＥＴＱ６のゲートには、上記入力信号
Ａが供給される。

この駆動ＭＯ５ＦＥＴＱ６のドレインと出力端子Ｘとの
間には、ＰチャンネルＭＯ３ＦＥＴＱ８がスイッチ手段
として設けられる。また、そのドレインが出力端子Ｘに
接続されたＰチャンネル駆動ＭＯ３ＦＥＴＱ７のゲート
には、上記入力信号Ｂが供給される。この駆動ＭＯ３Ｆ
ＥＴＱ７のソースと上記電源電圧端子ｖｏｐとの間には
、ＰチャンネルＭＯ３ＦＥＴＱＩ　Ｏがスイッチ手段と
して設けられる。そして、上記ＭＯ３ＦＥＴＱ６．Ｑ８
の接続点とＭＯ３ＦＥＴＱ？、ＱＩＯの接続点との間に
は、ＰチャンネルＭＯ３ＦＢＴＱ９がスイッチ手段とし
て設けられる。

上記スイッチ手段としてのＮチャンネルＭＯ３ＦＥＴＱ
４とＰチー？ンネルＭＯ３ＦＥ’ｒ’Ｑ９（Ｄゲートに
は、切り換え信号（制御信号）Ｓが供給され、Ｎチャン
ネルＭＯ３ＦＥＴＱ３．Ｑ５とＰチャンネルＭＯ５ＦＥ
ＴＱ８．ＱＩＯのゲートには、インバータ回路ＩＶによ
りて反転された切り換え信号Ｓが供給される。

次に、この実施例回路の動作を説明する。

切り換え信号Ｓをハイレベルにすると、ＮチャンネルＭ
Ｏ３ＦＥＴＱ４がオン状態になり、ＰチャンネルＭＯ３
ＦＥＴＱ９がオフ状態になる。反転信号Ｓのロウレベル
によって、ＰチャンネルＭＯ３ＦＥＴＱＢ、ＱＩＯがオ
ン状態になり、ＮチャンネルＭＯ３ＦＥＴＱ３．Ｑ５が
オフ状態になる。これによって、Ｎチャンネル駆動ＭＯ
３ＦＥＴＱＩとＱ２は、ＮチャンネルＭＯ３ＦＥＴＱ４
のオン状態により回路の接地電位端子と出力端子Ｘとの
間で直列形態にされる。また、Ｐチャンネル駆動ＭＯ３
ＦＥＴＱ６とＱ７は、ＰチャンネルＭＯ３ＦＥＴＱＢと
ＱＩＯのオン状筋により電源電圧端子ＶＤＤと出力端子
Ｘとの間で並列形態にされる。したがって、入力信号Ａ
、Ｂが共にハイレベル（論理″１”）ならば、Ｎチャン
ネル駆動ＭＯ３ＦＥＴＱＩ、Ｑ２が共にオン状態になり
、ＰチャンネルＭＯ３ＦＥＴＱ６．Ｑ７が共にオフ状態
になって、その出力端子Ｘをロウレベル（１！Ｉ理“０
”）にする。また、いずれかの入力信号Ａ又はＢがロウ
レベル（論理“０゛）なら、直列形態のＮチャンネル聰
勤ＭＯ３ＦＥＴＱＩ又はＱ２の一方がオフ状態となり、
並列形態のＰチャンネル駆動ＭＯ５ＦＥＴＱ６．Ｑｌの
一方がオン状態になるので、その出力端子Ｘをハイレベ
ル（論理“１″〉にする。これにより、ナントゲート回
路としての論理動作を行うものとなる。

一方、　切り換え信号Ｓをロウレベルにすると、Ｎチャ
ンネルＭＯ３ＦＥＴＱ４がオフ状態になり、Ｐチャンネ
ルＭＯ５ＦＥＴＱ９がオン状態になる。

反転信号Ｓのハイレベルによって、ＰチャンネルＭＯ３
ＦＥＴＱＢ、Ｑｌ　Ｏがオフ状態になり、Ｎチャンネル
ＭＯ３ＦＥＴＱ３．Ｑ５がオン状態になる。これによっ
て、Ｎチャンネル駆動ＭＯ３ＦＥＴＱＩとＱ２は、Ｎチ
ャンネルＭＯ３ＦＥＴＱ３とＱ５のオン状態により回路
の接地電位端子と出力端子Ｘとの間で並列形態にされる
。また、Ｐチャンネル駆動ＭＯ３ＦＥＴＱ６とＱｌは、
ＰチャンネルＭＯ３ＦＥＴＱ９のオン状態により電源電
圧端子ＶＤＤと出力端子Ｘとの間で直列形態にされる。

したがって、入力信号Ａ、Ｂが共にロウレベル（論理″
Ｏ″）ならば、ＰチャンネルＭＯ３ＦＥＴＱ６．Ｑｌが
共にオン状態になり、ＮチャンネルＭＯ３ＦＥＴＱ１．
Ｑ２が共にオフ状態となって、その出力端子Ｘをハイレ
ベル（論理“１″）にする。また、いずれかの入力信号
Ａ又はＢがハイレベル（論理″１”）なら、直列形態の
Ｐチャンネル駆動ＭＯＳＦＥＴＱ６又はＱｌの一方がオ
フ状態となり、並列形態のＮチャンネル駆動ＭＯ３ＦＥ
Ｔ１．Ｑ２の一方がオン状態になるので、その出力端子
Ｘをロウレベル（論理“０゛）にする。これにより、ノ
アゲート回路としての論理動作を行うものとなる。

このように、この実施例回路は、切り換え信号Ｓにより
、ナンド又はノアの２種類の論理機能を持つように切り
換えられる。

〔実施例２〕 第２図には、この発明の他の一実施例の要部回路図が示
されいてる。この実施例では、ブラックボックスで示し
た上記第１図の論理ゲート回路Ｇ　−にインバータ回路
能を付加するめ、次の回路素子が付加される。すわなち
、上記再入力端子Ａ、Ｈのうち、一方の入力端子Ａに信
号Ｄ′ｌをそのまま供給し、他方の入力端子Ｂには、Ｐ
チャンネルＭＯ。

５ＦＥＴＱ２１を通して信号Ｄ２を供給する。そして、
上記両入力端子Ａ、Ｂ間にはＮチャンネルＭＯ３ＦＥＴ
Ｑ２２を設けるものである。これらのＭＯ３ＦＥＴＱ２
１．Ｑ２２のゲートには、切り換え信号Ｓ゛を供給する
ものである。この実施例では、切り換え信号Ｓ°をハイ
レベルにすると、Ｐチ中ンネルＭＯ３ＦＥＴＱ２１がオ
フ状態になり、ＮチャンネルＭＯ３ＦＥＴＱ１２２がオ
ン状態になるので、両人力信号Ａ、Ｈに同じ信号ＤＩを
供給することができる。これによって、その出力端子Ｘ
からは反転信号した信号が形成されるから、インバータ
回路としての動作を行う。また、切り換え信号Ｓ′をロ
ウレベルにすると、ＮチャンネルＭＯ３ＦＥＴＱ２２が
オフ状態になり、ＰチャンネルＭＯ３ＦＥＴＱ２１がオ
ン状態になるので、上記再入力端子Ａ、Ｂには、それぞ
れ信号ＤＩ。

Ｄ２が供給されるため、切り換え信号Ｓに従って上記実
施例１の回路と同様にナンド又はノア出力を得ることが
できる。

〔実施例３〕 第３図には、この発明の他の一実施例の回路図が示され
ている。同図の回路では、ＮチャンネルＭＯ３ＦＥＴ　
（又はＰチャンネルＭＯ３ＦＥＴ）のみによって構成さ
れる。特に制限されないが、負荷手段は、ディプレッシ
ッン型ＭＯ３ＦＥＴＱ２０が用いられる、いわゆるＢ／
Ｄ型ＭＯ８１１９１理回路にこの発明が適用される。

すなわち、そのソースが回路の接地電位点に接続された
駆動ＭＯ３ＦＥＴＱＩ　１のゲートには、入力信号Ａが
供給される。また、このＭＯ３ＦＥＴＱＩＩのドレイン
と出力端子Ｘとの間には、スイッチ手段としてＭＯ３Ｆ
ＥＴＱＩ　６が接続される。そのソースがスイッチＭＯ
３ＦＥＴＱ１Ｂを介して回路の接地電位点に接続される
駆動ＭＯ３ＦＥＴＱ１２のゲートには、入力信号Ｂが供
給される。このＭＯ８ＦＥＴＱＩ　２のドレインと出力
端子Ｘとの間には、スイッチＭＯ３ＦＥＴＱＩ　７が設
けられる。そのソースがスイッチＭＯ５ＦＥＴＱ１９を
介して回路の接地電位点に接続された駆動ＭＯ５ＦＥＴ
ＱＩ　３のゲートには、入力信号Ｃが供給される。この
ＭＯ３ＦＥＴＱＩ　３のドレインは、出力端子Ｘに接続
される。また、上記ＭＯ３ＦＥＴＱＩ　１とＱｌ６の接
続点とＭＯ５ＦＥＴＱ１ＢとＱｌ２の接続点との間には
、スイッチＭＯ３ＦＥＴＱＩ　４が設けられる。さらに
、上記ＭＯ３ＦＥＴＱ１２とＱｌ７の接続点とＭＯ３Ｆ
ＥＴＱ１３とＱｌ９の接続点との間には、スイッチＭＯ
３ＦＰ：ＴＱ１５が設けられる。

上記ＭＯ３ＦＥＴＱＩ　４とＱｌ５のゲートには、共通
に切り換え信号Ｓが供給され、上記ＭＯ３ＦＥＴＱＩ　
６．Ｑｌ　７．Ｑｌ　８及びＱｌ９のゲートには、反転
された切り換え信号Ｓが供給される。

この実施例回路の動作を説明する。

切り換え信号Ｓがハイレベルなら（反転切り換え信号Ｓ
がロウレベル）、スイッチＭＯ３ＦＥＴＱ１４．Ｑ１５
がオン状態となり、スイッチＭ○５ＦＥＴＱ１６〜Ｑ１
９がオフ状態になる。これによって、上記駆動ＭＯ３Ｆ
ＥＴＱＩ　１．Ｑｌ　２及びＱｌ３が直列形態にされる
ので、ハイレベルを論理“１”とする正論理を採る場合
、この実施例回路は、ナントゲート回路として動作する
。また、切り換え信号Ｓがロウレベルならく反転切り換
え信号Ｓがハイレベル）、スイッチＭＯ３ＦＥＴＱ１４
．Ｑ１５がオフ状態となり、スイッチＭＯ３ＦＥＴＱ１
６〜Ｑ１９がオン状態になる。これによって、上記駆動
ＭＯ３ＦＥＴＱＩＩ、Ｑ１２及びＱｌ３が並列形態にさ
れるので、ハイレベルを論理“ｌ”とする正論理を採る
場合、この実施例回路は、ノアゲート回路として動作す
る。

〔効　果〕

＋１１切り換え信号によって、１つの論理ゲート回路が
ノア又はアンドの２つの論理機能として選択的に動作さ
せることができるという効果が得られる。

（２）１つの論理ゲート回路の機能が切り換えらること
によって、例えば、自己学習機能を持つコンピュータ等
の情報処理装置にあっては、その学習の結果に従って論
理構成を簡単に変更できるという効果が得られる。

（３）上記（１）により、異なる論理機能をもつ半導体
集積回路装置の品種切り換えがソフトウェア又は外部端
子の信号によって簡単に行うことができるという効果が
得られる。

（４１ＣＭ　ＯＳ回路により構成することによって、切
り換え論理機能を持つ論理ゲート回路を高集積度のもと
に形成することができるという効果が得られる。すなわ
ち、ＣＭＯＳ回路にあっては、駆動ＭＯ３ＦＥＴとスイ
ッチＭＯ３ＦＥＴのコンダクタンス特性を比較的小さく
設定しても、十分な信号レベルが得られるからである。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、入力端子数は、上記第
３図の実施例回路のように、駆動ＭＯＳ　Ｆ　ＥＴを直
列形態にするスイッチＭＯ３ＦＥＴと並列形態にするス
イッチＭＯ５ＦＥＴを順次増加こせることによつで簡単
に増加させることができる。また、これをＣＭＯＳ回路
により構成する場合には、対称形とされた逆導電型のＭ
ＯＳＦＥＴを設けるものとすればよい。

〔利用分野〕

この発明は、切り換え論理機能を持つ論理ゲート回路と
して広く利用できるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、第２図は
、この発明の他の一実施例を示す回路図、 第３図は、この発明の更に他の一実施例を示す回路図で
ある。 第　１　図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １、切り換え制御信号を受けるスイッチＭＯ３ＦＥＴに
   より直列又は並列形態に切り換えられて接続される駆動
   ＭＯ３ＦＥＴを含むことを特徴とする論理ゲート回路。 ２、上記スイッチＭＯ３ＦＥＴ及び駆動ＭＯ３ＦＥＴは
   、対称形に接続されたＰチャンネルＭＯ３ＦＥＴとＮチ
   ャンネルＭＯ３ＦＥＴとにより構成されたＣＭＯ３ｉｉ
   路であることを特徴とする特許請求の範囲第１項記載の
   論理ゲート回路。 ３、上記駆動ＭＯ３ＦＥＴのゲートに供給される複数の
   入力端子は、スイッチＭＯ３ＦＥＴによって複数の入力
   信号がそれぞれ供給され、又は１つの信号が共通に供給
   されるものであることを特徴とする特許請求の範囲第１
   又は第２項記載の論理ゲート回路。