JP2000209083A - 集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のプルアップ抵抗１７が接続された入出
力パッド１からフラッシュメモリなどへの書込み電圧な
どを印加すると、書込み電圧の電圧安定精度が得られな
くなってしまい、閾値電圧にばらつきが生じてしまうな
どの課題があった。 【解決手段】 書込み電圧などの電源電圧よりも高い電
圧を印加する場合には、遮断トランジスタ１６でプルア
ップ抵抗１７と電源端子５との接続を遮断するものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、入出力パッドお
よび内部回路を有するシングルチップマイクロコンピュ
ータなどの集積回路に係り、特に、フラッシュメモリや
ＥＰＲＯＭなどのメモリを内蔵したシングルチップマイ
クロコンピュータのように高圧側電源の電圧よりも高い
書込み電圧や消去電圧を印加する必要がある集積回路の
改良に関するものである。

【０００２】

【従来の技術】図６は従来の集積回路の一般的な入出力
パッド周辺部の構成を示すブロック図である。図におい
て、１は入出力パッド、２８はシングルチップマイクロ
コンピュータの内部回路、４はこの内部回路２８と入出
力パッド１とを接続する入出力信号線、５はそれぞれ図
示外の内部電源回路などが接続される高圧電源接続端
子、１７は高圧電源接続端子５と入出力信号線４との間
に直列に接続されるプルアップ抵抗である。

【０００３】次に動作について説明する。まず、図示外
の内部電源回路などから高圧電源接続端子５に高圧側電
源電圧を供給した状態で、入出力パッド１から電圧を入
力すると、この入力電圧が入出力信号線４を介して内部
回路２８に供給され、これに応じて集積回路は所定の処
理を行なう。

【０００４】

【発明が解決しようとする課題】従来の集積回路は以上
のように構成されているので、外部電源などから入出力
パッド１に高圧側電源の電位よりも高い電圧を入力した
場合、その入出力パッド１からプルアップ抵抗１７を介
して高圧側電源に電流が流れ込んでしまうことになり、
この不要に流れ込んでしまった電流によって単に外部電
源の消費電流が増加するばかりでなく、高圧側電源の配
線抵抗などに起因して高圧側電源の電位が変動して集積
回路内部の電源電圧が上昇してしまったりするため、集
積回路を正常に動作させることができないなどの課題が
あった。

【０００５】特に、フラッシュメモリやＥＰＲＯＭなど
を内蔵し、これらのメモリに対して高圧側電源の電圧よ
りも高い書込み電圧や消去電圧を印加する必要がある集
積回路においては、その高圧側電源の電圧よりも高い電
圧を印加する入出力パッド１を他の機能と兼用化させて
しまうと、入出力パッド１に接続された配線の抵抗があ
るために上記プルアップ抵抗１７を介して流れ込んでし
まう電流などに起因して書込み電圧の電圧安定精度が得
られなくなってしまい、メモリに書き込んだ閾値電圧の
ばらつき（電圧分布）を助長してしまうため、このよう
な書込み電圧や消去電圧を印加する入出力パッド１を他
の機能と兼用する上で妨げとなっていた。特に、最近の
低電圧駆動に対応しようとした場合、メモリの書込み電
圧のバラツキを精度よく抑える必要があるため、この書
込み電圧や消去電圧のバラツキを抑えることが必須であ
り、このような用途における集積回路においてはこの書
込み電圧印加用の入出力パッドは必ずそれ専用のパッド
として確保しなければならず、高集積化、多機能化の妨
げとなっていた。

【０００６】この発明は上記のような課題を解決するた
めになされたもので、高圧側電源よりも高い電圧を精度
良く印加することができ、しかも、この高圧側電源より
も高い電圧を印加する機能以外の機能にも用いることが
できる入出力端子を備え、これにより従来においては実
現することができなかった高集積化や多機能化を図るこ
とができる集積回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係る集積回路
は、入出力パッドと、内部回路と、当該内部回路を上記
入出力パッドに接続する入出力信号線と、高圧側電源と
当該入出力信号線との間に接続されたプルアップ抵抗
と、上記高圧側電源と上記入出力信号線との間において
上記プルアップ抵抗と直列に接続され、上記高圧側電源
の電位よりも上記入出力信号線の電位が高い場合に電流
を遮断するように動作する遮断トランジスタとを備える
ものである。

【０００８】この発明に係る集積回路は、入出力パッド
と、内部回路と、当該内部回路を上記入出力パッドに接
続する入出力信号線と、高圧側電源と当該入出力信号線
との間に接続された出力用トランジスタと、上記高圧側
電源と上記入出力信号線との間において上記出力用トラ
ンジスタと直列に接続され、上記高圧側電源の電位より
も上記入出力信号線の電位が高い場合に電流を遮断する
ように動作する遮断トランジスタとを備えるものであ
る。

【０００９】この発明に係る集積回路は、入出力信号線
に接続され、当該入出力信号線の電位が高圧側電源の電
位以下である場合にはハイレベルの切替信号を出力し、
入出力信号線の電位が高圧側電源の電位よりも高い場合
にはローレベルの切替信号を出力する入力判定回路と、
入出力信号線とグランド電位との間に直列に接続された
一対のトランジスタを有し、切替信号がハイレベルであ
る場合にはグランド電位に基づく反転切替信号を出力
し、切替信号がローレベルである場合には入出力信号線
に基づく反転切替信号を出力する論理反転インバータと
を備えるとともに、遮断トランジスタがゲート電極に反
転切替信号が入力されるＰチャネルトランジスタである
ものである。

【００１０】この発明に係る集積回路は、入出力信号線
に接続され、当該入出力信号線の電位が高圧側電源の電
位以下である場合にはハイレベルの切替信号を出力し、
入出力信号線の電位が高圧側電源の電位よりも高い場合
にはローレベルの切替信号を出力する入力判定回路と、
遮断トランジスタがゲート電極に切替信号が入力される
Ｎチャネルトランジスタであるものである。

【００１１】この発明に係る集積回路は、入力判定回路
が、入出力信号線とグランド電位との間に直列に接続さ
れた一対のトランジスタからなり、これら一対のトラン
ジスタのゲート電極に高圧側電源が接続されるとともに
一対のトランジスタの間の電位を出力する初段インバー
タと、高圧側電源とグランド電位との間に直列に接続さ
れた一対のトランジスタからなり、これら一対のトラン
ジスタのゲート電極に初段インバータの出力が入力され
る第二段インバータとを備え、第二段インバータの一対
のトランジスタの間の電位を切替信号として出力するも
のである。

【００１２】この発明に係る集積回路は、遮断トランジ
スタはゲート電極とソース電極とが短絡接続されたＰチ
ャネルトランジスタであるものである。

【００１３】この発明に係る集積回路は、遮断トランジ
スタはゲート電極とドレイン電極とが短絡接続されたＮ
チャネルトランジスタであるものである。

【００１４】この発明に係る集積回路は、内部回路とし
て書込み可能なメモリを備え、入出力パッドに当該メモ
リに対する書込み電圧および／または消去電圧を印加す
るものである。

【００１５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるシ
ングルチップマイクロコンピュータ（集積回路）の入出
力パッド周辺部の構成を示すブロック図である。図にお
いて、１は入出力パッド、２はフラッシュメモリ（内部
回路）、３は他の内部回路（内部回路）、４はフラッシ
ュメモリ２や当該他の内部回路３と入出力パッド１とを
接続する入出力信号線である。

【００１６】５はそれぞれ図示外の内部電源回路などが
接続される高圧電源接続端子、６はそれぞれチップ内の
グランドプレーンに接続される低圧電源接続端子、７は
ゲート電極が高圧電源接続端子５に接続されるとともに
ドレイン電極が低圧電源接続端子６に接続される初段Ｎ
チャネルトランジスタ（初段インバータ）、８はゲート
電極が高圧電源接続端子５に接続されるとともにドレイ
ン電極が入出力信号線４に接続される初段Ｐチャネルト
ランジスタ（初段インバータ）、９はこの初段Ｎチャネ
ルトランジスタ７のソース電極と初段Ｐチャネルトラン
ジスタ８のソース電極とを接続する初段出力信号線、１
０はゲート電極が初段出力信号線９に接続されるととも
にドレイン電極が低圧電源接続端子６に接続される第二
段Ｎチャネルトランジスタ（第二段インバータ）、１１
はゲート電極が初段出力信号線９に接続されるとともに
ドレイン電極が高圧電源接続端子５に接続される第二段
Ｐチャネルトランジスタ（第二段インバータ）、１２は
この第二段Ｎチャネルトランジスタ１０のソース電極と
第二段Ｐチャネルトランジスタ１１のソース電極とを接
続する第二段出力信号線（切替信号の信号線）である。

【００１７】１３はゲート電極が第二段出力信号線１２
に接続されるとともにドレイン電極が低圧電源接続端子
６に接続される論理反転Ｎチャネルトランジスタ（論理
反転インバータ）、１４はゲート電極が第二段出力信号
線１２に接続されるとともにドレイン電極が入出力信号
線４に接続される論理反転Ｐチャネルトランジスタ（論
理反転インバータ）、１５はこの論理反転Ｎチャネルト
ランジスタ１３のソース電極と論理反転Ｐチャネルトラ
ンジスタ１４のソース電極とを接続する論理反転出力信
号線（反転切替信号の信号線）である。

【００１８】１６はゲート電極が論理反転出力信号線１
５に接続されるとともにドレイン電極が高圧電源接続端
子５に接続される遮断Ｐチャネルトランジスタ（遮断ト
ランジスタ）、１７は遮断Ｐチャネルトランジスタ１６
のソース電極と入出力信号線４との間に直列に接続され
るプルアップ抵抗である。

【００１９】次に動作について説明する。まず、内部電
源回路などから高圧電源接続端子５に高圧側電源電圧を
供給した状態で、入出力パッド１からグランド電位と高
圧側電源電圧の電位との間の電位となる電圧を入力する
と、この入力電圧が入出力信号線４を介してフラッシュ
メモリ２や他の内部回路３に供給され、これに応じてシ
ングルチップマイクロコンピュータは所定の処理を行な
う。

【００２０】この際、入出力信号線４の電位は最高でも
電源電圧レベルであるので、初段Ｐチャネルトランジス
タ８は常にオフ状態となる。これに対して初段Ｎチャネ
ルトランジスタ７は入出力信号線４の電位に拘わらず常
にオン状態であるので、初段出力信号線９は常にグラン
ドレベル（ローレベル）の電圧に保持される。そして、
第二段Ｐチャネルトランジスタ１１はオン状態、第二段
Ｎチャネルトランジスタ１０はオフ状態、第二段出力信
号線１２は常に高圧側電源電圧レベル（ハイレベル）の
電圧に保持され、論理反転Ｐチャネルトランジスタ１４
はオフ状態、論理反転Ｎチャネルトランジスタ１３はオ
ン状態、論理反転出力信号線１５は常にグランドレベル
（ローレベル）の電圧に保持され、遮断Ｐチャネルトラ
ンジスタ１６のゲート電極にはグランドレベル（ローレ
ベル）の電圧が印加されることになる。従って、遮断Ｐ
チャネルトランジスタ１６は入出力パッド１の入力電圧
に拘わらず常にオン状態となって、プルアップ抵抗１７
は常に高圧電源接続端子５に接続された状態となるの
で、このプルアップ抵抗１７を介して入出力信号線４の
配線容量などを充電することができる。

【００２１】次に、内部電源回路などから高圧電源接続
端子５に高圧側電源電圧を供給した状態で、入出力パッ
ド１から高圧側電源電圧の約２倍の書込み電圧あるいは
消去電圧を入力すると、この入力電圧が入出力信号線４
を介してフラッシュメモリ２や他の内部回路３に供給さ
れ、これに応じてフラッシュメモリ２のデータの書込み
処理や消去処理を行なうことができる。

【００２２】この際、入出力信号線４の電位は高圧側電
源電圧の約２倍の電圧レベルであるので、初段Ｐチャネ
ルトランジスタ８は常にオン状態となる。また、初段Ｎ
チャネルトランジスタ７は入出力信号線４の電位に拘わ
らず常にオン状態であるので、初段出力信号線９はそれ
らの中間電位である略高圧側電源の電圧レベル（ハイレ
ベル）の電圧に保持される。そして、第二段Ｐチャネル
トランジスタ１１はオフ状態、第二段Ｎチャネルトラン
ジスタ１０はオン状態、第二段出力信号線１２は常にグ
ランドレベル（ローレベル）の電圧に保持され、論理反
転Ｐチャネルトランジスタ１４はオン状態、論理反転Ｎ
チャネルトランジスタ１３はオフ状態、論理反転出力信
号線１５は入出力信号線４の電位レベル、すなわち高圧
側電源電圧の約２倍の電圧レベル（ハイレベル）の電圧
に保持され、遮断Ｐチャネルトランジスタ１６のゲート
電極には高圧側電源電圧の約２倍の電圧レベル（ハイレ
ベル）の電圧が印加されることになる。従って、遮断Ｐ
チャネルトランジスタ１６は入出力パッド１の入力電圧
に拘わらず常にオフ状態となって、プルアップ抵抗１７
は常に高圧電源接続端子５から切断された状態となるの
で、プルアップ抵抗１７を介して入出力信号線４から高
圧側電源に電流が流れ込んでしまうことがなくなる。

【００２３】以上のように、この実施の形態１によれ
ば、プルアップ抵抗１７と直列に、高圧側電源の電位よ
りも上記入出力信号線４の電位が高い場合に電流を遮断
するように動作する遮断Ｐチャネルトランジスタ１６を
接続しているので、フラッシュメモリ２への書き込みや
消去の際に入出力パッド１に高圧側電源の電圧の約２倍
の電圧を印加しても、入出力パッド１からプルアップ抵
抗１７を介して高圧側電源に電流が流れ込んでしまうこ
とはない。従って、この不要な電流に起因する外部電源
の消費電流増加の問題や、集積回路内部の電源電圧上昇
の問題などの副次的な問題の発生を防止することができ
る。また、上記不要な電流が防止されているので、書込
み電圧や消去電圧の電圧安定精度を得ることができ、こ
の入出力パッド１を高圧側電源よりも高い電圧を印加す
る機能以外の機能、例えば信号入力機能にも用いて、低
電圧駆動される集積回路の高集積化や多機能化を図るこ
とができる効果がある。

【００２４】また、初段Ｎチャネルトランジスタ７、初
段Ｐチャネルトランジスタ８、第二段Ｐチャネルトラン
ジスタ１１および第二段Ｎチャネルトランジスタ１０か
らなる入力判定回路や、論理反転Ｎチャネルトランジス
タ１３および論理反転Ｐチャネルトランジスタ１４から
なる論理反転インバータとで、遮断Ｐチャネルトランジ
スタ１６を制御するようにしているので、入出力パッド
１の入力電圧が高圧側電源よりも少し低い電圧まで上昇
するような場合であっても、遮断Ｐチャネルトランジス
タ１６をオン状態とすることができて、プルアップ抵抗
１７に流れる電流を確保することができるので、このよ
うな入力電圧においても遮断Ｐチャネルトランジスタ１
６を直列接続したことに起因する信号の立ち上がり時間
の劣化などを防止することができる。

【００２５】実施の形態２．図２はこの発明の実施の形
態１によるシングルチップマイクロコンピュータ（集積
回路）の入出力パッド周辺部の構成を示すブロック図で
ある。図において、１８は遮断Ｐチャネルトランジスタ
１６のソース電極と入出力信号線４との間に直列に接続
されるハイレベル出力トランジスタ（出力用トランジス
タ）、１９は入出力信号線４と低圧電源接続端子６との
間に接続されるローレベル出力トランジスタ、２０は第
一出力用内部回路（内部回路）、２１は第二出力用内部
回路（内部回路）、２２はこれら出力用内部回路２０，
２１の出力信号に基づいてハイレベル出力トランジスタ
１８をオン制御する第一反転論理積回路、２３は出力用
内部回路２０，２１の出力信号に基づいてローレベル出
力トランジスタ１９をオン制御する第二反転論理和回
路、２４は反転回路である。これ以外の構成は実施の形
態１と同様であり同一の符号を付して説明を省略する。

【００２６】次に動作について説明する。第一出力用内
部回路２０および第二出力用内部回路２１からともにハ
イレベル信号が出力されると、第一反転論理積回路２２
はローレベル信号を出力し、ハイレベル出力トランジス
タ１８はオン状態となる。この時、第二反転論理和回路
２３はローレベル信号を出力するのでローレベル出力ト
ランジスタ１９はオフ状態となる。従って、高圧電源接
続端子５の高圧側電源電圧が入出力信号線４を介して入
出力パッド１から出力される。

【００２７】第一出力用内部回路２０からハイレベル信
号を出力するとともに第二出力用内部回路２１からロー
レベル信号を出力すると、第二反転論理和回路２３はハ
イレベル信号を出力し、ローレベル出力トランジスタ１
９はオン状態となる。この時、第一反転論理積回路２２
はハイレベル信号を出力するのでハイレベル出力トラン
ジスタ１８はオフ状態となる。従って、低圧電源接続端
子６のグランド電位の電圧が入出力信号線４を介して入
出力パッド１から出力される。

【００２８】なお、第一出力用内部回路２０からローレ
ベル信号が出力されている間は、第二出力用内部回路２
１の出力レベルに拘わらず２つの出力トランジスタ１
８，１９は共にオフ状態となり、信号が出力されること
はない。

【００２９】また、内部電源回路などから高圧電源接続
端子５に高圧側電源電圧を供給した状態で、入出力パッ
ド１からグランド電位と高圧側電源電圧の電位との間の
電位となる電圧を入力する場合の動作は実施の形態１と
同様であり説明を省略する。

【００３０】次に、内部電源回路などから高圧電源接続
端子５に高圧側電源電圧を供給した状態で、入出力パッ
ド１から高圧側電源電圧の約２倍の書込み電圧あるいは
消去電圧を入力すると、この入力電圧が入出力信号線４
を介してフラッシュメモリ２や他の内部回路３に供給さ
れ、これに応じてフラッシュメモリ２のデータの書込み
処理や消去処理を行なうことができる。この際、入出力
信号線４の電位は高圧側電源電圧の約２倍の電圧レベル
であるので、実施の形態１と同様に、論理反転出力信号
線１５は高圧側電源電圧の約２倍の電圧レベル（ハイレ
ベル）の電圧に保持されて、遮断Ｐチャネルトランジス
タ１６は入出力パッド１の入力電圧に拘わらず常にオフ
状態となって、ハイレベル出力トランジスタ１８は常に
高圧電源接続端子５から切断された状態となるので、こ
のハイレベル出力トランジスタ１８を介して入出力信号
線４から高圧側電源に電流が流れ込んでしまわなくな
る。なお、ローレベル出力トランジスタ１９はこのよう
な電圧を印加してもそもそもオフ状態にあるので、ロー
レベル出力トランジスタ１９を介して入出力信号線４か
らグランド電位に電流が流れ込んでしまうこともない。

【００３１】以上のように、この実施の形態２によれ
ば、ハイレベル出力トランジスタ１８と直列に、高圧側
電源の電位よりも上記入出力信号線４の電位が高い場合
に電流を遮断するように動作する遮断Ｐチャネルトラン
ジスタ１６を接続しているので、フラッシュメモリ２へ
の書き込みや消去の際に入出力パッド１に高圧側電源の
電圧の約２倍の電圧を印加しても、入出力パッド１から
ハイレベル出力トランジスタ１８を介して高圧側電源に
電流が流れ込んでしまうことはない。従って、この不要
な電流に起因する外部電源の消費電流増加の問題や、集
積回路内部の電源電圧上昇の問題などの副次的な問題の
発生を防止することができる。また、上記不要な電流が
防止されたことにより、書込み電圧や消去電圧の電圧安
定精度を得ることができ、この入出力パッド１を高圧側
電源よりも高い電圧を印加する機能以外の機能、例えば
信号入力機能にも用いて、低電圧駆動される集積回路の
高集積化や多機能化を図ることができる効果がある。

【００３２】また、初段Ｎチャネルトランジスタ７、初
段Ｐチャネルトランジスタ８、第二段Ｐチャネルトラン
ジスタ１１および第二段Ｎチャネルトランジスタ１０か
らなる入力判定回路や、論理反転Ｎチャネルトランジス
タ１３および論理反転Ｐチャネルトランジスタ１４から
なる論理反転インバータとで、遮断Ｐチャネルトランジ
スタ１６を制御するようにしているので、入出力パッド
１の入力電圧が高圧側電源よりも少し低い電圧まで上昇
するような場合であっても、遮断Ｐチャネルトランジス
タ１６をオン状態とすることができて、プルアップ抵抗
１７に流れる電流を確保することができるので、このよ
うな入力電圧においても遮断Ｐチャネルトランジスタ１
６を直列接続したことに起因する信号の立ち上がり時間
の劣化などを防止することができる。

【００３３】実施の形態３．図３はこの発明の実施の形
態３によるシングルチップマイクロコンピュータ（集積
回路）の入出力パッド周辺部の構成を示すブロック図で
ある。図において、２５はゲート電極が第二段出力信号
線１２に接続されるとともにドレイン電極が高圧電源接
続端子５に接続される遮断Ｎチャネルトランジスタ（遮
断トランジスタ）である。これ以外の構成は実施の形態
１と同様であり同一の符号を付して説明を省略する。

【００３４】次に動作について説明する。まず、内部電
源回路などから高圧電源接続端子５に高圧側電源電圧を
供給した状態で、入出力パッド１からグランド電位と高
圧側電源電圧の電位との間の電位となる電圧を入力する
と、この入力電圧が入出力信号線４を介してフラッシュ
メモリ２や他の内部回路３に供給され、これに応じてシ
ングルチップマイクロコンピュータは所定の処理を行な
う。

【００３５】この際、入出力信号線４の電位は最高でも
電源電圧レベルであるので、初段Ｐチャネルトランジス
タ８は常にオフ状態となる。これに対して初段Ｎチャネ
ルトランジスタ７は入出力信号線４の電位に拘わらず常
にオン状態であるので、初段出力信号線９は常にグラン
ドレベル（ローレベル）の電圧に保持される。そして、
第二段Ｐチャネルトランジスタ１１はオン状態、第二段
Ｎチャネルトランジスタ１０はオフ状態、第二段出力信
号線１２は常に高圧側電源電圧レベル（ハイレベル）の
電圧に保持され、遮断Ｎチャネルトランジスタ２５のゲ
ート電極には電源電圧レベル（ハイレベル）の電圧が印
加されることになる。従って、遮断Ｎチャネルトランジ
スタ２５は入出力パッド１の入力電圧に拘わらず常にオ
ン状態となって、プルアップ抵抗１７は常に高圧電源接
続端子５に接続された状態となるので、このプルアップ
抵抗１７を介して入出力信号線４の配線容量などを充電
することができる。

【００３６】次に、内部電源回路などから高圧電源接続
端子５に高圧側電源電圧を供給した状態で、入出力パッ
ド１から高圧側電源電圧の約２倍の書込み電圧あるいは
消去電圧を入力すると、この入力電圧が入出力信号線４
を介してフラッシュメモリ２や他の内部回路３に供給さ
れ、これに応じてフラッシュメモリ２のデータの書込み
処理や消去処理を行なうことができる。

【００３７】この際、入出力信号線４の電位は高圧側電
源電圧の約２倍の電圧レベルであるので、初段Ｐチャネ
ルトランジスタ８は常にオン状態となる。また、初段Ｎ
チャネルトランジスタ７は入出力信号線４の電位に拘わ
らず常にオン状態であるので、初段出力信号線９はそれ
らの中間電位である略高圧側電源の電圧レベル（ハイレ
ベル）の電圧に保持される。そして、第二段Ｐチャネル
トランジスタ１１はオフ状態、第二段Ｎチャネルトラン
ジスタ１０はオン状態、第二段出力信号線１２は常にグ
ランドレベル（ローレベル）の電圧に保持され、遮断Ｎ
チャネルトランジスタ２５のゲート電極にはグランド電
位（ローレベル）の電圧が印加されることになる。従っ
て、遮断Ｎチャネルトランジスタ２５は入出力パッド１
の入力電圧に拘わらず常にオフ状態となって、プルアッ
プ抵抗１７は常に高圧電源接続端子５から切断された状
態となるので、プルアップ抵抗１７を介して入出力信号
線４から高圧側電源に電流が流れ込んでしまわなくな
る。

【００３８】以上のように、この実施の形態３によれ
ば、プルアップ抵抗１７と直列に、高圧側電源の電位よ
りも上記入出力信号線４の電位が高い場合に電流を遮断
するように動作する遮断Ｎチャネルトランジスタ２５を
接続しているので、フラッシュメモリ２への書き込みや
消去の際に、入出力パッド１に高圧側電源の電圧の約２
倍の電圧を印加しても、入出力パッド１からプルアップ
抵抗１７を介して高圧側電源に電流が流れ込んでしまう
ことはない。従って、この不要な電流に起因する外部電
源の消費電流増加の問題や、集積回路内部の電源電圧上
昇の問題などの副次的な問題の発生を防止することがで
きる。また、上記不要な電流が防止されているので、書
込み電圧や消去電圧の電圧安定精度を得ることができ、
この入出力パッド１を高圧側電源よりも高い電圧を印加
する機能以外の機能、例えば信号入力機能にも用いて、
低電圧駆動される集積回路の高集積化や多機能化を図る
ことができる効果がある。

【００３９】また、初段Ｎチャネルトランジスタ７、初
段Ｐチャネルトランジスタ８、第二段Ｐチャネルトラン
ジスタ１１および第二段Ｎチャネルトランジスタ１０か
らなる入力判定回路で、遮断Ｎチャネルトランジスタ２
５を制御するようにしているので、入出力パッド１の入
力電圧が高圧側電源よりも少し低い電圧まで上昇するよ
うな場合であっても、遮断Ｎチャネルトランジスタ２５
をオン状態とすることができて、プルアップ抵抗１７に
流れる電流を確保することができるので、このような入
力電圧においても遮断Ｎチャネルトランジスタ２５を直
列接続したことに起因する信号の立ち上がり時間の劣化
などを防止することができる。

【００４０】更に、この実施の形態３によれば、初段Ｎ
チャネルトランジスタ７、初段Ｐチャネルトランジスタ
８、第二段Ｐチャネルトランジスタ１１および第二段Ｎ
チャネルトランジスタ１０からなる入力判定回路と遮断
Ｎチャネルトランジスタ２５とで、入出力パッド１から
プルアップ抵抗１７を介して高圧側電源に電流が流れ込
んでしまうことを防止しているので、入力判定回路、論
理反転インバータおよび遮断Ｐチャネルトランジスタ１
６とで同様の機能を実現した場合に比べて、その占有領
域を削減することができ、低電圧駆動される集積回路の
高集積化や多機能化を図ることができる効果がある。

【００４１】なお、この実施の形態３では実施の形態１
の構成を前提として発明の実施の形態を説明したが、実
施の形態２の構成を前提としても同様の効果を得ること
ができる。

【００４２】実施の形態４．図４はこの発明の実施の形
態４によるシングルチップマイクロコンピュータ（集積
回路）の入出力パッド周辺部の構成を示すブロック図で
ある。図において、２６はドレイン電極が高圧電源接続
端子５に接続されるとともにゲート電極およびソース電
極が共に入出力信号線４に短絡的に接続されている遮断
Ｐチャネルトランジスタ（遮断トランジスタ）である。
これ以外の構成は実施の形態１と同様であり同一の符号
を付して説明を省略する。

【００４３】次に動作について説明する。まず、内部電
源回路などから高圧電源接続端子５に高圧側電源電圧を
供給した状態で、入出力パッド１からグランド電位と高
圧側電源電圧の電位との間の電位となる電圧を入力する
と、この入力電圧が入出力信号線４を介してフラッシュ
メモリ２や他の内部回路３に供給され、これに応じてシ
ングルチップマイクロコンピュータは所定の処理を行な
う。

【００４４】この際、入出力信号線４の電位は最高でも
電源電圧レベルであるので、遮断Ｐチャネルトランジス
タ２６は入出力パッド１の入力電圧に拘わらず常にオン
状態となって、プルアップ抵抗１７は常に高圧電源接続
端子５に接続された状態となるので、このプルアップ抵
抗１７を介して入出力信号線４の配線容量などを充電す
ることができる。

【００４５】次に、内部電源回路などから高圧電源接続
端子５に高圧側電源電圧を供給した状態で、入出力パッ
ド１から高圧側電源電圧の約２倍の書込み電圧あるいは
消去電圧を入力すると、この入力電圧が入出力信号線４
を介してフラッシュメモリ２や他の内部回路３に供給さ
れ、これに応じてフラッシュメモリ２のデータの書込み
処理や消去処理を行なうことができる。

【００４６】この際、入出力信号線４の電位は高圧側電
源電圧の約２倍の電圧レベルであるので、遮断Ｐチャネ
ルトランジスタ２６には逆バイアスが印加されることに
なって、プルアップ抵抗１７は常に高圧電源接続端子５
から切断された状態となるので、プルアップ抵抗１７を
介して入出力信号線４から高圧側電源に電流が流れ込ん
でしまわなくなる。

【００４７】以上のように、この実施の形態４によれ
ば、プルアップ抵抗１７と直列に、高圧側電源の電位よ
りも上記入出力信号線４の電位が高い場合に電流を遮断
するように動作するダイオード接続の遮断Ｐチャネルト
ランジスタ２６を接続しているので、フラッシュメモリ
２への書き込みや消去の際に入出力パッド１に高圧側電
源の電圧の約２倍の電圧を印加しても、入出力パッド１
からプルアップ抵抗１７を介して高圧側電源に電流が流
れ込んでしまうことはない。従って、この不要な電流に
起因する外部電源の消費電流増加の問題や、集積回路内
部の電源電圧上昇の問題などの副次的な問題の発生を防
止することができる。また、上記不要な電流が防止され
ているので、書込み電圧や消去電圧の電圧安定精度を得
ることができ、この入出力パッド１を高圧側電源よりも
高い電圧を印加する機能以外の機能、例えば信号入力機
能にも用いて、低電圧駆動される集積回路の高集積化や
多機能化を図ることができる効果がある。

【００４８】また、この実施の形態４によれば、ダイオ
ード接続された遮断Ｐチャネルトランジスタ２６のみで
入出力パッド１からプルアップ抵抗１７を介して高圧側
電源に電流が流れ込んでしまうことを防止しているの
で、実施の形態３のように入力判定回路や遮断Ｎチャネ
ルトランジスタで同様の機能を実現した場合と比べても
その占有領域を削減することができ、低電圧駆動される
集積回路の高集積化や多機能化を図ることができる効果
がある。

【００４９】なお、この実施の形態４では実施の形態１
の構成を前提として発明の実施の形態を説明したが、実
施の形態２の構成を前提としても同様の効果を得ること
ができる。

【００５０】実施の形態５．図５はこの発明の実施の形
態５によるシングルチップマイクロコンピュータ（集積
回路）の入出力パッド周辺部の構成を示すブロック図で
ある。図において、２７はドレイン電極およびゲート電
極が共に高圧電源接続端子５に短絡的に接続されるとと
もにソース電極が入出力信号線４に接続されている遮断
Ｎチャネルトランジスタ（遮断トランジスタ）である。
これ以外の構成は実施の形態１と同様であり同一の符号
を付して説明を省略する。

【００５１】次に動作について説明する。まず、内部電
源回路などから高圧電源接続端子５に高圧側電源電圧を
供給した状態で、入出力パッド１からグランド電位と高
圧側電源電圧の電位との間の電位となる電圧を入力する
と、この入力電圧が入出力信号線４を介してフラッシュ
メモリ２や他の内部回路３に供給され、これに応じてシ
ングルチップマイクロコンピュータは所定の処理を行な
う。

【００５２】この際、入出力信号線４の電位は最高でも
電源電圧レベルであるので、遮断Ｎチャネルトランジス
タ２７は入出力パッド１の入力電圧に拘わらず常にオン
状態となって、プルアップ抵抗１７は常に高圧電源接続
端子５に接続された状態となるので、このプルアップ抵
抗１７を介して入出力信号線４の配線容量などを充電す
ることができる。

【００５３】次に、内部電源回路などから高圧電源接続
端子５に高圧側電源電圧を供給した状態で、入出力パッ
ド１から高圧側電源電圧の約２倍の書込み電圧あるいは
消去電圧を入力すると、この入力電圧が入出力信号線４
を介してフラッシュメモリ２や他の内部回路３に供給さ
れ、これに応じてフラッシュメモリ２のデータの書込み
処理や消去処理を行なうことができる。

【００５４】この際、入出力信号線４の電位は高圧側電
源電圧の約２倍の電圧レベルであるので、遮断Ｎチャネ
ルトランジスタ２７には逆バイアスが印加されることに
なって、プルアップ抵抗１７は常に高圧電源接続端子５
から切断された状態となるので、プルアップ抵抗１７を
介して入出力信号線４から高圧側電源に電流が流れ込ん
でしまわなくなる。

【００５５】以上のように、この実施の形態５によれ
ば、プルアップ抵抗１７と直列に、高圧側電源の電位よ
りも上記入出力信号線４の電位が高い場合に電流を遮断
するように動作するダイオード接続の遮断Ｎチャネルト
ランジスタ２７を接続しているので、フラッシュメモリ
２への書き込みや消去の際に入出力パッド１に高圧側電
源の電圧の約２倍の電圧を印加しても、入出力パッド１
からプルアップ抵抗１７を介して高圧側電源に電流が流
れ込んでしまうことはない。従って、この不要な電流に
起因する外部電源の消費電流増加の問題や、集積回路内
部の電源電圧上昇の問題などの副次的な問題の発生を防
止することができる。また、上記不要な電流が防止され
ているので、書込み電圧や消去電圧の電圧安定精度を得
ることができ、この入出力パッド１を高圧側電源よりも
高い電圧を印加する機能以外の機能、例えば信号入力機
能にも用いて、低電圧駆動される集積回路の高集積化や
多機能化を図ることができる効果がある。

【００５６】また、この実施の形態５によれば、ダイオ
ード接続された遮断Ｎチャネルトランジスタ２７のみで
入出力パッド１からプルアップ抵抗１７を介して高圧側
電源に電流が流れ込んでしまうことを防止しているの
で、実施の形態４のように遮断Ｐチャネルトランジスタ
２６で同様の機能を実現した場合と比べてもその占有領
域を削減することができ、低電圧駆動される集積回路の
高集積化や多機能化を図ることができる効果がある。

【００５７】なお、この実施の形態５では実施の形態１
の構成を前提として発明の実施の形態を説明したが、実
施の形態２の構成を前提としても同様の効果を得ること
ができる。

【００５８】

【発明の効果】以上のように、この発明によれば、入出
力パッドと、内部回路と、当該内部回路を上記入出力パ
ッドに接続する入出力信号線と、高圧側電源と当該入出
力信号線との間に接続されたプルアップ抵抗と、上記高
圧側電源と上記入出力信号線との間において上記プルア
ップ抵抗と直列に接続され、上記高圧側電源の電位より
も上記入出力信号線の電位が高い場合に電流を遮断する
ように動作する遮断トランジスタとを備えるので、外部
電源などから入出力パッドに高圧側電源の電位よりも高
い電圧を入力した場合、プルアップ抵抗と直列に接続さ
れた遮断トランジスタが電流を遮断するように動作する
ので、入出力パッドからプルアップ抵抗を介して高圧側
電源に電流が流れ込んでしまうことはなくなる効果があ
る。

【００５９】従って、この不要な電流に起因する外部電
源の消費電流増加の問題や、集積回路内部の電源電圧上
昇の問題などの副次的な問題の発生を防止することがで
きる。また、このような入出力パッドを用いてフラッシ
ュメモリやＥＰＲＯＭなどの書込み電圧などを印加して
も、上記不要な電流が防止されているので、書込み電圧
や消去電圧の電圧安定精度を得ることができ、この入出
力パッドを高圧側電源よりも高い電圧を印加する機能以
外の機能にも用いて、低電圧駆動される集積回路の高集
積化や多機能化を図ることができる効果がある。

【００６０】この発明によれば、入出力パッドと、内部
回路と、当該内部回路を上記入出力パッドに接続する入
出力信号線と、高圧側電源と当該入出力信号線との間に
接続された出力用トランジスタと、上記高圧側電源と上
記入出力信号線との間において上記出力用トランジスタ
と直列に接続され、上記高圧側電源の電位よりも上記入
出力信号線の電位が高い場合に電流を遮断するように動
作する遮断トランジスタとを備えるので、外部電源など
から入出力パッドに高圧側電源の電位よりも高い電圧を
入力した場合、出力トランジスタと直列に接続された遮
断トランジスタが電流を遮断するように動作するので、
入出力パッドから出力トランジスタを介して高圧側電源
に電流が流れ込んでしまうことはなくなる効果がある。

【００６１】従って、この不要な電流に起因する外部電
源の消費電流増加の問題や、集積回路内部の電源電圧上
昇の問題などの副次的な問題の発生を防止することがで
きる。また、このような入出力パッドを用いてフラッシ
ュメモリやＥＰＲＯＭなどの書込み電圧などを印加して
も、上記不要な電流に起因する書込み電圧や消去電圧の
電圧安定精度を得ることができ、この入出力パッドを高
圧側電源よりも高い電圧を印加する機能以外の機能にも
用いて、低電圧駆動される集積回路の高集積化や多機能
化を図ることができる効果がある。

【００６２】この発明によれば、入出力信号線に接続さ
れ、当該入出力信号線の電位が高圧側電源の電位以下で
ある場合にはハイレベルの切替信号を出力し、入出力信
号線の電位が高圧側電源の電位よりも高い場合にはロー
レベルの切替信号を出力する入力判定回路と、入出力信
号線とグランド電位との間に直列に接続された一対のト
ランジスタを有し、切替信号がハイレベルである場合に
はグランド電位に基づく反転切替信号を出力し、切替信
号がローレベルである場合には入出力信号線に基づく反
転切替信号を出力する論理反転インバータとを備えると
ともに、遮断トランジスタがゲート電極に反転切替信号
が入力されるＰチャネルトランジスタであるので、外部
電源などから入出力パッドに高圧側電源の電位よりも高
い電圧を入力した場合には、入力判定回路からローレベ
ルの切替信号が出力され、論理反転インバータから入出
力信号線に基づく反転切替信号が出力され、これにより
Ｐチャネルトランジスタのゲート電位を高圧側電源電圧
よりも高くしてオフさせることができる。従って、入出
力パッドからプルアップ抵抗や出力トランジスタを介し
て高圧側電源に電流が流れ込んでしまうことを防止する
ことができる効果がある。

【００６３】また、外部電源などから入出力パッドに高
圧側電源の電位以下の電圧を入力した場合には、入力判
定回路からハイレベルの切替信号が出力され、論理反転
インバータからグランド電位に基づく反転切替信号が出
力され、これにより入出力パッドに入力する電圧に拘わ
らずＰチャネルトランジスタを常にオン状態とすること
ができる。特に、この入力電圧が高圧側電源電圧と殆ど
同じ電圧であったとしても、Ｐチャネルトランジスタを
オン状態とすることができて、プルアップ抵抗に流れる
電流を確保することができるので、信号の立ち上がり時
間などの劣化を伴うことなく、入出力パッドからプルア
ップ抵抗を介して高圧側電源に電流が流れ込んでしまう
ことを防止することができる効果がある。

【００６４】この発明によれば、入出力信号線に接続さ
れ、当該入出力信号線の電位が高圧側電源の電位以下で
ある場合にはハイレベルの切替信号を出力し、入出力信
号線の電位が高圧側電源の電位よりも高い場合にはロー
レベルの切替信号を出力する入力判定回路と、遮断トラ
ンジスタがゲート電極に切替信号が入力されるＮチャネ
ルトランジスタであるので、外部電源などから入出力パ
ッドに高圧側電源の電位よりも高い電圧を入力した場合
には、入力判定回路からローレベルの切替信号が出力さ
れ、これによりＮチャネルトランジスタのゲート電位を
高圧側電源電圧よりも高くしてオフさせることができ
る。従って、入出力パッドからプルアップ抵抗や出力ト
ランジスタを介して高圧側電源に電流が流れ込んでしま
うことを防止することができる効果がある。

【００６５】また、外部電源などから入出力パッドに高
圧側電源の電位以下の電圧を入力した場合には、入力判
定回路からハイレベルの切替信号が出力され、これによ
り入出力パッドに入力する電圧に拘わらずＮチャネルト
ランジスタを常にオン状態とすることができる。特に、
この入力電圧が高圧側電源電圧と殆ど同じ電圧であった
としても、Ｎチャネルトランジスタをオン状態とするこ
とができて、プルアップ抵抗に流れる電流を確保するこ
とができるので、信号の立ち上がり時間などの劣化を伴
うことなく、入出力パッドからプルアップ抵抗を介して
高圧側電源に電流が流れ込んでしまうことを防止するこ
とができる効果がある。

【００６６】更に、この発明によれば、入力判定回路と
Ｎチャネルトランジスタとで、入出力パッドからプルア
ップ抵抗や出力トランジスタを介して高圧側電源に電流
が流れ込んでしまうことを防止しているので、入力判定
回路、論理反転インバータおよびＰチャネルトランジス
タとで同様の機能を実現した場合に比べて、その占有領
域を削減することができ、低電圧駆動される集積回路の
高集積化や多機能化を図ることができる効果がある。

【００６７】この発明によれば、入力判定回路が、入出
力信号線とグランド電位との間に直列に接続された一対
のトランジスタからなり、これら一対のトランジスタの
ゲート電極に高圧側電源が接続されるとともに一対のト
ランジスタの間の電位を出力する初段インバータと、高
圧側電源とグランド電位との間に直列に接続された一対
のトランジスタからなり、これら一対のトランジスタの
ゲート電極に初段インバータの出力が入力される第二段
インバータとを備え、第二段インバータの一対のトラン
ジスタの間の電位を切替信号として出力するので、外部
電源などから入出力パッドに高圧側電源の電位以下の電
圧を入力した場合には、これに基づいてハイレベルの切
替信号を出力することができる効果がある。

【００６８】この発明によれば、遮断トランジスタがゲ
ート電極とソース電極とが短絡接続されたＰチャネルト
ランジスタであるので、外部電源などから入出力パッド
に高圧側電源の電位よりも高い電圧を入力した場合に
は、このＰチャネルトランジスタが逆方向にバイアスさ
れたダイオードと等価な働きをし、入出力パッドからプ
ルアップ抵抗や出力トランジスタを介して高圧側電源に
電流が流れ込んでしまうことを防止することができる効
果がある。

【００６９】また、この発明によれば、Ｐチャネルトラ
ンジスタのみで入出力パッドからプルアップ抵抗や出力
トランジスタを介して高圧側電源に電流が流れ込んでし
まうことを防止しているので、入力判定回路やＮチャネ
ルトランジスタとで同様の機能を実現した場合に比べ
て、その占有領域を削減することができ、低電圧駆動さ
れる集積回路の高集積化や多機能化を図ることができる
効果がある。

【００７０】この発明によれば、遮断トランジスタはゲ
ート電極とドレイン電極とが短絡接続されたＮチャネル
トランジスタであるので、外部電源などから入出力パッ
ドに高圧側電源の電位よりも高い電圧を入力した場合に
は、このＰチャネルトランジスタが逆方向にバイアスさ
れたダイオードと等価な働きをし、入出力パッドからプ
ルアップ抵抗や出力トランジスタを介して高圧側電源に
電流が流れ込んでしまうことを防止することができる効
果がある。

【００７１】また、この発明によれば、Ｎチャネルトラ
ンジスタのみで入出力パッドからプルアップ抵抗や出力
トランジスタを介して高圧側電源に電流が流れ込んでし
まうことを防止しているので、Ｐチャネルトランジスタ
とで同様の機能を実現した場合に比べて、その占有領域
を削減することができ、低電圧駆動される集積回路の高
集積化や多機能化を図ることができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるシングルチッ
プマイクロコンピュータ（集積回路）の入出力パッド周
辺部の構成を示すブロック図である。

【図２】 この発明の実施の形態１によるシングルチッ
プマイクロコンピュータ（集積回路）の入出力パッド周
辺部の構成を示すブロック図である。

【図３】 この発明の実施の形態３によるシングルチッ
プマイクロコンピュータ（集積回路）の入出力パッド周
辺部の構成を示すブロック図である。

【図４】 この発明の実施の形態４によるシングルチッ
プマイクロコンピュータ（集積回路）の入出力パッド周
辺部の構成を示すブロック図である。

【図５】 この発明の実施の形態５によるシングルチッ
プマイクロコンピュータ（集積回路）の入出力パッド周
辺部の構成を示すブロック図である。

【図６】 従来の集積回路の一般的な入出力パッド周辺
部の構成を示すブロック図である。

【符号の説明】

１ 入出力パッド、２ フラッシュメモリ（内部回路，
メモリ）、３ 他の内部回路（内部回路）、４ 入出力
信号線、７ 初段Ｎチャネルトランジスタ（初段インバ
ータ）、８ 初段Ｐチャネルトランジスタ（初段インバ
ータ）、１０第二段Ｎチャネルトランジスタ（第二段イ
ンバータ）、１１ 第二段Ｐチャネルトランジスタ（第
二段インバータ）、１３ 論理反転Ｎチャネルトランジ
スタ（論理反転インバータ）、１４ 論理反転Ｐチャネ
ルトランジスタ（論理反転インバータ）、１６，２６
遮断Ｐチャネルトランジスタ（遮断トランジスタ）、１
７ プルアップ抵抗、１８ ハイレベル出力トランジス
タ（出力用トランジスタ）、２０ 第一出力用内部回路
（内部回路）、２１ 第二出力用内部回路（内部回
路）、２５，２７ 遮断Ｎチャネルトランジスタ（遮断
トランジスタ）。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入出力パッドと、内部回路と、当該内部
   回路を上記入出力パッドに接続する入出力信号線と、高
   圧側電源と当該入出力信号線との間に接続されたプルア
   ップ抵抗と、上記高圧側電源と上記入出力信号線との間
   において上記プルアップ抵抗と直列に接続され、上記高
   圧側電源の電位よりも上記入出力信号線の電位が高い場
   合に電流を遮断するように動作する遮断トランジスタと
   を備えた集積回路。
2. 【請求項２】 入出力パッドと、内部回路と、当該内部
   回路を上記入出力パッドに接続する入出力信号線と、高
   圧側電源と当該入出力信号線との間に接続された出力用
   トランジスタと、上記高圧側電源と上記入出力信号線と
   の間において上記出力用トランジスタと直列に接続さ
   れ、上記高圧側電源の電位よりも上記入出力信号線の電
   位が高い場合に電流を遮断するように動作する遮断トラ
   ンジスタとを備えた集積回路。
3. 【請求項３】 入出力信号線に接続され、当該入出力信
   号線の電位が高圧側電源の電位以下である場合にはハイ
   レベルの切替信号を出力し、入出力信号線の電位が高圧
   側電源の電位よりも高い場合にはローレベルの切替信号
   を出力する入力判定回路と、 入出力信号線とグランド電位との間に直列に接続された
   一対のトランジスタを有し、切替信号がハイレベルであ
   る場合にはグランド電位に基づく反転切替信号を出力
   し、切替信号がローレベルである場合には入出力信号線
   に基づく反転切替信号を出力する論理反転インバータと
   を備えるとともに、 遮断トランジスタがゲート電極に反転切替信号が入力さ
   れるＰチャネルトランジスタであることを特徴とする請
   求項１または請求項２記載の集積回路。
4. 【請求項４】 入出力信号線に接続され、当該入出力信
   号線の電位が高圧側電源の電位以下である場合にはハイ
   レベルの切替信号を出力し、入出力信号線の電位が高圧
   側電源の電位よりも高い場合にはローレベルの切替信号
   を出力する入力判定回路と、 遮断トランジスタはゲート電極に切替信号が入力される
   Ｎチャネルトランジスタであることを特徴とする請求項
   １または請求項２記載の集積回路。
5. 【請求項５】 入力判定回路は、 入出力信号線とグランド電位との間に直列に接続された
   一対のトランジスタからなり、これら一対のトランジス
   タのゲート電極に高圧側電源が接続されるとともに一対
   のトランジスタの間の電位を出力する初段インバータ
   と、 高圧側電源とグランド電位との間に直列に接続された一
   対のトランジスタからなり、これら一対のトランジスタ
   のゲート電極に初段インバータの出力が入力される第二
   段インバータとを備え、 第二段インバータの一対のトランジスタの間の電位を切
   替信号として出力することを特徴とする請求項３または
   請求項４記載の集積回路。
6. 【請求項６】 遮断トランジスタはゲート電極とソース
   電極とが短絡接続されたＰチャネルトランジスタである
   ことを特徴とする請求項１または請求項２記載の集積回
   路。
7. 【請求項７】 遮断トランジスタはゲート電極とドレイ
   ン電極とが短絡接続されたＮチャネルトランジスタであ
   ることを特徴とする請求項１または請求項２記載の集積
   回路。
8. 【請求項８】 内部回路として書込み可能なメモリを備
   え、入出力パッドが当該メモリに対する書込み電圧およ
   び／または消去電圧を印加するためのものであることを
   特徴とする請求項１から請求項７のうちのいずれか１項
   記載の集積回路。