JPS6113613B2 - - Google Patents
Info
- Publication number
- JPS6113613B2 JPS6113613B2 JP55085118A JP8511880A JPS6113613B2 JP S6113613 B2 JPS6113613 B2 JP S6113613B2 JP 55085118 A JP55085118 A JP 55085118A JP 8511880 A JP8511880 A JP 8511880A JP S6113613 B2 JPS6113613 B2 JP S6113613B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- microprogram
- register
- address
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
この発明は、情報処理装置に関し、特にマイク
ロプログラムを使用する処理装置に関するもので
ある。
ロプログラムを使用する処理装置に関するもので
ある。
従来、マイクロプログラムを使用する処理装置
において、その処理装置の機能をテストするプロ
グラムが多くあり、処理装置の設計後の機能テス
トに使用されている。一方、現在の処理装置の機
能は、オペレーテイングシステムのフアームウエ
ア化等の傾向から、ますます複雑になり、その機
能をテストするプログラムの作成が非常に難かし
くなりつつある。
において、その処理装置の機能をテストするプロ
グラムが多くあり、処理装置の設計後の機能テス
トに使用されている。一方、現在の処理装置の機
能は、オペレーテイングシステムのフアームウエ
ア化等の傾向から、ますます複雑になり、その機
能をテストするプログラムの作成が非常に難かし
くなりつつある。
ここで問題となるのは、多くのテストプログラ
ムを走らせても、処理装置の全機能の中で、何％
がテストできたのかを知る手段がなく、手作業で
行なわざるを得ないことである。
ムを走らせても、処理装置の全機能の中で、何％
がテストできたのかを知る手段がなく、手作業で
行なわざるを得ないことである。
この発明の目的とするところは、前記の如き問
題点を除去するものであり、処理装置の全機能の
中で、何％がテストできたかを知ることができる
という効果を有する情報処理装置を提供すること
にある。
題点を除去するものであり、処理装置の全機能の
中で、何％がテストできたかを知ることができる
という効果を有する情報処理装置を提供すること
にある。
この発明の特徴とするところは、マイクロプロ
グラムの走行アドレスを記憶することにある。
グラムの走行アドレスを記憶することにある。
次に本発明の一実施例につき、図面を用いて詳
細に説明する。
細に説明する。
第１図は、マイクロプログラムの簡単な処理の
流れを示したものであり、ブロツク（□）の中の
番号は、そのプログラムの存在するCS（コント
ロールストレージ）上のアドレスを示している。
流れを示したものであり、ブロツク（□）の中の
番号は、そのプログラムの存在するCS（コント
ロールストレージ）上のアドレスを示している。
第２図は、CS上のアドレスに対応して、１ビ
ツトづつ定義された記憶装置を示したものであ
る。本例では、第１図の４と１１がまだ実行され
ていないマイクロプログラムを示しており、それ
に対応した記憶装置（第２図）において、４と１
１には０がセツトされている。つまり、実行され
たマイクロプログラムのアドレスに対応した第２
図の記憶装置のビツトには１がセツトされるとい
う制御になつているということである。第３図
は、第１図、第２図で示した例を具体的に実現す
る機能を示したものであり、以下その動作を説明
する。レジスタ１は、次に実行されるマイクロプ
ログラムのCS上のアドレスを示すレジスタであ
る。レジスタ２は、CS上のアドレスに対応して
１ビツトづつ定義された記憶装置３のアドレスを
示すレジスタである。レジスタ４は、記憶装置３
から読出された１ビツトデータを次々にシフト
し、１バイト単位に１バイトバス１６に出力する
機能を持つシフトレジスタである。カウンタ７
は、記憶装置３から読出された１ビツトデータ
で、内容が１であるデータをカウントするカウン
タである。以下に動作の詳細を述べる。まず、記
憶装置３にイニシヤル値（ゼロ）をセツトするた
めに、リセツト信号９により、レジスタ２、をゼ
ロクリアする。そして、セレクタ６により、デー
タ入力をゼロ側にセツトし、書込み信号１１によ
り、記憶装置のゼロ番号をゼロクリアする。次
に、＋１回路５とセレクタ１９と、書込み信号１
０により、レジスタ２に１をセツトする。そし
て、セレクタ６、書込み信号１１により、記憶装
置の１番地をゼロクリアする。以下上動作をくり
返すことにより、記憶装置３の内容をすべてゼロ
にセツトする。動作が開始されると、レジスタ１
には、次に実行されるマイクロプログラムのCS
上のアドレスが次々とセツトされ、それに同期し
て、セレクタ１９と、書込み信号１０により、レ
ジスタ２に、レジスタ１の内容がセツトされ、セ
レクタ６と書込み信号１１により当該アドレスに
１がセツトされる。これらの動作がくりかえさ
れ、記憶装置３上の対応するビツトに１が次々と
セツトされていく。動作が終了すると、リセツト
信号９，２０により、レジスタ２、カウンタ７を
ゼロクリアし、書込み信号１２により、記憶装置
のゼロ番地の内容をレジスタ４に読み込む。また
そのとき、ゼロ番地の内容が１のとき、カウンタ
７にカウントされる。以下、レジスタ２の内容を
増加することにより、記憶装置３の内容を次々と
レジスタ４に読み込む、このとき、８ビツト単位
に、ドライバ１７により、１バイトバス１６に読
み出されることになる。また、カウンタ７は、上
記動作終了時、ドライバ１８により、１バイトバ
ス１６に読み出され、記憶装置３上に、１がいく
つあつたかが読み出される。記憶装置３の内容と
カウンタ７の内容を１バイトバス１６を介して処
理装置のレジスタあるいは記憶装置に取り込むこ
とにより、処理装置の全機能の中で何％がテスト
できたかを知ることができる。
ツトづつ定義された記憶装置を示したものであ
る。本例では、第１図の４と１１がまだ実行され
ていないマイクロプログラムを示しており、それ
に対応した記憶装置（第２図）において、４と１
１には０がセツトされている。つまり、実行され
たマイクロプログラムのアドレスに対応した第２
図の記憶装置のビツトには１がセツトされるとい
う制御になつているということである。第３図
は、第１図、第２図で示した例を具体的に実現す
る機能を示したものであり、以下その動作を説明
する。レジスタ１は、次に実行されるマイクロプ
ログラムのCS上のアドレスを示すレジスタであ
る。レジスタ２は、CS上のアドレスに対応して
１ビツトづつ定義された記憶装置３のアドレスを
示すレジスタである。レジスタ４は、記憶装置３
から読出された１ビツトデータを次々にシフト
し、１バイト単位に１バイトバス１６に出力する
機能を持つシフトレジスタである。カウンタ７
は、記憶装置３から読出された１ビツトデータ
で、内容が１であるデータをカウントするカウン
タである。以下に動作の詳細を述べる。まず、記
憶装置３にイニシヤル値（ゼロ）をセツトするた
めに、リセツト信号９により、レジスタ２、をゼ
ロクリアする。そして、セレクタ６により、デー
タ入力をゼロ側にセツトし、書込み信号１１によ
り、記憶装置のゼロ番号をゼロクリアする。次
に、＋１回路５とセレクタ１９と、書込み信号１
０により、レジスタ２に１をセツトする。そし
て、セレクタ６、書込み信号１１により、記憶装
置の１番地をゼロクリアする。以下上動作をくり
返すことにより、記憶装置３の内容をすべてゼロ
にセツトする。動作が開始されると、レジスタ１
には、次に実行されるマイクロプログラムのCS
上のアドレスが次々とセツトされ、それに同期し
て、セレクタ１９と、書込み信号１０により、レ
ジスタ２に、レジスタ１の内容がセツトされ、セ
レクタ６と書込み信号１１により当該アドレスに
１がセツトされる。これらの動作がくりかえさ
れ、記憶装置３上の対応するビツトに１が次々と
セツトされていく。動作が終了すると、リセツト
信号９，２０により、レジスタ２、カウンタ７を
ゼロクリアし、書込み信号１２により、記憶装置
のゼロ番地の内容をレジスタ４に読み込む。また
そのとき、ゼロ番地の内容が１のとき、カウンタ
７にカウントされる。以下、レジスタ２の内容を
増加することにより、記憶装置３の内容を次々と
レジスタ４に読み込む、このとき、８ビツト単位
に、ドライバ１７により、１バイトバス１６に読
み出されることになる。また、カウンタ７は、上
記動作終了時、ドライバ１８により、１バイトバ
ス１６に読み出され、記憶装置３上に、１がいく
つあつたかが読み出される。記憶装置３の内容と
カウンタ７の内容を１バイトバス１６を介して処
理装置のレジスタあるいは記憶装置に取り込むこ
とにより、処理装置の全機能の中で何％がテスト
できたかを知ることができる。
以上述べた如き構成であるから、本発明にあた
つては、次の如き効果が得られる。
つては、次の如き効果が得られる。
１ マイクロプログラムの実行されたアドレスの
記録が得られ、全マイクロプログラムの何％が
実行されたかがわかる。
記録が得られ、全マイクロプログラムの何％が
実行されたかがわかる。
２ また、マイクロプログラムの実行されなかつ
たアドレスの記録が得られ、それをもとに、き
め細まかなテストプログラムを作成し、処理装
置の信頼性の向上をはかることができる。
たアドレスの記録が得られ、それをもとに、き
め細まかなテストプログラムを作成し、処理装
置の信頼性の向上をはかることができる。
第１図は、マイクロプログラムの簡単な処理の
流れを示す図、第２図は、マイクロプログラムが
存在するCS上のアドレスに対応して、１ビツト
づつ定義された記憶装置の内容を示す図、第３図
は、本発明を実施するためのハードウエアの一実
施例を示すブロツク図である。 １，２，４…レジスタ、３…記憶装置、７…カ
ウンタ、８…コントロールストレージ、１６…１
バイトバス。
流れを示す図、第２図は、マイクロプログラムが
存在するCS上のアドレスに対応して、１ビツト
づつ定義された記憶装置の内容を示す図、第３図
は、本発明を実施するためのハードウエアの一実
施例を示すブロツク図である。 １，２，４…レジスタ、３…記憶装置、７…カ
ウンタ、８…コントロールストレージ、１６…１
バイトバス。
Claims (1)
- 【特許請求の範囲】 １ マイクロプログラムを使用する情報処理装置
において、 マイクロプログラムの存在する記憶装置上の各
アドレスに対応して、１ビツトが定義されている
記憶装置と、上記マイクロプログラムの実行によ
り、そのアドレスに対応する該記憶装置上の１ビ
ツトに、該マイクロプログラムが実行されたこと
を示す値（例えば１）のセツトを行なう装置とを
具備し、 マイクロプログラムの実行により、その実行さ
れたマイクロプログラムアドレスをすべて記録す
ることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8511880A JPS5710846A (en) | 1980-06-25 | 1980-06-25 | Information processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8511880A JPS5710846A (en) | 1980-06-25 | 1980-06-25 | Information processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710846A JPS5710846A (en) | 1982-01-20 |
| JPS6113613B2 true JPS6113613B2 (ja) | 1986-04-14 |
Family
ID=13849708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8511880A Granted JPS5710846A (en) | 1980-06-25 | 1980-06-25 | Information processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5710846A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158450A (ja) * | 1983-02-28 | 1984-09-07 | Omron Tateisi Electronics Co | プログラムテスト装置 |
| JPS62290943A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 情報処理装置 |
| JPH01100642A (ja) * | 1987-10-14 | 1989-04-18 | Hitachi Ltd | 計算機システムのテストカバレージ方式 |
| JPH01120645A (ja) * | 1987-11-04 | 1989-05-12 | Nec Corp | 情報処理装置 |
| JPH01140249A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 情報処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5472909A (en) * | 1977-11-22 | 1979-06-11 | Nippon Telegr & Teleph Corp <Ntt> | Recording method for program passing trace of electronic switchboard |
-
1980
- 1980-06-25 JP JP8511880A patent/JPS5710846A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710846A (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113613B2 (ja) | ||
| US6742073B1 (en) | Bus controller technique to control N buses | |
| SU613402A1 (ru) | Запоминающее устройство | |
| JPS5849899B2 (ja) | デ−タ処理装置の試験方式 | |
| JPS6148186B2 (ja) | ||
| JPS5844419Y2 (ja) | デ−タチャネル装置 | |
| RU94003354A (ru) | Автоматизированная система диагностирования цифровых устройств | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| SU581467A1 (ru) | Устройство дл сопр жени эвм | |
| SU1658162A2 (ru) | Устройство дл сопр жени источника информации с процессором | |
| SU1339653A1 (ru) | Запоминающее устройство | |
| SU840874A1 (ru) | Устройство дл сопр жени цифровой вы-чиСлиТЕльНОй МАшиНы C пЕРифЕРийНыМи уСТРОй-СТВАМи | |
| SU1465836A1 (ru) | Устройство дл функционального контрол цифровых узлов | |
| JPS6045853A (ja) | 履歴診断方式 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH03119449A (ja) | 計算装置 | |
| JPS64734B2 (ja) | ||
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 | |
| EP0385435A2 (en) | Digital signal processing apparatus and method | |
| JPH04359326A (ja) | 履歴情報記録方式 | |
| JPS6327933A (ja) | トレ−ス用メモリ構成方式 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0272443A (ja) | データ処理装置 | |
| JPS5915876A (ja) | 回路動作記憶装置 | |
| JPH02204843A (ja) | 実行履歴記憶装置 |