JPH01100642A - 計算機システムのテストカバレージ方式 - Google Patents

計算機システムのテストカバレージ方式

Info

Publication number
JPH01100642A
JPH01100642A JP62257222A JP25722287A JPH01100642A JP H01100642 A JPH01100642 A JP H01100642A JP 62257222 A JP62257222 A JP 62257222A JP 25722287 A JP25722287 A JP 25722287A JP H01100642 A JPH01100642 A JP H01100642A
Authority
JP
Japan
Prior art keywords
information
microprogram
coverage
branch
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62257222A
Other languages
English (en)
Inventor
Junichi Tashiro
淳一 田代
Kuniaki Kondo
近藤 邦朗
Hitoshi Takada
均 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP62257222A priority Critical patent/JPH01100642A/ja
Publication of JPH01100642A publication Critical patent/JPH01100642A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムのテストカバレージ方式に関
し、特に、計算機システムにおけるマイクロプログラム
を効率よく試験するための評価を与える計算機システム
のテストカバレージ方式に関する。
〔従来の技術〕
情報処理装置の大規模化に伴い、情報処理装置のテスト
を行うための論理シミュレーションに要する時間が膨大
になっている。このため、論理シミュレーションに対し
ては、その論理シミュレーションの結果で、十分な試験
が実施できているかの評価を与えるためのテストカバレ
ージ方式が要望されている。
従来、マイクロプログラムの論理シミュレーションのテ
ストカバレージ方式については、本出願人による特願昭
59−248111号の提案がある。このテストカバレ
ージ方式においては、実行したマイクロプログラムのア
ドレスをサイクルごとに順次格納した通過情報をもとに
、カバレージチエツク情報の更新を行い、カバレージ情
報を集めるようにしている。
〔発明が解決しようとする問題点〕
ところで、上述のテストカバレージ方式では、通過情報
の中の同一パスについて重複した情報が数多く含まれて
おり、カバレージチエツク情報の更新処理に多くの時間
を要すると共に、同一パスについて重複した情報が数多
く含まれることにより、通過情報の量が膨大になり、そ
のデータ処理が多くなるという問題があった。
本発明の目的は、採取する通過情報を必要最小限に抑え
ることにより、効率よくカバレージチエツク情報の更新
処理を行うことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
[問題点を解決するための手段] 上記目的を達成するために本発明においては、カバレー
ジチエツク情報として採取する通過情報として、マイク
ロプログラムの各ステップを識別するステップ識別名と
、各ステップに対して分岐成功パスを実行したのか分岐
不成功パスを実行したのかを示す分岐情報のみを用いる
すなわち、本発明においては、マイクロプログラムのス
テップ間のパスのパス識別名と該パスの通過有無の対応
表を格納する格納手段と、計算機システムの試験の結果
データとして格納されたマイクロプログラムのステップ
識別名と該ステップの分岐条件と分岐条件に対応した分
岐有無を示す分岐情報に基づいてパスを判定し、前記格
納手段の中の対応表の通過有無を更新してカバレージ情
報を集める手段とを有することを特徴とする。
〔作用〕
前記手段によれば、カバレージチエツク情報として採取
する通過情報として、マイクロプログラムの各ステップ
を識別するステップ識別名と、各ステップに対して分岐
成功パスを実行したのか分岐不成功パスを実行したのか
を示す分岐情報が用いられる。そして、カバレージチエ
ツク情報を得るためのデータ領域として、マイクロプロ
グラムのステップ間のパスのパス識別名と該パスの通過
有無の対応表を格納する格納手段が設けられ、計算機シ
ステムの試験の結果データとして格納されたマイクロプ
ログラムのステップ識別名と該ステップの分岐条件と分
岐条件に対応した分岐有無を=3− 示す分岐情報に基づいてパスを判定し、前記格納手段の
中の対応表の通過有無を更新してカバレージ情報を集め
る。
ここでは、計算機システムの試験の結果データとしては
、計算機システムのメモリ上にある全マイクロプログラ
ムのステップ識別名と該ステップの分岐条件と分岐条件
に対応した分岐有無を示す分岐情報が集められるだけで
あり、また、カバレージチエツク情報を得るためのデー
タ領域としては、マイクロプログラムのステップ間のパ
スのパス識別名と該パスの通過有無の対応表を格納する
格納領域が設けられるだけである。これにより、少ない
データ領域、少ない採取データにより、効率よく、試験
の結果を評価するテストカバレージ情報が得られる。
〔実施例〕
以下、本発明の一実施例を図面を用いて詳細に説明する
第1図は、本発明の一実施例にかかるテストカバレージ
システムにおける処理の流れを概略的に示す概括的な処
理ブロック図である。第1図において、計算機システム
8では、テストプログラム11を入力して、計算機シス
テム8の論理およびマイクロプログラムを試験する。こ
の試験の結果データをテストカバレージシステムに入力
して、カバレージ情報を得る。第1図において、破線で
囲んだ部分が、本発明の一実施例にかかるテストカバレ
ージシステムの処理部分である。以下、この破線で囲ん
だ部分のテストカバレージシステムの処理について説明
する。
まず、アドレス情報作成処理1で、マイクロプログラム
ソースコードファイル5からのデータを入力として、ア
ドレス情報ファイル6を作成する。
アドレス情報ファイル6のデータから、カバレージチエ
ツク情報作成処理2により、カバレージチエツク情報フ
ァイル7が作成される。一方、カバレージチエツク情報
更新処理3では、計算機システム8におけるランダムア
クセスメモリ(以下RAMと略称する)内のマイクロプ
ログラム分岐情報を入力として、カバレージチエツク情
報更新処理3によりカバレージチエツク情報ファイル7
を更新する。このカバレージチエツク情報ファイル7の
データは、カバレージチエツク情報表示出力処理4によ
り、所望する色々な出力形式で端末装置9や印刷装置1
0に表示出力される。なお、ここでは、計算機システム
8内のRAM内のマイクロプログラム分岐情報は、初期
化させない限り残っている。
第2図は、第1図に示したデータの流れの処理ブロック
図における各処理の処理順序を示したフローチャートで
ある。第2図に示すように、まず、アドレス情報作成処
理1を行い、次に、カバレージチエツク情報作成処理2
を行い、その次に、カバレージチエツク情報更新処理3
を行い、続いて、カバレージチエツク情報表示出力処理
4を行うようにして、処理を実行する。
次に、これらの各処理について詳細に説明する。
第3図は、アドレス情報作成処理1を詳細に説明する図
である。アドレス情報作成処理1に入力されるマイクロ
プログラムソースコードファイル5には、マイクロプロ
グラム機能の処理が記述されている。アドレス情報作成
処理1では、マイクロプログラムソースコードファイル
5の中から、マイクロプログラムアドレス、その分岐ア
ドレスADDRA、ADDRBを抽出して、アドレス情
報ファイル6にアドレス情報テーブル301を作成する
。アドレス情報テーブル301には、各々のマイクロプ
ログラムステップに対応して、自マイクロプログラムア
ドレス302と次に実行する可能性を持つマイクロプロ
グラムアドレスA D D RA303゜A D D 
RB 304を抽出して格納する。ここでのマイクロプ
ログラムは2分岐のアドレスを有するもので、次のマイ
クロプログラムアドレスとしては、各々1アドレスおよ
びび2アドレスを有するものであり、それに対応して、
各々ADDRA303とA D D RB 304に格
納する。このような処理によって、各マイクロプログラ
ムアドレスとその分岐可能性を持つ次マイクロプログラ
ムアドレスを対応づけて格納したアドレス情報テーブル
301が作成される。
第4図は、カバレージチエツク情報作成処理2を詳細に
説明する図である。このカバレージチエツク情報作成処
理2では、アドレス情報作成処理1により作成したアド
レス情報テーブル301のデータを入力して、カバレー
ジテーブル401を作成する。すなわち、カバレージチ
エツク情報作成処理2では、アドレス情報ファイル6の
アドレス情報テーブル301からのデータを入力して、
自マイクロプログラムアドレスと次に実行する可能性を
持つ次マイクロプログラムアドレスとを組合せて、1つ
のマイクロプログラムパスとしてパス識別名を付けて、
各々のマイクロプログラムパスを登録して、カバレージ
テーブル401を作成し、カバレージチック情報ファイ
ルフに格納する。この結果、カバレージチエツク情報フ
ァイルフのカバレージテーブル401には、各々のマイ
クロプログラムパスがパス識別名を付けて登録され、登
録されるマイクロプログラムパス402に対して、その
通過有無を記録する領域403が設けられる。この通過
有無を記録する領域403には、最初は初期値とじて値
rOJが格納される。
第5図は、このカバレージチエツク情報作成処理2を示
すフローチャートである。次に第5図を参照して、カバ
レージチエツク情報作成処理2を詳細に説明する。
まず、ステップ601において、アドレス情報ファイル
6のアドレス情報テーブル301の1データを読み、次
にステップ602で、データが存在するか否かを判定す
る。データが存在しない場合は処理を終了する。データ
が存在する場合は、ステップ603に進んで、読み込ん
だデータのマイクロプログラムアドレスのステップにA
DDRAが存在するか判定する。ADDRAが存在しな
い場合には、ステップ607に進んで、当該マイクロプ
ログラムアドレスと1**申*5を組合せて、これをパ
ス識別名として、カバレージチエツク情報ファイル7に
おけるカバレージテーブル401にマイクロプログラム
パス402として登録する。そして、再びステップ60
1に戻り、次のデータの処理を行うべく、ステップ60
1で、アドレス情報ファイル6のアドレス情報テーブル
301から次の1データを読む。
一方、ステップ603の判定処理において、ADDRA
が存在する場合には、ステップ604に進んで、当該マ
イクロプログラムアドレスとADDRAを組合せて、こ
れをパス識別名として、カバレージチエツク情報ファイ
ル7のカバレージテーブル401にマイクロプログラム
パス402として登録する。次にステップ605に進ん
で、更に、ADDRBが存在するか否かを判定し、AD
DRBが存在する場合は、ステップ606に進む。ステ
ップ606では、当該マイクロプログラムアドレスとA
DDRBを組合せて、これをパス識別名として、カバレ
ージテーブル401にマイクロプログラムパス402と
して格納する。ステップ605で、ADDRBが存在し
ない場合、および、ステップ606の処理が終了した場
合、ステップ601に戻り、次のデータの処理を行うべ
く、アドレス情報ファイル6のアドレス情報テーブル3
01から次の1データを読み、続いて、ステップ602
からの処理を行う。このようなステップ601〜ステツ
プ607までの処理をアドレス情報ファイル6のデータ
が無くなるまで行い、マイクロプログラムパスを抽出し
て、そのパス識別名を登録して、マイクロプログラムパ
ス402とその通過有無の領域403とのカバレージテ
ーブル401が作成される。
第6図は、カバレージチエツク情報更新処理3およびカ
バレージチエツク情報表示出力処理4を詳細に説明する
図である。第6図において、計算機システム8のRAM
501におけるマイクロプログラム分岐情報テーブル5
02には、全てのマイクロプログラムアドレス302を
格納しておき、計算機システム8がテストプログラム1
1により試験を行い、その試験の結果、実行した各マイ
クロプログラムアドレス302に対して、分岐条件と分
岐条件に対応した分岐有無を示す分岐情報として、NE
XTA503.NEXTB504に値「1」を登録して
、マイクロプログラム分岐情報テーブル502を作成す
る。カバレージチエツク情報更新処理3では、計算機シ
ステム8のRAM501におけるマイクロプログラム分
岐情報テーブル502のマイクロプログラムアドレス3
02と分岐した方向の情報であるNEXTA503.N
EXTB504のデータを入力として、カバレージチエ
ツク情報ファイル7のカバレージテーブル401におけ
るマイクロプログラムパス402の分岐元アドレスと比
較し、一致マイクロプログラムアドレスに対するマイク
ロプログラムパスニツイテ、NEXTA503.NEX
TB504に登録した情報から、対応した通過有無の領
域403に値「1」を登録し、順次に通過有無の領域4
03のデータを更新する。計算機システム8のRA M
2O3のマイクロプログラム分岐情報テーブル502に
おけるマイクロプログラムアドレス302には、存在す
る全てのマイクロプログラムアドレス302が格納され
ており、そのデータ量は一定量となっている。また、こ
のマイクロプログラムアドレス302に対する分岐情報
のNEXTA503.NE X T B 504は、分
岐する毎に各々に値「1」を格納する。ここでの初期値
は値「0」である。カバレージチエツク情報表示出力処
理4では、このようにして得られたカバレージチエツク
情報・ファイル7を入力として、そのデータを所望する
色々な出力形式で端末装置9および印刷装w10から表
示出力する。
第7図は、カバレージチエツク情報更新処理3を示すフ
ローチャートである。次に第7図を参照して、カバレー
ジチエツク情報作成処理3を詳細に説明する。
まず、ステップ701において、計算機システム8のR
A M 501におけるマイクロプログラム分岐情報テ
ーブル502の1データを読む。次にステップ702に
おいてデータが存在するか判定し、データが存在しない
場合は、処理を終了する。ステップ702の判定におい
て、データが存在する場合は、ステップ703に進み、
読み出したデータのマイクロプログラムアドレスに対す
るNEXTA503またはN E X T B 504
の内の少なくとも1つが、値「1」かを判定する。ここ
で、NE XTA503またはNEXTB504(7)
内の値「1」が1つもない場合には、このデータの処理
を終り、ステツブ701に戻って、再びマイクロプログ
ラム分岐情報テーブル502から次の1データを読む。
また、ステップ703の処理において、読み出したデー
タのマイクロプログラムアドレスに対するNEXTA5
03またはN E X T B 504の内の少なくと
も1つが値「1」の場合は、ステップ704に進んで、
読み出したマイクロプログラムアドレスと、カバレージ
チエツク情報ファイル7のカバレージテーブル401に
おけるマイクロプログラムパス402の分岐元アドレス
(例えば、マイクロプログラムパスO−1に対してはア
ドレス0)とが、一致するマイクロプログラムパスを検
索する。次にステップ705で、一致したマイクロプロ
グラムパスが1パスかを判定し、このマイクロプログラ
ムパスが1パスの場合には、ステップ706に進み、該
当するマイクロプログラムパスに対する通過有無の領域
403に値「1」を格納して更新する。−方、ステップ
705の判定で、一致したマイクロプログラムパスが1
パスでない場合には、2パスであるので、更にステップ
707においてNEXTAの値が「1」かを判定し、N
EXTAの値が「1」の場合には、ステップ708で該
当する第1の一致マイクロプログラムパスに対する通過
有無の領域403に値「1」を格納して更新する。次に
、ステップ709でNEXTBの値が「1」かを判定し
、NEXTBの値が「1」の場合には、ステップ71’
Oで該当する第2の一致マイクロプログラムパス402
に対する通過有無の領域403に値「1」を格納し更新
する。この処理を終ると、ステップ701に戻り、再び
マイクロプログラム分岐情報テーブル502から次の1
データを読み、同様な処理を行い、ステップ702〜ス
テツプ710の処理を繰り返し行う。
この処理を行うことにより、カバレージテーブル401
のマイクロプログラムパス402に対する通過有無の領
域403のデータが更新される。
この処理の結果のカバレージテーブル401において、
通過有無の領域403のデータが値「1」を持つマイク
ロプログラムパス402は、そのパスが通過されて、試
験されたことを示し、値rOJを持つマイクロプログラ
ムパス402は、パスが通過されず、試験されていない
ことを示している。
以上、説明したように、本実施例によれば、マイクロプ
ログラムパスの規則性を利用して、全てのテストプログ
ラムによる試験終了時において。
一定量のデータ領域で、1回の上述のデータ処理を行う
ことによりテストカバレージ情報を効率良く得ることが
できる。また、カバレージチエツク情報表示出力処理4
により、所望する色々な出力形式で端末装置9および印
刷装置10から表示出力することによって、計算機シス
テムのマイクロプログラムの通過範囲を効率良く正確に
把握することができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
以上、説明したように、本発明によれば、マイクロプロ
グラムパスの規則性を利用して、少ないデータ領域、少
ない採取データにより、効率よく、試験の結果を評価す
るテストカバレージ情報が得られる。
【図面の簡単な説明】
第1図は、本発明の一実施例にかかるテストカバレージ
システムにおける処理の流れを概略的に示す概括的な処
理ブロック図、 第2図は、第1図に示した処理ブロック図における各処
理の処理順序を示したフローチャート、第3図は、アド
レス情報作成処理を説明するための図、 第4図は、カバレージチエツク情報作成処理を説明する
ための図、 第5図は、カバレージチエツク情報作成処理を示すフロ
ーチャート、 第6図は、カバレージチエツク情報更新処理およびカバ
レージチエツク情報表示出力処理を説明するための図、 第7図は、カバレージチエツク情報更新処理を示すフロ
ーチャートである。 1・・・アドレス情報作成処理、2・・・カバレージチ
エツク情報作成処理、3・・・カバレージチエツク情報
更新処理、4・・・カバレージチエツク情報表示出力処
理、5・・・マイクロプログラムソースコードファイル
、6・・・アドレス情報ファイル、7・・・カバレージ
チエツク情報ファイル、8・・・計算機システム、9・
・・端末装置、10・・印刷装置、11・・・テストプ
ログラム。 第2[!1 第3図 第4図 第5(¥1

Claims (1)

    【特許請求の範囲】
  1. 1、マイクロプログラムのステップ間のパスのパス識別
    名と該パスの通過有無の対応表を格納する格納手段と、
    計算機システムの試験の結果データとして格納されたマ
    イクロプログラムのステップ識別名と該ステップの分岐
    条件と分岐条件に対応した分岐有無を示す分岐情報に基
    づいてパスを判別し、前記格納手段の中の対応表の通過
    有無を更新してカバレージ情報を集める手段とを有する
    ことを特徴とする計算機システムのテストカバレージ方
    式。
JP62257222A 1987-10-14 1987-10-14 計算機システムのテストカバレージ方式 Pending JPH01100642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62257222A JPH01100642A (ja) 1987-10-14 1987-10-14 計算機システムのテストカバレージ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62257222A JPH01100642A (ja) 1987-10-14 1987-10-14 計算機システムのテストカバレージ方式

Publications (1)

Publication Number Publication Date
JPH01100642A true JPH01100642A (ja) 1989-04-18

Family

ID=17303362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62257222A Pending JPH01100642A (ja) 1987-10-14 1987-10-14 計算機システムのテストカバレージ方式

Country Status (1)

Country Link
JP (1) JPH01100642A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729676A (en) * 1993-12-10 1998-03-17 Nec Corporation Method of generating data for evaluating programs
US5926638A (en) * 1996-01-17 1999-07-20 Nec Corporation Program debugging system for debugging a program having graphical user interface

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710846A (en) * 1980-06-25 1982-01-20 Hitachi Ltd Information processing equipment
JPS59229654A (ja) * 1983-06-10 1984-12-24 Hitachi Ltd ソフトウエアのテスト方式とそのテスト装置
JPS60147851A (ja) * 1984-01-13 1985-08-03 Nec Corp マイクロプログラム制御装置
JPS60202223A (ja) * 1984-03-26 1985-10-12 Matsushita Electric Ind Co Ltd 触媒燃焼器
JPS61127042A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 論理シミユレ−シヨンのテストカバレ−ジ方式
JPS61202223A (ja) * 1985-03-05 1986-09-08 Fujitsu Ltd 条件判定木経路デ−タの記録方式

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710846A (en) * 1980-06-25 1982-01-20 Hitachi Ltd Information processing equipment
JPS59229654A (ja) * 1983-06-10 1984-12-24 Hitachi Ltd ソフトウエアのテスト方式とそのテスト装置
JPS60147851A (ja) * 1984-01-13 1985-08-03 Nec Corp マイクロプログラム制御装置
JPS60202223A (ja) * 1984-03-26 1985-10-12 Matsushita Electric Ind Co Ltd 触媒燃焼器
JPS61127042A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 論理シミユレ−シヨンのテストカバレ−ジ方式
JPS61202223A (ja) * 1985-03-05 1986-09-08 Fujitsu Ltd 条件判定木経路デ−タの記録方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729676A (en) * 1993-12-10 1998-03-17 Nec Corporation Method of generating data for evaluating programs
US5926638A (en) * 1996-01-17 1999-07-20 Nec Corporation Program debugging system for debugging a program having graphical user interface

Similar Documents

Publication Publication Date Title
JPH01100642A (ja) 計算機システムのテストカバレージ方式
CN112597041B (zh) 代码覆盖率的跨分支合并方法、系统、设备及存储介质
US5515527A (en) Method and system for measuring branch passing coverage in microprogram by use of memories for holding program addresses of instructions currently and latest executed for use in logic simulator
JP2525393B2 (ja) 論理シミュレ−ションのテストカバレ−ジ方式
JP3212666B2 (ja) 並行プログラムのデバッグ支援装置
JPH029370B2 (ja)
JP2718490B2 (ja) テスト結果自動検証処理方法
US9235601B2 (en) Data mining shape based data
JP2940470B2 (ja) 構造解析方法および構造解析装置
JP2002040102A (ja) Icテスタ、その付加機能設定方法及び記憶媒体
JP2699436B2 (ja) パラメータ検査処理方法
CN114490601A (zh) 一种车辆轨迹测试方法和系统
JP2006126925A (ja) 試験管理装置、試験管理方法、プログラム、および、プログラムを記録したコンピュータ読み取り可能な記録媒体
JPH11118889A (ja) テストプログラム生成システム
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
CN117251334A (zh) 芯片模块接口连接的检查方法、装置、设备和介质
CN114490768A (zh) 结合rpa及ai的任务复核方法及其装置
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JPH07306881A (ja) 論理シミュレーション結果解析支援装置
JPH03144767A (ja) 遅延時間解析装置
JPH03129537A (ja) マイクロプログラムのテストカバレージ方式
JPH06266792A (ja) 故障シミュレーション処理方法
JPH02310478A (ja) 半導体検査装置
JPH06251001A (ja) 配置問題の探索装置
JPS6339051A (ja) 論理シミユレ−シヨンのテストカバレ−ジ方式